JPS6342547A - 回線制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信の回線制御装置に関する。

特に、回線制御装置内のメモリに格納した伝送制御プロ
グラムにより複数回線のデータ送受信を時分割で制御す
る回線制御装置で、１回線のプログラム連続実行の時間
制限に関するものである。

〔概要〕

本発明はデータ通信の回線制御装置において、回線のプ
ログラム実行時間が規定値を越えたときには、その回線
についてのプログラム処理を一時中断し他の優先順位の
高い回線の処理を実行することにより、 高速回線の処理が遅延することなく、かつ伝送制御プロ
グラム作成が複雑とならず、また、ハードウェア量が増
大することなく、異種通信速度の回線を混在して収容す
ることができるようにしたものである。

〔従来の技術〕

第３図は従来例の回線制御装置のブロック構成図である
。第４図は従来例の回線制御装置のプログラム実行状態
図である。

従来回線制御装置は、第３図に示すように、複数の回線
り、〜Ｌ、にそれぞれ接続された回線アダプタＬＡ、−
ＬＡ、、で、回線からの受信ビットを文字に組立て、ま
た回線への送信文字をビット直列に分解する。各回線ア
ダプタは、１文字の組立てまたは分解が完了すると処理
要求を演算処理回路ｃｐｃに出す。演算処理回路ｃｐｃ
は、最優先の回線の処理要求を受付け、メモリＭＥＭか
ら該当する回線の回線制御ワードＬＣＷを読み込み伝送
制御プログラムＴＣＰを実行して送受信データの伝送制
御を行う。メモリｌ’ｌＥ？’ｌは、各回線に対応する
回線制御ワードＬＣＷＩ　−ＬＣＷ、および各回線に共
用される伝送制御プログラムＴＣＰを格納している。処
理結果等の情報は、転送制御回路ＩＦを介して情報処理
装置ｃｐｕと演算処理回路ｃｐｃおよびメモリＭＥＭと
の間で転送される。

上述の従来例の回線制御装置は、回線アダプタＬＡから
の処理要求が発生すると、演算処理回路ｃｐｃは処理要
求している回線アダプタ番号を調べ、その時最高優先値
にある回線制御ワードＬＣＷを取り出して伝送制御プロ
グラムＴＣＰの実行を開始する。

そして例えば回線Ｌｋの処理を行う場合は、第４図のプ
ログラム実行状態図に示すように、伝送制御プログラム
ＴＣＰのプログラムステップに、から実行を開始し、ス
テップに、ｌまでの全ステップを実行してこの処理要求
に関する全ての処理を完了する。ステップに１の実行が
終了すると、この回線の回線制御ワードＬＣＷを更新し
た後に新たな処理要求を受付ける。次に、このとき最高
優先付にある回路Ｌ２の要求を上述と同様にプログラム
ステップ２Ｉから実行を開始し、最終ステップＱ、。

まで連続実行する。回ｊ１５１　Ｌ、に対しても同様で
ある。

〔発明が解決しようとする問題点〕

しかし、このような従来の回線制御装置では、１回線の
処理時間は、その回線の走行ステップ数に影響される。

一般に高速回線は処理が単純であって走行ステップ数が
少なく、低速回線は処理が複雑であって走行ステップ数
が多い。したがって、低速回線と高速回線とを混在して
収容した場合に、低速回線の処理時間が多くなり、高速
回線の処理が遅延されまた誤りを生じる欠点があった。

これを回避するために、低速回線の伝送制御プログラム
を作成するときソフト的にプログラムの連続実行数を制
限することも可能であるがプログラム作成が複雑となる
。また、低速回線と高速回線を別々の回線制御装置に収
容する場合はシステムのハードウェア量が増大する欠点
があった。

本発明は上記の欠点を解決するもので、高速回線の処理
が遅延することなく、かつ伝送制御プログラム作成が複
雑とならず、またハードウェア量が増大することな（、
異種通信速度の回線を混在して収容することができるよ
うにしたものである。

〔問題点を解決するための手段〕

本発明は、複数の回線アダプタからの処理要求を優先順
位に従って受付け、伝送制御プログラムに基づいてデー
タの送受信制御を行う回線制御装置において、処理中の
ひとつの回線のプログラム実行時間が規定値を越えたと
きに高い優先順位の回線からの処理要求があれば、上記
ひとつの回線の処理中のプログラムを一時中断し、上記
高い優先順位の回線のプログラムを実行させることを特
徴とする。

〔作用〕

回線制御ワードのクロック信号規定値領域にクロック信
号規定値を格納する。比較手段で回線アダプタから処理
要求のある回線のうちに制御回路で処理中の回線より高
い優先順位の回線があるか否かを検出する。クロック計
数手段で現在処理中の回線のプログラム実行時間がクロ
・ツク信号規定値を超えたときにタイムアウト信号を出
力する。

このタイムアウト信号を入力したときに比較手段の出力
が高い優先順位の回線があることを示す場合には、中断
手段で現在処理中の回線を一時中断し、制御回路を初め
から起動する。以上の動作により高速回線の処理が遅延
することなく、かつ伝送プログラム作成が複雑とならず
、また、ハードウェア量が増大することなく、異種通信
速度の回線を混在して収容することができる。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明一実施例回線制御装置のブロック構成図
である。第１図において、複数の回線り。

〜Ｌ０がそれぞれ回線アダプタＬＡ、〜ＬＡ、に接続さ
れる。回線アダプタＬＡ＋　〜ＬＡ、はバスＬＢを介し
て演算処理回路ｃｐｃに接続され、最高優先位の回線ア
ダプタＬＡの処理要求が処理される。すなわち、回線ア
ダプタＬＡ＋〜ＬＡ、から処理要求信号Ｒ１〜Ｒ，が処
理要求優先値判定回路ＰＲＮに接続される。

処理要求優先値判定回路ＰＲＮから処理要求信号ＴＮＴ
が演算処理回路ｃｐｃに接続され、演算処理回路ｃｐｃ
からラッチ信号ＬＴＳが処理要求優先値判定回路ＰＲＮ
に接続される。処理要求優先値判定回路ＰＲＮではラン
チ信号ＬＴＳがイネーブルの間は、処理要求信号Ｒ３〜
Ｒ７の中で最高優先位にある回線アダプタＬＡの番号を
示すコードをエンコードして保持し、処理要求優先値判
定回路ＰＲＮから回線アダプタ番号信号ＬＡＤが演算処
理回路ｃｐｃに接続される。演算処理回路ＣＰＣはメモ
リＭＥＭに接続される。

ここで本発明の特徴とすることろは、一点鎖線で囲む連
続実行時間制限部分である。すなわち、回線アダプタ番
号信号ＬＡＤに対応する回線制御ワードＬＣＷおよび伝
送制御プログラムＴＣＰがメモリＭＥＭから演算処理回
路ｃｐｃに接続される。回線制御ワードＬＣＷには回線
状態領域ＳＴＳ、クロック信号計数規定値領域門および
コマンド領域ＣＭＤが含まれる。演算処理回路ＣＰＣで
は回線制御ワードＬＣＷおよび伝送制御プログラムＴＣ
Ｐに基づいてバスＬＢ、回線アダプタ番号信号ＬＡＤの
回線アダプタＬ＾および回線りを経由してデータの送受
信制御を行う。

また、演算処理回路ＣＰＣからクロックパルスＣＬＫが
クロック計数回路ＴＣＴに接続され、またクロック信号
計数規定値領域付のクロック信号計数規定値がクロック
計数回路ＴＣＴに接続される。クロック計数回路ＴＣＴ
ではクロックパルスＣＬＫを計数し、その計数値がクロ
ック信号計数規定値を越えた場合にタイムアウト信号Ｔ
ＭＯが演算処理回路ＣＰＣに接続される。

演算処理回路ＣＰＣでは、回線制御ワードＬＣＷを演算
処理回路Ｃ２０内のレジスタの内容によって更新した後
に、処理中の回線の処理を中断し、ランチに号ＬＴＳを
ディスエイプルする。

処理要求優先値判定回路ＰＲＮでは、回線アダプタ番号
信号ＬＡＤの保持を止める。

一方、回線アダプタＬＡ＋〜ＬＡ、から処理要求信号Ｒ
１〜Ｒ７が分岐されて比較回路ＣＯＭＰに接続され、比
較回路ＣＯＭＰでは処理要求信号Ｒ１〜Ｒｆｉの中で最
高優先位にある処理要求の回線アダプタ番号と回線アダ
プタ番号信号ＬＡＤとが比較される。゛比較回路ＣＯＭ
Ｐから比較信号ＣＭＰが演算処理回路ｃｐｃに接続され
、回線アダプタ番号より回線アダプタ番号信号ＬＡＤＯ
方が優先位が高いか等しい場合には、比較信号ＣＭＰは
セット状態に保持され、回線アダプタ番号信号ＬＡＤの
方が優先位が低いときは比較信号ＣＭＰはリセット状態
に保持される。

比較信号ＣＭＰがセット状態のときは、クロック計数回
路ＴＣＴにクロック信号計数規定値を再びセットして中
断された回線の処理が続行される。比較信号ＣＭＰがリ
セット状態のときは回線制御ワードＬ（Ｊを演算処理回
路Ｃ２０内のレジスタの内容によって更新した後に、こ
のプログラムの実行を中断し、再び回線アダプタＬＡか
らの処理要求の監視に戻る。

演算処理回路ＣＰＣおよびメモリＭＥＭは転送制御回路
ＩＦを経由して情報処理装置ｃｐｕに接続され、転送制
御回路ＩＦで情報転送の制御がなされる。

このような構成の回線制御装置の動作について説明する
。第１図において、各回線アダプタＬＡＩ〜ＬＡ、の処
理要求信号Ｒ，−Ｒ，が処理要求優先値判定回路ＰＲＮ
に入力されており、処理要求優先値判定回路ＰＲＮは処
理要求信号Ｒ３〜Ｒ７のいずれかに処理要求を検出する
と処理要求信号ＩＮＴをアクティブにして、演算処理回
路ＣＰＣに回線アダプタＬＡからの処理要求を表示する
。演算処理回路ｃｐｃは、処理要求信号ＩＮＴに処理要
求を検出すると、ラッチ信号ＬＴＳをイネーブルにする
。ラッチ信号ＬＴＳがイネーブルの間は、処理要求イ■
先位判定回路ＰＲＮは、処理要求信号Ｒ＋　””’　Ｒ
−の中で最高優先位にある回線アダプタＬＡの番号を示
すコードをエンコードして保持し、回線アダプタ番号信
号ＬＡＤを出力する。演算処理回路ｃｐｃが回線アダプ
タＬＡの処理を終了し、ランチ信号ＬＴＳをディスエイ
プルにすると、処理要求優先付判定回路ＰＲＮは回線ア
ダプタ番号信号ＬＡＤの保持を止める。

比較回路ＣＯＭＰは、処理要求優先付判定回路ＰＲＮの
出力である回線アダプタ番号信号ＬＡＤおよび回線アダ
プタＬＡからの処理要求信号Ｒ１〜Ｒ，を入力し、回線
アダプタ番号信号ＬＡＤと処理要求信号Ｒ２〜Ｒ７の中
で最高優先位にある処理要求の回線アダプタ番号とを比
較して、この回線アダプタ番号より回線アダプタ番号信
号ＬＡＤＯ方が優先位が高いか等しい場合に、比較信号
ＣＭＰをセット状態に保持し、反対に回線アダプタ番号
信号ＬＡＤＯ方が優先位が低い場合に比較信号ＣＭＰを
リセット状態に保持する。

メモリＭＥＭは回線対応の回線制御ワードＬＣＷ　、〜
ＬＣＷ、および伝送制御プログラムＴＣＰを格納するメ
モリであるが、各回線制御ワードＬＣＷは、クロック信
号計数規定値領域ＴＭ、回線状Ｂ領域ＳＴＳおよび情報
処理装置ＣＰＵからのコマンド領域ＣＨＤ等を含む。上
記クロック信号計数規定値領域ＴＭ４こは、転送制御回
路ＩＦを経由して情報処理装置ｃｐｕから任意の値が設
定できる。そして各回線の伝送制御プログラムＴＣＰの
連続走行時間を上記規定値によって制限する。この規定
値はあらかじめ定めるかまたは任意に変更することも可
能である。クロック計数回路ＴＣＴは、演算処理回路ｃ
ｐｃが読み込んだ回線の回線制御ワードＬＣ−中の上記
クロック信号計数規定値領域ＴＭの内容によって初期設
定され、回線の処理プログラムが実行中にクロックパル
スＣＬにによって減算され、減算結果がｒＯＪになった
ときタイムアウト信号ＴＭＯを出力して演算処理回路ｃ
ｐｃに送る。転送制御回路ＩＦは演算処理回路ＣＰＣお
よびメモリＭＥＭと情報処理装置ＣＰυとの間の情報転
送を制御する。

演算処理回路ｃｐｃは、回線アダプタＬＡ１〜ＬＡ、。

からの処理要求を監視しており、処理要求信号ＩＮＴに
処理要求を検出するとランチ信号ＬＴＳをイネーブルに
して、このときの最高優先位にある処理要求の回線アダ
プタ番号を処理要求優先付判定回路ＰＲＮに保持させ、
回線アダプタ番号信号ＬＡＩ）を入力し、処理要求して
いる回線の中で最高優先位にある回線アダプタ番号を認
知する。処理要求している回線の中で最高優先位にある
回線の回線制御ワードＬＣ−を選択し、その内容を内蔵
するレジスタに読出した後に、この回線制御ワードＬＣ
Ｗのクロック信号計数規定値をクロック計数回路ＴＣＴ
に設定する。そして、伝送制御プログラムＴＣＰの所要
のステップからプログラムの実行を開始し、１ステツプ
を実行するごとにクロック計数回路ＴＣＴからのタイム
アウト信号ＴＭＯをチエ・７りし、タイムアウトが発生
していなときは次のステップを実行する。タイムアウト
信号ＴＭＯが発生しているときは、さらに比較回路ＣＯ
ＭＰからの比較信号ＣＭＰの状態をチエツクし、比較信
号ＣＭＰがセット状態にあればクロック計数回路ＴＣＴ
に回線制御ワードＬＣＷ中のクロック信号計数規定値領
域ＴＭの内容を再びセットして、次のステップからプロ
グラムの実行を続ける。

一方、タイムアウト信号が発生しているとき、比較信号
ＣＭＰかリセット状態にあるときは、現在処理中の回線
の回線制御ワードＬＣ−を演算処理回路Ｃ２０内のレジ
スタの内容によって更新した後にこのプログラムの実行
を中断し、再び回線アダプタＬＡからの処理要求の監視
に戻る。タイムアウト以前に最終プログラムステップが
終了したときは、その時点で処理要求の監視に戻る。そ
して、処理要求の最高優先位の回線の回線制御ワードＬ
ＣＨを読み込んで上記と同様な処理を行う。上記中断さ
れたプログラムは、この回線が最高優先位になった時点
で中断後のステップから引続いて実行されることになる
。

第２図は本発明の回線制御装置の伝送制御プログラム実
行状態図である。すなわち、回線Ｌｋの処理要求により
伝送制御プログラムがステップｋ。

から順次ステップｋｘまで実行された時点でクロック計
数回路ＴＣＴのタイムアウト信号ＴＭＯを検出し、回線
Ｌｋのプログラム実行をステップｋＸで中断し、このと
き比較信号ＣＭＰがリセット状態にあり、回線アダプタ
からの処理要求監視に戻り、このときに最高優先位の回
線ＬＮの処理要求を検出し、回線Ｌｌの伝送制御プログ
ラムをステップ２１から順次実行し、タイムアウト発生
前に最終ステップ１、を実行して処理要求監視に戻る。

このときの最高優先位の処理要求が回線がＬＫであるた
め再び回線Ｌ１の伝送制御プログラムがステップに８．
１から順次実行されて最終ステップに、。

まで実行される。その後回ｖＡＬ、の伝送制御プログラ
ムをステップｍ１からステップｍ、まで実行したときタ
イムアウト信号ＴＭＯが発生するが、比較信号ＣＭＰが
セット状態にあるため、回線り、のプログラムをステッ
プｍ、、、から引続いて実行し、最終ステップｍ７まで
実行している。

〔発明の効果〕

以上説明したように、本発明は、制限時間内に実行が終
了しないときは中断して他の最高優先位の処理要求を実
行するように構成することにより、高速回線の処理が遅
延することなく、異種通信速度の回線を混在して収容す
ることができる優れた効果がある。同様に、伝送側１ｆ
ｆＩＩ手順の異なる回線を混在して収容することもでき
る。従って、制御装置を回線種別ごとに分割して設ける
必要がなく、実装上の融通性に冨み、ハードウェア量が
少なくてすむ効果がある。また、上記処理時間の制限は
ハード的に行われるため、伝送制御プログラム作成の負
荷を軽減することができる利点がある。

【図面の簡単な説明】

第１図は本発明一実施例回線制御装置のブロック構成図
。 第２図は本発明の回線制御装置の伝送制御プログラム実
行状態図。 第３図は従来例の回線制御装置のブロック構成図。 第４図は従来例の回線制御装置の伝送制御プログラム実
行状態図。 ＣＬＫ・・・クロックパルス、ＣＦｌＤ・・・コマンド
領域、ＣＭＰ・・・比較信号、ＣＯＭＰ・・・比較回路
、ｃｐｃ・・・演算処理回路、ｃｐｕ・・・情報処理装
置、ＩＦ・・・転送制御回路、ＩＮ？・・・処理要求信
号、Ｌ１〜Ｌ、・・・回線、ＬＡ、〜ＬＡ、・・・回線
アダプタ、ＬＡＤ・・・回線アダプタ番号信号、ＬＢ・
・・バス、ＬＣＷ、　−ＬＣＷ、・・・回線制御ワード
、ＬＴＳ・・・ラッチ信号、ＭＥＭ・・・メモリ、ＰＲ
Ｎ・・・処理要求優先付判定回路、Ｒ１−Ｒ１・・・処
理要求信号、ＳＴＳ・・・回線状態領域、ＴＣＰ・・・
伝送制御プログラム、ＴＣＴ・・・クロック計数回路、
ＴＭ・・・クロック信号計数規定値領域、Ｔ？ＩＯ・・
・タイムアウト信号。

Claims (1)

【特許請求の範囲】
1. （１）複数の回線アダプタからの処理要求を優先順位に
   従って受付け、伝送制御プログラムに基づいてデータの
   送受信制御を行う回線制御装置において、 処理中のひとつの回線のプログラム実行時間が規定値を
   超えたときに高い優先順位の回線からの処理要求があれ
   ば、上記ひとつの回線の処理中のプログラムを一時中断
   し、上記高い優先順位の回線のプログラムを実行させる ことを特徴とする回線制御装置。