JPS63314995A - Time synchronizer in remote supervisory and controlling equipment - Google Patents

Time synchronizer in remote supervisory and controlling equipment

Info

Publication number
JPS63314995A
JPS63314995A JP15028987A JP15028987A JPS63314995A JP S63314995 A JPS63314995 A JP S63314995A JP 15028987 A JP15028987 A JP 15028987A JP 15028987 A JP15028987 A JP 15028987A JP S63314995 A JPS63314995 A JP S63314995A
Authority
JP
Japan
Prior art keywords
time
station
transmission
slave station
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15028987A
Other languages
Japanese (ja)
Inventor
Takeshi Watanabe
猛 渡辺
Takeo Toda
武男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15028987A priority Critical patent/JPS63314995A/en
Publication of JPS63314995A publication Critical patent/JPS63314995A/en
Pending legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To eliminate undefined delay time and to improve the accuracy of time adjustment by making a master station to be ready to receive interruption and temporarily making a circuit to be in a holding state. CONSTITUTION:The master station A fetches an interruption signal sent every fixed cycle T from a master clock 11. Then it has a decision means 13 which decides whether the interruption signal is before the fixed time of time cycle data transmission previously fixed or not, an internal timer 15 which is woken up and outputs an interruption signal (a) after counting priscribed time when the interruption signal is decided to be before the fixed time, a means which interrupts present protocal processing and holds a transmission circuit with a slave station C in a link state when the interruption signal (a) is inputted from the internal timer 15 and a means which immediately moves its operation to the operation of transmission of time adjustment data when the interruption signal (a) is inputted from the master clock 11 when the transmission circuit is in the holding state. The slave station has a means inputs time synchronizing data sent from the master station by interruption. Thus the undefined delay time can be eliminated and the accuracy when time is adjusted in the slave station can be improved.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はHDLC伝送方式を用いて制−所(親局)及び
被制御所(子局)間で被制御機器の監視制御に必要な情
報を伝送し合う遠方監視υ1■装置において、親局及び
子局間で情報伝送′タイミングをとるための時刻合せを
行なう時刻同期データを親局から子局に伝送する時刻同
期装置に関する。
[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention provides monitoring of controlled equipment between a control station (master station) and a controlled station (slave station) using an HDLC transmission method. A time synchronization device that transmits time synchronization data from the master station to the slave stations to synchronize the time to determine the information transmission timing between the master station and the slave stations in a remote monitoring υ1■ device that transmits information necessary for control. Regarding.

(従来の技術〜) 従来、HDLC伝送方式を用いて親局及び子局間で情報
を伝送し合う遠方監視制御l装置においては、親局と子
局との間で情報を送受するタイミングをとる目的で定期
的に時刻合せが行なわれている。
(Prior art ~) Conventionally, in a remote monitoring and control device that uses the HDLC transmission method to transmit information between a master station and a slave station, timing is determined for transmitting and receiving information between the master station and slave stations. The time is periodically adjusted for this purpose.

第6図はその概略構成例を示し、また第7図は親時計か
ら送出される割込信号の様子を示プものである。なお、
第6図では親局と子局との関係を1対1の場合の構成例
を示している。すなわち、第6図において、親局Aはメ
インマイクロプロセッサ61とこれとは別に伝送部に備
えられたサブマイクロプロセッサ62とから構成されて
おり、このサブマイクロプロセッサ62には親時計63
から定周期(T)9例えば1分毎に割込信号が入力され
るようになっている。
FIG. 6 shows an example of its schematic configuration, and FIG. 7 shows the state of the interrupt signal sent from the master clock. In addition,
FIG. 6 shows a configuration example in which the relationship between the master station and the slave stations is one-to-one. That is, in FIG. 6, the master station A is composed of a main microprocessor 61 and a sub-microprocessor 62 separately provided in the transmission section.
An interrupt signal is input at a fixed period (T) 9, for example, every minute.

一方、子局Cはメインマイクロプロセッサ64と伝送部
に備えられたサブマイクロプロセッサ65とから構成さ
れている。
On the other hand, slave station C is composed of a main microprocessor 64 and a sub-microprocessor 65 provided in the transmission section.

さて、このような構成の遠方監視制′?n装置において
、親局と子局との間で時刻合せを行なうには親時計63
より親局Aのサブマイクロプロセッサ62に定周期〈T
)1例えば1分毎に割込信号が送出されると、親局Aで
は図示していないが、内部に備えられているタイマに予
め設定された定周期To  (T<To )、例えば毎
正時毎に前記親時計63より入力される割込信号に従っ
て時刻同期データを子局Cへ送信するようにしている。
Now, what about a remote monitoring system with this kind of configuration? n device, the master clock 63 is used to synchronize the time between the master station and slave stations.
The sub microprocessor 62 of the master station A is given a fixed period <T
) 1 For example, when an interrupt signal is sent every minute, the master station A transmits a fixed period To (T<To), which is preset to an internal timer (not shown), for example, every minute. Time synchronization data is transmitted to the slave station C in accordance with an interrupt signal inputted from the master clock 63 every hour.

第7図はその信号の様子を示しており、Toが定周期毎
に時刻同期データを送出して時刻合せを開始すべき周期
、・・・・・・Tn−1,Tn、Tn+1.・・・・・
・は時刻合せを開始すべき割込入力時点、・・・・・・
<In−1)、(In)、(In+1)、−−・−=・
は割込入力時点での親時計からの割込入力信号である。
FIG. 7 shows the state of the signal, in which To sends out time synchronization data at regular intervals to start time adjustment, . . . Tn-1, Tn, Tn+1, . . .・・・・・・
・ is the interrupt input point at which time adjustment should start,...
<In-1), (In), (In+1), --・-=・
is the interrupt input signal from the master clock at the time of interrupt input.

ところで、親局Aでは時刻合せ開始時点での割込入力信
号(In)が入力される一定時間前(to)に現状の子
局との伝送プロトコル処理を中断し、割込入力信号(I
n>侍ら状態に入る。
By the way, the master station A interrupts the current transmission protocol processing with the slave station a certain period of time before (to) when the interrupt input signal (In) at the time of starting time adjustment is input, and the interrupt input signal (I
n>Enter samurai state.

この場合、親時計63からの割込信号はメインマイクロ
プロセッサ61とは別のサブマイクロプロセッサ62に
入力して割込入力信号に対する処理を専用に行なうよう
にしているので、メインマイクロプロセッサ61で親局
63からの割込信号に対する入力処理を行なう場合に比
して遅れ時間(tl)の誤差要因を最小することができ
る。
In this case, the interrupt signal from the master clock 63 is input to a sub-microprocessor 62 that is separate from the main microprocessor 61 so that processing for the interrupt input signal is exclusively performed. Compared to the case where input processing is performed for the interrupt signal from the station 63, the error factor of the delay time (tl) can be minimized.

親局A +、を割込入力信号の待ち状態に入ると、HD
LC伝送手順で定義されたフラグ(01111110の
8ビツトである)の伝送を開始する。
When the master station A+ enters the waiting state for an interrupt input signal, the HD
Starts transmission of the flag (8 bits of 01111110) defined in the LC transmission procedure.

したがって、非同期型の変復調器を用いる場合でもビッ
ト同期の確立は可能である。
Therefore, bit synchronization can be established even when using an asynchronous modem.

次にフラグの伝送終了後時刻合せ開始割込時点(Tn)
において、割込信号がサブマイクロプロセッサ62に入
力されると、親局Aは時刻同期データ送信処理へ移行す
る。この時刻同期データが送信処理されると、子局Cに
おいて子局割込み処理がなされ、子局Cに対して時刻合
せが行なわれる。
Next, the time adjustment start interrupt point (Tn) after the end of flag transmission
When the interrupt signal is input to the sub microprocessor 62, the master station A shifts to time synchronized data transmission processing. When this time synchronization data is transmitted, slave station C performs slave station interrupt processing, and time synchronization is performed for slave station C.

第8図は親局Aでの割込信号の入力処理から子局Cでの
割込処理までの様子と伝送データの状態を示しており、
tlは親局割込信号の入力処理に対する遅れ時間(伝送
データ状態は伝送プロトコル)、tuは割込み受付は峙
ち状態での不定遅れ時間(伝送状態はフラグ伝送)、t
2は時刻同期データ送信処理時間(伝送状態は時刻同期
データの伝送)、t3は伝送路遅れ時間、t4は子局削
込処理遅れ時間である。
FIG. 8 shows the process from interrupt signal input processing at master station A to interrupt processing at slave station C and the state of transmitted data.
tl is the delay time for the input processing of the master station interrupt signal (the transmission data state is the transmission protocol), tu is the indefinite delay time when the interrupt reception is in the standby state (the transmission state is flag transmission), t
2 is time synchronized data transmission processing time (transmission status is time synchronized data transmission), t3 is transmission path delay time, and t4 is slave station deletion processing delay time.

しかし、このような時刻同期伝送方式では第9図からも
明らかなように割込み受付は時点は必ずフラグの送信途
中であり、それらのフラグを送信し終えるまで時刻同期
データの送信処理へ移行できない。この時間はO〜8ビ
ットの範囲で不定となる遅れ時間(tLI)である。ま
た時刻同期データは固定長であり、モデムの通搬遅れ等
も含めた伝送路遅れ時間が第8図の(t3)である。
However, in such a time-synchronized transmission system, as is clear from FIG. 9, the interrupt reception is always in the middle of flag transmission, and it is not possible to proceed to time-synchronized data transmission processing until the flags have been transmitted. This time is a delay time (tLI) that is undefined in the range of 0 to 8 bits. Further, the time synchronization data has a fixed length, and the transmission line delay time including modem communication delay etc. is (t3) in FIG.

一方、子局Cでは時刻同期データは割込み入力され、時
刻合せが完了するまでの子局υ1込処理遅れ時間が第8
図に示す(t4)である。
On the other hand, in slave station C, the time synchronization data is input as an interrupt, and the slave station υ1 processing delay time until the time adjustment is completed is 8th.
This is (t4) shown in the figure.

以上(tl)、(tLJ)、(t2)、(t3)。Above (tl), (tLJ), (t2), (t3).

(t4)までの時間遅れの加算値が時刻データ補正値(
Δt)となり、従来子局では(Δt)の値を受信した時
刻データに加締して時刻合せを行なっていた。
The added value of the time delay up to (t4) is the time data correction value (
Δt), and in the conventional slave station, the time was adjusted by adjusting the value of (Δt) to the received time data.

(発明が解決しようとする問題点) このように従来の遠方監視制御2′l1VA置における
親局から子局へ時刻同期データを伝送して時刻合せを行
なうには、前述したような各処理に対して時間遅れの要
因があるが、その中でも第9図に示すように親局△に8
いて割込み受付は待ち状態力\ら割込みを受けて時刻デ
ータ送信も理へ移行するまでの間に、割込み受付は時点
におけるフラグ送出の状態によって常にフラグ長O〜8
ビットの範囲内で不定となる遅れ時間(tu)が存在し
て(Xる。
(Problems to be Solved by the Invention) In order to perform time synchronization by transmitting time synchronization data from the master station to the slave station in the conventional remote monitoring control 2'l1VA system, each of the processes described above must be carried out. However, as shown in Figure 9, there are factors that cause a time delay.
The interrupt reception is always in the waiting state until the time data transmission is started after the interrupt is received.
There is a delay time (tu) that is undefined within the bit range (X).

本発明は上記のO〜8ビット分の不定遅れ時間(tu)
を除去して子局での時刻合せを行なう際の精度を向上さ
せることができる遠方監視制御装置における時刻同期装
置を提供することを目的とする。
The present invention is based on the indefinite delay time (tu) for O to 8 bits.
It is an object of the present invention to provide a time synchronization device in a remote monitoring and control device, which can improve the accuracy when synchronizing the time at a slave station by eliminating the above.

[発明の構成]  、 (問題点を解決するための手段) 本発明は上記の目的を達成するため、 HDLC伝送手順に従って伝送プロトコル処理を行ない
、制御所(親局)と被制御所(子局)との間で監視に必
要な情報を伝送し合って被制御機器を監視υ制御する遠
方監視制御Tl装置において、親局には親時計から定周
期毎に送出される割込信号を取込み、その割込み信号が
予め定められた時刻同期データ伝送の一定時間前である
か否かを判定する判定手段と、この判定手段により一定
時間前であると判定されると超勤され所定時間カウント
した後割込信号を出力する内部タイマと、この内部タイ
マより割込信号が入力されると現状のプロトコル処理を
中断し子局との伝送回線をリンク状態にホールドする手
段と、この手段により伝送回線がホールドされている状
態にあるとき前記親時計から割込信号が入力されると直
ちに時刻合せデータを送信する処理へ移行する手段とを
備え、また子局には親局から送られてくる前記時刻同期
データを割込みで入力処理する手段を備えたことを特徴
としている。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention performs transmission protocol processing according to the HDLC transmission procedure, and transmits data between a control center (master station) and a controlled station (slave station). ) In a remote monitoring and control device that monitors and controls a controlled device by transmitting the information necessary for monitoring, the master station receives an interrupt signal sent from the master clock at regular intervals, A determining means for determining whether or not the interrupt signal is a predetermined period of time before the time-synchronized data transmission; an internal timer that outputs an interrupt signal, a means for interrupting the current protocol processing and holding the transmission line with the slave station in a linked state when an interrupt signal is input from this internal timer, and a means for holding the transmission line with the slave station. means for immediately transitioning to processing for transmitting time adjustment data when an interrupt signal is input from the master clock when the slave station is in a state where the time synchronization data sent from the master clock is sent to the slave station. It is characterized by having means for inputting and processing data using an interrupt.

(作用) このような構成の本発明にあっては、親局での割込み受
付は持ち状態において、一旦回線をホールド状態にする
ことにより、親時計からの割込信号が入力されると時刻
同期データを直ちに伝送路に出力することが可能となり
、Q〜8ピット分の不定遅れ時間を除去することができ
る。
(Function) In the present invention having such a configuration, the master station accepts interrupts in the hold state, and once the line is placed in the hold state, time synchronization is performed when an interrupt signal from the master clock is input. It becomes possible to immediately output data to the transmission path, and it is possible to eliminate an indefinite delay time corresponding to Q to 8 pits.

(実施例) 以下本発明の一実論例を図面を参照して説明する。(Example) A practical example of the present invention will be explained below with reference to the drawings.

第1図は本発明による遠方監視制御装置における時刻同
期装置構成例を示すものである。第1図において、11
は親局Aに第7図に示すように子局Cに対して時刻合せ
を行なうために定周期(T)毎に割込み信号を発生する
親時計である。
FIG. 1 shows an example of the configuration of a time synchronization device in a remote monitoring and control device according to the present invention. In Figure 1, 11
is a master clock which generates an interrupt signal at regular intervals (T) in order for the master station A to synchronize the time with the slave station C as shown in FIG.

また親局Aは入力部12、メインマイクロプロセッサ1
3、伝送部′14、タイマ15から構成され、入力部1
2.メインマイクロプロセッサ13および伝送部14は
内部バスで接続されている。
In addition, the master station A has an input section 12 and a main microprocessor 1.
3, consists of a transmission section '14, a timer 15, and an input section 1
2. Main microprocessor 13 and transmission section 14 are connected via an internal bus.

入力部12は親時計11からの時刻情報を取込み、これ
を内部バスを通してマイクロプロセッサ13に受は渡す
ものである。マイクロプロセッサ13はこの人力部12
より時刻情報を受取ると子局に対する時刻合せのための
割込み入力信号の認識を行なう機能を備えており、例え
ばT=1分。
The input unit 12 takes in time information from the master clock 11 and passes it to the microprocessor 13 via an internal bus. The microprocessor 13 is connected to this human power section 12.
It has a function to recognize an interrupt input signal for time adjustment to the slave station when it receives time information from the slave station, for example, T=1 minute.

TO=1時間とし、毎正時毎に時刻合せを行なう場合、
マイクロプロセッサ13は毎正時1分前を認識するとそ
の旨をタイマ15に知らせるようになっている。タイマ
15はマイクロプロセッサ13で毎正時1分前の認識が
なされ、その旨の信号が入力されると直ちにカウントを
開始し、親時計11からの割込み信号入力の一定時間前
になると、伝送部14に割込み信号aを送出するもので
ある。伝送部14はHDLC手順の伝送プロトルコ等の
伝送処理を行なうもので、親時計11から定周期毎に送
出される割込み信号が入力されるようになっている。そ
して、この伝送部14はタイマ15から割込み信号aが
入力されると次に親時計11から出される割込み入力信
号が時刻合せを開始すべき信号であることを認識すると
同時に現状の子局との伝送プロトコル処理を中断し、さ
らに回線を−Hホールド状態にする機能を有している。
When TO=1 hour and the time is adjusted every hour on the hour,
When the microprocessor 13 recognizes one minute before the hour, it notifies the timer 15 of this fact. The timer 15 is recognized by the microprocessor 13 as one minute before the hour, and when a signal to that effect is input, it immediately starts counting, and when a certain period of time before the input of the interrupt signal from the master clock 11, the transmission unit starts counting. 14, which sends an interrupt signal a. The transmission unit 14 performs transmission processing such as a transmission protocol of the HDLC procedure, and is configured to receive an interrupt signal sent from the master clock 11 at regular intervals. When the interrupt signal a is input from the timer 15, the transmission section 14 recognizes that the next interrupt input signal output from the master clock 11 is a signal to start time adjustment, and at the same time, it communicates with the current slave station. It has the function of interrupting transmission protocol processing and placing the line in -H hold state.

一方、子局Cは第6図のそれと同じなので、ここではそ
の説明を省略する。
On the other hand, since slave station C is the same as that shown in FIG. 6, its explanation will be omitted here.

次に上記のように構成された遠方監視制御装置における
時刻同期装置の作用を第3図に示すフローチャートを参
照しながら説明する。
Next, the operation of the time synchronization device in the remote monitoring and control device configured as described above will be explained with reference to the flowchart shown in FIG.

親時計11から定周期毎に送出される割込信号が入力部
12を介してメインマイクロプロセッサ13に入力され
ると、ステップ31にてその時刻情報が内部タイマ15
を起動させるべき時刻であるか否かを判定する。このス
テップ31で内部タイマ15を起動させるべき時刻であ
ることが判定され、起動開始時刻を認識すると、ステッ
プ32にて内部タイマ15はカウントを開始する。
When the interrupt signal sent from the master clock 11 at regular intervals is input to the main microprocessor 13 via the input section 12, the time information is transferred to the internal timer 15 in step 31.
Determine whether it is the time to start. In this step 31, it is determined that it is the time to start the internal timer 15, and when the start time is recognized, the internal timer 15 starts counting in step 32.

この内部タイマ15より時刻合せを開始すべき割込信号
aが伝送部14に入力されると、ステップ33にて時刻
合せを開始すべき割込み入力時点より一定時間前(to
)になったか否かを判定する。
When the interrupt signal a to start time adjustment is input from this internal timer 15 to the transmission section 14, the process proceeds to step 33, at a certain time (to) before the interrupt input point to start time adjustment.
).

このステップ33で一定時間前(tl+)になったこと
が判定されるとステップ34にて伝送部14へ割込信号
aを送出する。伝送部14に割込信号aが入力されると
ステップ35にて親局Aは現在の子局Cとのプロトコル
処理を中断し、子局Cとの回線をリンク状態にホールド
する。これにより、ステップ36にて親局Aは親時計1
1からの割込信号(In)持ち状態となる。ステップ3
6にて割込信号(In)の入力が認識されると、ステッ
プ37にて伝送部14は時刻同期データの送信処理を行
なう。
If it is determined in step 33 that the predetermined time period (tl+) has passed, an interrupt signal a is sent to the transmission section 14 in step 34. When the interrupt signal a is input to the transmission section 14, the master station A interrupts the current protocol processing with the slave station C and holds the line with the slave station C in a linked state in step 35. As a result, in step 36, the master station A uses the master clock 1.
The interrupt signal (In) from 1 is held. Step 3
When the input of the interrupt signal (In) is recognized in step 6, the transmission section 14 performs a time synchronization data transmission process in step 37.

このような処理を経て時刻同期データは伝送路を介して
親局△から子局Cへ送られる。一方、子局Cではステッ
プ38にて時刻同期データの割込処理を行なう。
After such processing, the time synchronization data is sent from the master station Δ to the slave station C via the transmission path. On the other hand, slave station C performs time synchronization data interrupt processing in step 38.

以上のようにステップ31〜38の処理を行なうことに
より、補正値Δt′を用いてD終的な時刻合せを行なう
ことかできる。
By performing steps 31 to 38 as described above, the final time adjustment can be performed using the correction value Δt'.

ここで、従来の各処理に対する時間遅れ要因と比較する
ために本実施例の各処理に対する時間遅れの要因と送出
データの様子を第3図に示す。
Here, in order to compare the time delay factors for each conventional process, the time delay factors for each process of this embodiment and the state of the sent data are shown in FIG.

まず、時間遅れの要因の比較について説明する。親局A
では第7図に示すように親時計11からの時刻合ぜを開
始すべき時点(Tn)における割込入力信号(In)の
一定時間前(to)には現状の子局Cとの伝送プロトコ
ル処理を中断し、割込入力信号<In)待ち状態に入る
First, a comparison of time delay factors will be explained. Master station A
As shown in FIG. 7, the current transmission protocol with the slave station C is established a certain period of time before (to) the interrupt input signal (In) at the time (Tn) at which time synchronization from the master clock 11 should start. The process is interrupted and the interrupt input signal <In) wait state is entered.

この場合、親局Aの構成がメインマイクロプロセッサ1
3とは別に伝送部14にサブマイクロプロセッサを具備
する場合には、割込信号をサブマイクロプロセッサに入
力することにより、第3図に示す親局からの割込信号の
入力処理遅れ時間(tl)の誤差要因を最小にすること
が可能となる。
In this case, the configuration of the master station A is the main microprocessor 1.
3, when the transmission section 14 is equipped with a sub-microprocessor, the input processing delay time (tl) of the interrupt signal from the master station shown in FIG. ) can be minimized.

親局Aは割込信号(In>待ち状態に入ると、回線を−
Hホールド状態にする。時刻合せ開始v1込み時点(T
n)において、割込信号が入力されると親局Aは時刻同
期データ送信1i!111へ移行する。
When master station A enters the waiting state for an interrupt signal (In>), it disconnects the line from -
Set to H hold state. Time adjustment start time including v1 (T
In step n), when the interrupt signal is input, the master station A transmits time synchronized data 1i! Move to 111.

その時の時刻同期データ送信処理時間が(tl)である
。また、時刻同期データは固定長であり、モデムの通搬
遅れ等も含めた伝送路遅れ時間が(t3)である。子局
Cでは時刻同期データは割込み入力され、時刻合せが完
了するまでの子局割込処理遅れ時間が(t4)である。
The time synchronized data transmission processing time at that time is (tl). Furthermore, the time synchronization data has a fixed length, and the transmission path delay time (t3) includes modem communication delays and the like. In the slave station C, the time synchronization data is input as an interrupt, and the slave station interrupt processing delay time until the time adjustment is completed is (t4).

以上(tl)、(tl )、(t3)、(t+ )の時
間遅れの加Bla(Δ1−)が時刻データ補正値となり
、子局Cではこの(Δtlの値を受信した時刻データに
加算して時刻合せを行なう。
The time delay addition Bla (Δ1-) of the above (tl), (tl), (t3), and (t+) becomes the time data correction value, and slave station C adds this (Δtl value to the received time data. to set the time.

このように上記実施例からも明らかなように時刻データ
補正値の中に不定遅れ時間(tu)が含まれておらず、
子局Cでの時刻合せを行なう際のn度を向上させること
ができる。
In this way, as is clear from the above embodiment, the time data correction value does not include the indefinite delay time (tu),
It is possible to improve the n degree when synchronizing the time at the slave station C.

次に本発明の他の実施例について述べる。Next, other embodiments of the present invention will be described.

前記実施例では親時計11からの時刻情報をメインマイ
クロプロセッサ13に入力してタイマ起動開始時刻を認
識させるようにしたが、これを次のような手段により認
識させるようにしてもよい。つまり、第4図に示すよう
に計算機41と組合せて遠方監視制御装置を用いる場合
、親時計11の時刻情報を一旦計算礪41に入力して計
籠礪側で時刻管理を行ない、親局Aでは計算機41に対
して要求信号を出すことにより時刻データを受取るよう
にしたものである。例えば親局Aは毎正時1分前に要求
信号を出して計算機41からデータを受取るようにする
ものである。その他の親局における内部処理は前記実施
例と全く同様である。
In the embodiment described above, the time information from the master clock 11 is input to the main microprocessor 13 so that the timer activation start time is recognized, but this may be recognized by the following means. In other words, when a remote monitoring and control device is used in combination with a computer 41 as shown in FIG. In this example, time data is received by issuing a request signal to the computer 41. For example, the master station A sends out a request signal one minute before the hour to receive data from the computer 41. Other internal processing in the master station is completely the same as in the previous embodiment.

このようにすれば、親局Aにおける負荷が大きいためメ
インマイクロプロセッサ13が定期的に親時計11の時
刻情報を読み出すことが難しい場合等に有効となる。
This is effective in cases where it is difficult for the main microprocessor 13 to periodically read out the time information of the master clock 11 because the load on the master station A is large.

次に非同期型変復調器を用いたHDLC方式の遠方監視
制御装置における時刻同期装置に適用する場合について
述べる。前記実施例との違いは以下の通りである。
Next, a case will be described in which the present invention is applied to a time synchronization device in an HDLC remote monitoring and control device using an asynchronous modem. The differences from the previous embodiment are as follows.

親局Aにおいては親時計11からの割込信号(In)待
ち状態に入ると、回線を一旦定ホールド状態にしだ後第
5図に示すようなビット同期引込みのために必要なプリ
アンプルを発生させるようにしたものである。プリアン
プルの発生時間は固定長であり、他に不定時間遅れ要因
が含まれることがないので、前記実施例と同様に子局で
の時刻合せを行なう際の精度を向上させることができる
When the master station A enters the waiting state for the interrupt signal (In) from the master clock 11, the line is temporarily held in a constant hold state, and then a preamble necessary for bit synchronization pull-in as shown in Fig. 5 is generated. It was designed so that Since the preamble generation time is of a fixed length and no other undefined time delay factors are included, it is possible to improve the accuracy when synchronizing the time at the slave station, as in the embodiment described above.

[発明の効果コ 以上jホべたように本発明によれば、時刻同期データを
伝送する場合、不定となる時間遅れ要因を除去するよう
にしたので、子局に対して時刻合せを行なう際の精度を
向上させることができる遠方監視制御装置における時刻
同期装置を提供することができる。
[Effects of the Invention] As described above, according to the present invention, when transmitting time synchronized data, the time delay factor that becomes unstable is removed, so that the time synchronization with the slave station is improved. A time synchronization device in a remote monitoring and control device that can improve accuracy can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による遠方監視制御装置における時刻同
期装置の一実施例を示す構成図、第2図は同実施例の作
用を説明するためのフローチャートを示す図、第3図は
同実施例における各処理に対する時間遅れ要因と送信デ
ータの状態を示す図、第4図は本発明の他の実施例を示
す概略構成図、第5図は本発明のさらに異なる他の実厖
例を示す送信データの構成図、第6図は従来の遠方監視
制御装置装置における時刻同期装置の一例を示づ構成図
、第7図は親時計からの割込入力信号の様子を示す図、
第8図は従来の各処理における時間遅れ要因と送信デー
タの状態を示す図、第9図は従来の割込処理の受付各プ
状態の様子を示づ一図である。 A・・・・・・親局、11・・・・・・親時計、12・
・・・・・入力部、13・・・・・・メインマイクロプ
ロセッサ、14・・・・・・伝送部、C・・・・・・子
局。 出願人代理人 弁理士 鈴江武彦 1 用と i :      ・ 31 図 第4図 イ云立りQoYコル    マー21人 1.    
ブリア〉フル  iηテ゛−第5げ 弔6 図 @7図 Δt1
FIG. 1 is a block diagram showing an embodiment of a time synchronization device in a remote monitoring and control device according to the present invention, FIG. 2 is a flowchart for explaining the operation of the embodiment, and FIG. 3 is a diagram showing the embodiment. FIG. 4 is a schematic configuration diagram showing another embodiment of the present invention, and FIG. 5 is a diagram showing a transmission diagram showing another practical example of the present invention. A data configuration diagram, FIG. 6 is a configuration diagram showing an example of a time synchronization device in a conventional remote monitoring and control device, and FIG. 7 is a diagram showing an interrupt input signal from a master clock.
FIG. 8 is a diagram showing the time delay factors and the status of transmission data in each conventional process, and FIG. 9 is a diagram showing the status of each reception process in the conventional interrupt process. A... Master station, 11... Master clock, 12.
...Input section, 13...Main microprocessor, 14...Transmission section, C...Slave station. Applicant's agent Patent attorney Takehiko Suzue 1 Usage: ・ 31 Figure 4 QoY Col. 21 people 1.
Bria〉Full iη Tee-5th Death 6 Figure @7 Figure Δt1

Claims (1)

【特許請求の範囲】[Claims] HDLC伝送手順に従って伝送プロトコル処理を行ない
、制御所(親局)と被制御所(子局)との間で監視に必
要な情報を伝送し合つて被制御機器を監視制御する遠方
監視制御装置において、親局には親時計から定周期毎に
送出される割込信号を取込み、その割込信号が予め定め
られた時刻同期データ伝送の一定時間前であるか否かを
判定する判定手段と、この判定手段により一定時間前で
あると判定されると起動され所定時間カウントした後割
込信号を出力する内部タイマと、この内部タイマより割
込信号が入力されると現状のプロトコル処理を中断し子
局との伝送回線をリンク状態にホールドする手段と、こ
の手段により伝送回線がホールドされた状態にあるとき
前記親時計から割込信号が入力されると直ちに時刻合せ
データを送信する処理へ移行する手段とを備え、また子
局には親局から送られてくる前記時刻同期データを割込
みで入力処理する手段を備えたことを特徴とする遠方監
視制御装置における時刻同期装置。
In a remote monitoring and control device that performs transmission protocol processing according to HDLC transmission procedures, transmits information necessary for monitoring between a control center (master station) and a controlled station (slave station), and monitors and controls controlled equipment. , a determining means for receiving an interrupt signal sent from the master clock at regular intervals into the master station, and determining whether or not the interrupt signal is received a predetermined period of time before the transmission of time-synchronized data; When this determination means determines that a certain time has elapsed, there is an internal timer that is activated and outputs an interrupt signal after counting for a predetermined time, and when an interrupt signal is input from this internal timer, the current protocol processing is interrupted. Means for holding a transmission line with a slave station in a linked state, and when the transmission line is in a held state by this means and an interrupt signal is input from the master clock, the process immediately shifts to transmitting time adjustment data. A time synchronization device in a remote monitoring and control device, characterized in that the slave station is provided with means for inputting and processing the time synchronization data sent from the master station by interrupt.
JP15028987A 1987-06-18 1987-06-18 Time synchronizer in remote supervisory and controlling equipment Pending JPS63314995A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15028987A JPS63314995A (en) 1987-06-18 1987-06-18 Time synchronizer in remote supervisory and controlling equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15028987A JPS63314995A (en) 1987-06-18 1987-06-18 Time synchronizer in remote supervisory and controlling equipment

Publications (1)

Publication Number Publication Date
JPS63314995A true JPS63314995A (en) 1988-12-22

Family

ID=15493728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15028987A Pending JPS63314995A (en) 1987-06-18 1987-06-18 Time synchronizer in remote supervisory and controlling equipment

Country Status (1)

Country Link
JP (1) JPS63314995A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214398A (en) * 1989-02-15 1990-08-27 Toshiba Corp Remote monitor controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214398A (en) * 1989-02-15 1990-08-27 Toshiba Corp Remote monitor controller

Similar Documents

Publication Publication Date Title
ATE190794T1 (en) SIGNAL PROCESSING SYSTEM
CN1973278A (en) Method and device for controlling a bus system, and corresponding bus system
EP1310857A3 (en) System and method for synchronisation of real-time clocks in a document processing system
JPS63314995A (en) Time synchronizer in remote supervisory and controlling equipment
JP2723281B2 (en) Remote monitoring and control device
JP2815922B2 (en) Remote monitoring and control device
JPH0241040A (en) Present time matching system of satellite demand assign system reservation communication system
JPH02288750A (en) Inter-node time matching system
JPH0581153A (en) On-line terminal equipment with time control function
JP2847151B2 (en) Time division multiplex data transmission method
JPS60236088A (en) Synchronizing system of network
JPH03270440A (en) Synchronous time setting system for packet multiplexer
JP2000004246A (en) Supervisory and control method for communication equipment
JPH02214397A (en) Remote monitor controller
JP2534274B2 (en) Cable core wire switching method
JPH07212873A (en) Transmission method in remote supervisory and control system
JPS61142831A (en) Time division multiplexer
JPH02128544A (en) Transmission master determining system
JPH06165265A (en) Remote supervisory and controlling equipment
JPH10290221A (en) Synchronization protection device
JPH06303684A (en) Remote supervisory controller
JPH02257734A (en) Master relay system in loop transmission line
JPH09115083A (en) Remote supervisory and control equipment
JPH02226092A (en) Data communication system
JPH03263939A (en) Transmission signal control system for subscriber transmission equipment