JPS63263864A - Encoding circuit for non-isochronous signal - Google Patents
Encoding circuit for non-isochronous signalInfo
- Publication number
- JPS63263864A JPS63263864A JP9886387A JP9886387A JPS63263864A JP S63263864 A JPS63263864 A JP S63263864A JP 9886387 A JP9886387 A JP 9886387A JP 9886387 A JP9886387 A JP 9886387A JP S63263864 A JPS63263864 A JP S63263864A
- Authority
- JP
- Japan
- Prior art keywords
- conversion point
- signal
- conversion
- isochronous signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000005070 sampling Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、非等時性の信号を符号化する回路に関し、と
くに非等時性信号を、国際電信電話諮問委員会の勧告R
,111変換点符号化法で規定された符号に変換する符
号化回路に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a circuit for encoding a non-isochronous signal, and in particular to a circuit for encoding a non-isochronous signal according to the recommendation R of the International Telegraph and Telephone Advisory Committee.
, 111 Concerning an encoding circuit that converts to a code specified by the conversion point encoding method.
(従来の技術〕
国際電信電話諮問委員会(以下、CG I T’ Tと
いう)の勧告R,111変換点符号化法によると、標本
化パルスは4ビツト毎のグループに分υ1され、非等時
性信号の変換点に位nする1グループに対し、極性変化
方向を示す1ビツトおよび変換位置を示す2ビツトの変
換符号を発生させて、4標本化パルス当り1ビツトの割
合で伝送させ、かつその時の非等時性信号の極性を示す
ビットをこれにつづいて伝送するとある。(Prior art) According to the Recommendation R.111 conversion point coding method of the International Telegraph and Telephone Consultative Committee (hereinafter referred to as CGIT'T), the sampling pulse is divided into groups of 4 bits υ1, A conversion code of 1 bit indicating the direction of polarity change and 2 bits indicating the conversion position is generated for one group located at the conversion point of the temporal signal, and is transmitted at a rate of 1 bit per 4 sampling pulses, Further, a bit indicating the polarity of the non-isochronous signal at that time is subsequently transmitted.
、また、入力の非等時性信号の1つの変換点が符号化部
に受付けられると、変換符号を送出し終えるまで次の変
換点の受付けを禁止し、禁止された変換点は、禁止期間
の終了直後の最初の標準化パルス時点で変換点が発生し
たものとして符号化するとある。In addition, when one conversion point of the input non-isochronous signal is accepted by the encoding unit, reception of the next conversion point is prohibited until the conversion code is sent out, and the prohibited conversion point is used for the prohibition period. The conversion point is encoded as if it occurred at the time of the first standardized pulse immediately after the end of .
ここで、上述のR,111変換点符号化法の具体例を、
第3図ならびに下表の第1表にもとづいて説明する。Here, a specific example of the above-mentioned R,111 transform point encoding method is as follows.
The explanation will be based on FIG. 3 and Table 1 below.
第3図に示されるように、標準化パルスspを4個ごと
のグループ(IJl、Q2.・・・に分け、該グループ
01.Q2.・・・内の4個の標本化パルスspのどこ
で非等時性信号ntが変換しているか、さらに該変換点
EXI 、 EX2の極性変化の方向、すなわち゛0パ
から“1″か、あるいは°1″がら“0″かを、極性変
化の方向を示す1個のビットT1ならびに変換位置を示
す2個のビットC1,C2で表わすのが、この変換点符
号化法である。その符号化法を下の第1表に示す。As shown in FIG. 3, the standardized pulses sp are divided into groups of four (IJl, Q2...), and where among the four sampling pulses sp within the group 01, Q2... Determine whether the isochronous signal nt is converting and the direction of polarity change at the conversion points EXI and EX2, that is, from 0 to 1, or from 1 to 0. This conversion point encoding method is expressed by one bit T1 indicating the conversion position and two bits C1 and C2 indicating the conversion position.The encoding method is shown in Table 1 below.
たとえば、第3図において、非等時性信号ntがグルー
プq1内の変換点EXIで変換したとすると、第1表の
如く符号化信qcdの極性変化方向用のビットTには°
゛1″がはいり、つづく変換像:U用のビットC1,C
2には、それぞれ11 Q II 、 1“1′。For example, in FIG. 3, if the non-isochronous signal nt is converted at the conversion point EXI in group q1, the bit T for the polarity change direction of the encoded signal qcd is
``1'' is entered, followed by converted image: bits C1 and C for U
2 have 11 Q II and 1 “1′, respectively.
が入る。なお、ざらにつづくビットPは、非等時性信号
ntの極性を示すもので、この場合、“1′。enters. Incidentally, the bit P that follows roughly indicates the polarity of the non-isochronous signal nt, and in this case is "1".
がいはる。なお、デジタルチャネルパルスdpは、標本
化パルスspが4個あたり、1ビツトの割合いで発生し
ている。Gaiharu. Note that the digital channel pulse dp is generated at a rate of 1 bit for every 4 sampling pulses sp.
同様に、グループq5内の第2の変換点EX2の場合、
第1表のように、極性変化方向用ピッI−T1に°0″
が、変換位置用ビットC11,C21にはそれぞれQN
、11i11が入り、つづく信号極性用ビットP1.P
1にはO″′が入る。Similarly, for the second transformation point EX2 in group q5,
As shown in Table 1, the polarity change direction pitch I-T1 is °0''.
However, the conversion position bits C11 and C21 each have QN.
, 11i11 are entered, followed by signal polarity bit P1. P
1 contains O'''.
以上のようにして、非等時性信号を、(の変換点により
符号化するのが、R,111変換点符号化法である。As described above, the R,111 transform point encoding method encodes the non-isochronous signal using the transform points of (.
上述した、国際電信電話諮問@1会勧告R1111の変
換点符号化法において、標本化パルスと非等時性信号の
変換点とが同時に発生した場合、変換符号化が不定とな
り、正確な符号化が出来ないという欠点がある。In the conversion point encoding method of the International Telegraph and Telephone Consultation@1 Recommendation R1111 mentioned above, if the sampling pulse and the conversion point of the non-isochronous signal occur at the same time, the conversion encoding becomes undefined and accurate encoding is not possible. The disadvantage is that it is not possible.
具体的には第4図に示される如く、非等時性信号ntの
変換点EX3と標本化パルスspとが一致すると、この
変換点EX3はグループq5のどこに位置するか不明と
なり、変換位置用のビットC12゜C22は不定となる
欠点がある。Specifically, as shown in FIG. 4, when the conversion point EX3 of the non-isochronous signal nt and the sampling pulse sp coincide, it becomes unclear where in the group q5 this conversion point EX3 is located, and the conversion position The disadvantage is that bits C12 and C22 are undefined.
本発明は、国際電信電話諮問委員会による勧告R,11
1の変換点符号化法により、非等時性信号を符号化する
回路において、
該非等時性信号を館記変換点符号化法によって符号化す
る前に、基準となる第1のクロックならびに、該第1の
クロックに対し90°の位相dれを有する第2のクロッ
クによりつくられる4種の′2ビット符号で、前記非等
時性信号の変換点を符号化する手段を備えていることを
特徴とする。The present invention is based on Recommendation R, 11 by the International Telegraph and Telephone Advisory Committee.
In a circuit that encodes a non-isochronous signal using the conversion point encoding method of No. 1, before encoding the non-isochronous signal using the conversion point encoding method, a first clock serving as a reference and, comprising means for encoding conversion points of the non-isochronous signal with four types of 2-bit codes generated by a second clock having a phase d of 90° with respect to the first clock; It is characterized by
したがって本発明によると、変換点の符号化が不定とな
らず、非等時性信号を正確に符号化できることになる。Therefore, according to the present invention, the encoding of the conversion point does not become indefinite, and the non-isochronous signal can be accurately encoded.
以下に本発明を、その実施例について図面を参照して説
明する。Embodiments of the present invention will be described below with reference to the drawings.
第1゛図は、本発明による一実施例を示すブロック回路
図で、第2図は同上を説明するタイムチ11−トである
。FIG. 1 is a block circuit diagram showing one embodiment of the present invention, and FIG. 2 is a time chart 11 for explaining the same.
非等時性の信号ntが端子4より入力され、鎖線で囲ま
れた変換点の検出回路1でその変換点が検出される。デ
ィレィ回路7を介在して、入力された非等時性信号nt
とそのディレィを取った信号とを用い、非等時性信号n
tの変換時に、第2図のように、入力の信QntがO1
1から1゛′に変換したときには変換点のパルスdを発
生し、′1′′から0”に変換したとぎには変換点のパ
ルスeを発生する。なお、図中の71.72はアンドゲ
ート、73はオアゲート、その他はインバータである。The non-isochronous signal nt is inputted from the terminal 4, and the detection circuit 1 detects the conversion point surrounded by a chain line. The input non-isochronous signal nt via the delay circuit 7
and the delayed signal, the non-isochronous signal n
When converting t, the input signal Qnt becomes O1 as shown in Figure 2.
When converting from 1 to 1'', a pulse d at the conversion point is generated, and when converting from 1'' to 0'', a pulse e at the conversion point is generated. The gate 73 is an OR gate, and the others are inverters.
この変換点パルスd、eが極性ラッチ回路8に、オアゲ
ート81.82を介して非等時性信号ntの極性をラッ
チして、極性信号1を発生する。なお、83.84はそ
れぞれアンドゲートである。These conversion point pulses d and e cause the polarity latch circuit 8 to latch the polarity of the non-isochronous signal nt via OR gates 81 and 82, thereby generating a polarity signal 1. Note that 83 and 84 are AND gates.
またこの変換点パルスd、eは、端子5より入力される
基準用のクロックa、端子6より入力され該り0ツクa
より90°だけ位相が遅れる基準用のクロックbの、2
つの基準となるクロックa。The conversion point pulses d and e are a reference clock a input from terminal 5 and a reference clock a input from terminal 6.
2 of the reference clock b whose phase is delayed by 90° from
Two reference clocks a.
bの作る(10)、(11)、(01)、(00)の4
個からなるグループQ、 ql、Q2.・・・内のどこ
に位置するかをD形のフリップフロップ回路9.10に
保持する。b makes (10), (11), (01), (00) 4
A group Q, ql, Q2. ... is held in a D-type flip-flop circuit 9.10.
フリップフロップ回路9,10に保持されたデータは符
号の変換回路11で、国際電信電話諮問委員会の勧告R
,111にしたがった符号に変換され、該変換回路11
は2つの符号信号j、kを発生する。The data held in the flip-flop circuits 9 and 10 is converted into a code by a code conversion circuit 11 according to the recommendation R of the International Telegraph and Telephone Advisory Committee.
, 111, and the conversion circuit 11
generates two code signals j and k.
さらに変換点パルスd、eはセレクト信号の発生回路2
に変換のあった事を伝え、符号の順序を決定するセレク
ト信号f、Q、hを発生する。なa3.21〜211は
それぞれフリツブフ■]ツブで、25はアンドゲートで
ある。Furthermore, the conversion point pulses d and e are generated by the select signal generation circuit 2.
It notifies that there has been a conversion, and generates select signals f, Q, and h that determine the order of codes. a3. 21 to 211 are respectively Fritbufu ■] Tubu, and 25 is an AND gate.
また、ノリツブフロップ回路14が、そのときの非等時
性信号ntの極性信号mを、クロックaによって発生す
る。Further, the Noritsubu flop circuit 14 generates the polarity signal m of the non-isochronous signal nt at that time using the clock a.
上述した極性信号i、符号信号j、にならびにセレクト
信号f、Q、hおよび第2の極性信号mが、セレクタ回
路12に入力されて、前述のR1111変換点符号化法
の規定どおりの符号化信号cdを、端子15に送出する
。なお、第2の極性信りmは、符号化部@cdの第1の
符号化部Cd1と次の第2の符号化部cd2との間を狸
めるために使用される。The aforementioned polarity signal i, code signal j, as well as select signals f, Q, h, and second polarity signal m are input to the selector circuit 12 and encoded as specified in the aforementioned R1111 conversion point encoding method. A signal cd is sent to terminal 15. Note that the second polarity belief m is used to create a gap between the first encoding unit Cd1 and the next second encoding unit cd2 of the encoding unit @cd.
また、第1図において、鎖線で囲まれた検出回路3は、
変換点の受付禁止時に起こる変換点を検出する回路であ
り、同左下のD形のフリップフロップ回路13は、この
変換点の受付禁止時を作る回路である。なお、図中の1
6はフリップ70ツブ、17はディレィ回路、31はア
ンドゲート、32は排他的オアゲートである。In addition, in FIG. 1, the detection circuit 3 surrounded by a chain line is
This is a circuit that detects a conversion point that occurs when acceptance of a conversion point is prohibited, and the D-shaped flip-flop circuit 13 at the lower left is a circuit that creates a time when acceptance of this conversion point is prohibited. In addition, 1 in the figure
6 is a flip 70 block, 17 is a delay circuit, 31 is an AND gate, and 32 is an exclusive OR gate.
上述の第1図の実施例は、第2図の上方に示されるよう
に、基準となる第1のクロックaならびに、該クロック
aに対し90°の位相遅れを有する第2のりOツクbか
らつくられる4種のく10)、(11)、(01)、(
00)の2ピット符号をグループにして、該グループQ
、01. q2゜・・・内における非等時性信号ntの
変換点ex1. ex2の位置を、上記2ビット符号で
符号化してのち、第2図の下方に示されるように、CC
ITTの勧告R6111にもとづく変換点符号化法によ
り、該非等時性信号ntを符号化できる。具体的には、
第2図から明らかなように、第1の変換点ex1は、“
101”と符号化され、第2の変換点eX2は’010
”と符号化されている。In the embodiment shown in FIG. 1, as shown in the upper part of FIG. The four types produced are 10), (11), (01), (
00) 2-pit codes are grouped and the group Q
, 01. The conversion point ex1. of the non-isochronous signal nt within q2°... After encoding the position of ex2 with the above 2-bit code, CC
The non-isochronous signal nt can be encoded using a transform point encoding method based on ITT recommendation R6111. in particular,
As is clear from FIG. 2, the first conversion point ex1 is “
101'', and the second conversion point eX2 is '010'.
” is encoded.
以上説明したように本発明は、基準となるクロックと、
このクロックに対し90°位相遅れを有するり0ツクと
により作られる(10)、(11)、(01)、(00
)で、非等時性信号を符号化したのち、R,111変換
点符号化法で規定された符号に変換覆るため、不定がな
いように正確に符号化できる効果がある。すなわち本発
明によると、非等時性信号を、国際電信電話諮問委員会
勧告R,111の変換点符号化法に規定された符号に、
正確に変換することができる効果がある。As explained above, the present invention includes a reference clock,
(10), (11), (01), (00
), the non-isochronous signal is encoded and then converted to the code specified by the R,111 transform point encoding method, which has the effect of accurately encoding without indeterminacy. That is, according to the present invention, a non-isochronous signal is converted into a code specified in the conversion point coding method of International Telegraph and Telephone Advisory Committee Recommendation R, 111.
It has the effect of allowing accurate conversion.
第1図は、本発明による一実施例を示すブロック図、第
2図は同上の動作を示り゛タイムチャートであり、第3
図は同上を説明するためのタイムチャート、第4図は従
来例を説明するタイムチャートである。
1・・・変換点検出回路、
2・・・セレクト信号発生回路、
3・・・変換点受付禁止時変換点検出回路、4.5,6
.15・・・端子、
7・・・ディレィ回路、
8・・・非等時性信号極性ラッチ回路、9.10.13
.14・・・フリップ70ツブ、11・・・符号変換回
路、
12・・・セレクタ回路。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a time chart showing the same operation, and FIG.
The figure is a time chart for explaining the same as above, and FIG. 4 is a time chart for explaining the conventional example. DESCRIPTION OF SYMBOLS 1... Conversion point detection circuit, 2... Select signal generation circuit, 3... Conversion point detection circuit when conversion point reception is prohibited, 4.5, 6
.. 15...terminal, 7...delay circuit, 8...non-isochronous signal polarity latch circuit, 9.10.13
.. 14...Flip 70 tube, 11...Code conversion circuit, 12...Selector circuit.
Claims (1)
符号化法により、非等時性信号を符号化する回路におい
て、 該非等時性信号を前記変換点符号化法によって符号化す
る前に、基準となる第1のクロックならびに、該第1の
クロックに対し90°の位相遅れを有する第2のクロッ
クによりつくられる4種の2ビット符号で、前記非等時
性信号の変換点を符号化する手段を備えていることを特
徴とする非等時性信号の符号化回路。[Claims] Recommendation R. by the International Telegraph and Telephone Advisory Committee. In a circuit that encodes a non-isochronous signal by the conversion point encoding method of No. 111, before encoding the non-isochronous signal by the conversion point encoding method, the reference first clock and the The invention is characterized by comprising means for encoding conversion points of the non-isochronous signal with four types of 2-bit codes generated by a second clock having a phase delay of 90 degrees with respect to the first clock. A coding circuit for non-isochronous signals.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9886387A JPS63263864A (en) | 1987-04-21 | 1987-04-21 | Encoding circuit for non-isochronous signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9886387A JPS63263864A (en) | 1987-04-21 | 1987-04-21 | Encoding circuit for non-isochronous signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63263864A true JPS63263864A (en) | 1988-10-31 |
Family
ID=14231043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9886387A Pending JPS63263864A (en) | 1987-04-21 | 1987-04-21 | Encoding circuit for non-isochronous signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63263864A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239754A (en) * | 1989-03-13 | 1990-09-21 | Nec Corp | Data transmission system |
JP2006521069A (en) * | 2003-03-21 | 2006-09-14 | トムソン ライセンシング | Oversampling method to reduce jitter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294953A (en) * | 1985-06-24 | 1986-12-25 | Oki Electric Ind Co Ltd | Transmission system for optical data link |
-
1987
- 1987-04-21 JP JP9886387A patent/JPS63263864A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294953A (en) * | 1985-06-24 | 1986-12-25 | Oki Electric Ind Co Ltd | Transmission system for optical data link |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02239754A (en) * | 1989-03-13 | 1990-09-21 | Nec Corp | Data transmission system |
JP2006521069A (en) * | 2003-03-21 | 2006-09-14 | トムソン ライセンシング | Oversampling method to reduce jitter |
JP4642749B2 (en) * | 2003-03-21 | 2011-03-02 | トムソン ライセンシング | Oversampling method to reduce jitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60217734A (en) | Manchester decoder | |
US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
US3968328A (en) | Circuit for automatically correcting the timing of clock pulse in self-clocked pulse signal decoders | |
EP0276445B1 (en) | Method and apparatus for detecting transient errors | |
US4740998A (en) | Clock recovery circuit and method | |
JPS63263864A (en) | Encoding circuit for non-isochronous signal | |
EP0066620B1 (en) | Circuit for clock recovery | |
US4928289A (en) | Apparatus and method for binary data transmission | |
US4651328A (en) | Arrangement for supervising a CMI-code converter | |
US5349585A (en) | Method for transmitting two digital signals which are independent of one another | |
JPH01302946A (en) | Code violation detection circuit | |
JPH02112321A (en) | Code converting system | |
US5504761A (en) | Apparatus for detecting error in a communications line | |
US4788605A (en) | Receive Manchester clock circuit | |
US4688226A (en) | Code error overlaying in digital transmission signals | |
JPS6240834A (en) | Code transmission system | |
RU2168270C2 (en) | Process of coding of digital signals and device for its implementation | |
SU1390626A1 (en) | Information transmitter | |
JPS61116446A (en) | Changing point encoding circuit for employing memory | |
KR910008256Y1 (en) | Circuit for removing glitch using cmi type data transfer | |
KR950009422B1 (en) | Data serial transmission device using commer-free code | |
JPS6320919A (en) | Split phase coding circuit | |
JPS62239742A (en) | Data processing circuit | |
JPH0392033A (en) | Transmission line signal reception system | |
JPS6254256B2 (en) |