JPS63263857A

JPS63263857A - Data input/output device

Info

Publication number: JPS63263857A
Application number: JP62098826A
Authority: JP
Inventors: Naoko Mori; 直子森
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-04-21
Filing date: 1987-04-21
Publication date: 1988-10-31

Abstract

PURPOSE:To fast and efficiently perform input/output control of data, by setting a (b+1)-th bit at '1', setting arbitrary data on first bit-b-th bits, and informing the fact to a data output device, in a FIFO consisting of ((b+1)bits X W words). CONSTITUTION:The data A inputted to the data input device 1 is stacked on the FIFO2. At this time, the (b+1)-th bit of 3 is '0', if it is not the end of a data block. The data written on the FIFO2 is inputted to the data output device 4, and is outputted to a host device. When the end of the data block is detected by the data input device 1, a data block end signal is transmitted to the FIFO2. The FIFO2 receiving the signal sets the (b+1)-th bit at '1', and sets the arbitrary data on the first-b-th bits. The data output device 4 deciding the end of the data block by the data C informs the fact to the host device. Therefore, since the end of the data block can be decided in a memory, no missing of data occurs.

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパケット交換処理に関し、特に回線からのデー
タを入力し上位装置へ出力するデータ入出力装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to packet switching processing, and particularly to a data input/output device that inputs data from a line and outputs it to a host device.

[Conventional technology]

従来、この種のデータ入出力装置は、入力したデータブ
ロックの終了をデータ入力装置が検出した復、メモリ面
を切り替えて次のデータブロックをＦＩＦＯに書込んで
いた。Conventionally, this type of data input/output device switches the memory plane and writes the next data block to the FIFO after the data input device detects the end of the input data block.

[Problem that the invention seeks to solve]

上述した従来のデータ入出力装置は　データ入力装置で
データブロック終了の検出をし茹後、ＦＩＦＯのメモリ
面を切り替えて、次のデータブロックを書込んでいたの
で、入出力装置の他にメモリ面切替回路をもたねばなら
ず、また短いデータブロックを入力した時はメモリ面に
余裕があるにもかかわらずデータブロック毎にメモリ面
を切り替えていたのでメモリ面が無駄になるうえ、メモ
リ面を切り替゛えている間にすぐ次のデータブロックが
出来た場合、データが欠ける可能性がある等の欠点があ
る。In the conventional data input/output device mentioned above, the data input device detects the end of the data block, and after boiling, the FIFO memory surface is switched and the next data block is written. It is necessary to have a switching circuit, and when a short data block is input, the memory surface is switched for each data block even though there is plenty of memory space, which not only wastes memory space, but also reduces the memory space. If the next data block is created immediately during switching, there is a drawback that data may be missing.

[Means to solve the problem]

本発明のデータ入出力装置は、データを入力し、データ
ブロック終了を検出すると、データブロック終了信号を
出力するデータ入力装置と、（ｂ＋１）ビット×Ｗワー
ド構成で、データ入力表＝に入力されたデータを蓄積し
、データブロック終了信号か伝えられると第（ｂ＋１）
ビット目を“１″′にし、第１〜第ｂビット目までに任
意のデータを書込むＦＩＦＯと、ＦＩＦＯからのデータ
を読出し、読出しに際し第（ｂ＋１）ビット目が“］”
であるな−らばデータブロックの鞍了と判定して上位装
百に伝えるデータ出力装置とを有する。The data input/output device of the present invention includes a data input device that inputs data and outputs a data block end signal when it detects the end of a data block, and a data input table with a configuration of (b+1) bits x W words. When the data block end signal is transmitted, the (b+1)th data is stored.
A FIFO in which the bit is set to "1"' and arbitrary data is written to the 1st to b-th bits, and data is read from the FIFO, and when reading, the (b+1)th bit is set to "]"
If not, the data output device determines that the data block is complete and notifies the higher-level system of the data block.

[For production]

したがって、メモリ面をデータブロック毎に切り替える
必要かなくなるので、メモリ面の節約になり、メモリ面
切替回路も不要になり、また短いデータブロックを入力
してもメモリ内でデータブロックの終了を判定できるた
めデータが欠けない。Therefore, there is no need to switch the memory plane for each data block, which saves memory space, eliminates the need for a memory plane switching circuit, and even when inputting a short data block, it is possible to determine the end of the data block within the memory. Therefore, no data is missing.

〔Example〕

次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.

第１図は本発明のデータ入出力装置の一実施例を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a data input/output device of the present invention.

本実施例は、回線からのデータを入力するデータ入力表
３１と、データ入力装置１の出力データＢを蓄Ａ資する
（ｂ＋１）ビット×Ｗワード１真成のＦＩＦＯ２（図中
３は１〜（ｂ＋　１　）幅のデータを示す）と、ＦＩＦ
Ｏ２のデータＣを読出し上位装Ｗ１（不図示）へ出力す
るデータ出力装＝４で構成されている。This embodiment has a data input table 31 for inputting data from a line, and a FIFO 2 (3 in the figure indicates 1 to ( b + 1 ) width data) and FIF
The data output device 4 is configured to read data C of O2 and output it to a host device W1 (not shown).

データ入力装置１に入力されたデータＡは、ＦＩＦＯ２
へ積み込まれる。ここで、データブロックの終了でなけ
れば３の（ｂ＋１）ビットは“Ｏ”である、ＦＩＦＯ２
へ書込まれたデータはデータ出力装Ｍ４に入り、上位装
フヘ出力される。もしデータブロックの終了をデータ入
力装置１が検出した場合、データブロック終了信号をＦ
ＩＦＯ２へ伝える。データブロック終了信号を受信した
ＦＩ　ＦＯ２では、（ｂ＋１）ビットを“１″にしノ、
第１〜第ｂビット目までに任意のデータを設定する。デ
ータＣによりデータブロックの終了を判定したデータ出
力装Ｍ４は、それを上位装置に伝える０次のデータプロ
・ンクを入力したＦＩ　ＦＯ２はデータブロック終了信
号を受信するまで、再び（ｂ＋１　）ビット目を“０″
（こする。Data A input to data input device 1 is stored in FIFO 2
loaded into. Here, if the data block does not end, the (b+1) bit of 3 is “O”, FIFO2
The data written to the data output device M4 enters the data output device M4 and is output to the host device. If the data input device 1 detects the end of the data block, the data block end signal is
Inform IFO2. Upon receiving the data block end signal, FIFO2 sets the (b+1) bit to “1” and
Arbitrary data is set in the first to b-th bits. The data output device M4 determines the end of the data block based on the data C, and the FIFO 2, which inputs the 0th order data block that conveys this to the host device, outputs the (b+1)th bit again until it receives the data block end signal. “0”
(Rub.

（発明の効果〕以上説明したように本発明は、データの入力装置とデー
タ出力装置の藺に配冒された（ｂ＋１）どットｘＷワー
ド構成のＦＩＦＯにおいて、データブロックの終了を判
定した時に、第（ｂ＋１）ビット目を“１″にし、第１
〜第ｂビット目までには任意のデータを設定し、これを
データ出力装置に伝えることにより、メモリ面をデータ
ブロック毎に切り替える必要がなくなるのでメモリ面の
節約になり、メモリ面切替回路も不要になり、また短い
データブロックを入力してもメモリ内でデータブロック
の終了を判定できるためデータが欠けないなど、従来よ
り高速、かつ効率よくデータの入出力制御できる効果が
ある。(Effects of the Invention) As explained above, the present invention provides a FIFO having a (b+1) dot x W word structure, which is applied to a data input device and a data output device, when determining the end of a data block. , the (b+1)th bit is set to “1”, and the first
By setting arbitrary data up to the b-th bit and transmitting this to the data output device, there is no need to switch the memory surface for each data block, saving memory space and eliminating the need for a memory surface switching circuit. Moreover, even if a short data block is input, the end of the data block can be determined in the memory, so no data is lost, and data input/output can be controlled faster and more efficiently than before.

[Brief explanation of drawings]

第１図は本発明のデータ入出力装置の一実施例を示すブ
ロック図である。１・・・・・・データ入力装置、２・・・−ＦＩＦＯｌ３・・・・・・ＦＩＦＯ２に積み込まれたデータ、４・
・・・・・データ出力装置、Ａ−・・・・・回線からの入力データ、Ｂ・・・・・・
データ入力装置１からＦＩＦＯ２への出力、Ｃ・・・・・・データ出力装Ｍ４によるＦ　Ｉ　ＦＯ２
のデータの読出し。１、−−ンFIG. 1 is a block diagram showing an embodiment of a data input/output device of the present invention. 1...Data input device, 2...-FIFOl 3...Data loaded into FIFO2, 4.
...Data output device, A-...Input data from the line, B...
Output from data input device 1 to FIFO2, C...FIFO2 by data output device M4
Read data. 1,--n

Claims

[Claims] A data input device that inputs data and outputs a data block end signal when the end of a data block is detected; and a data input device that stores data input to the data input device in a (b+1) bit×W word configuration. When the data block end signal is transmitted, the (b+1)th bit is set to “1” and the first
A FIFO into which any data is written up to the b-th bit, and a FIFO where data is read from the FIFO and the (b+)-th bit is read out.
1) A data input/output device that has a data output device that determines that the data block has ended if the bit is “1” and notifies it to a host device.