JPS63236132A - Logarithmic value calculator - Google Patents
Logarithmic value calculatorInfo
- Publication number
- JPS63236132A JPS63236132A JP62069589A JP6958987A JPS63236132A JP S63236132 A JPS63236132 A JP S63236132A JP 62069589 A JP62069589 A JP 62069589A JP 6958987 A JP6958987 A JP 6958987A JP S63236132 A JPS63236132 A JP S63236132A
- Authority
- JP
- Japan
- Prior art keywords
- absolute value
- parameter
- circuit
- value
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/10—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ディジタル信号処理プロセッサ等においてデ
ィジタル信号の対数値を求める対数値算出器に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a logarithmic value calculator for calculating the logarithmic value of a digital signal in a digital signal processor or the like.
（従来の技術）
近年、ディジタル信号処理プロセッサ（Ｄｉｇｉｔａｌ
Ｓｉｇｎａｌ ｐｒ’ｏｃｅｓｓｏｒ、以下、０３１’
という）の急速な進歩により、適応差分パルス符号変調
器（Ａｄａｐｔｉｖｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐ
ｕ１ｓｅ−Ｃｏｄｅ ｍｏｄｕｌａｔｏｒ。(Prior Art) In recent years, digital signal processing processors (Digital
Signal pr'ocessor, hereinafter 031'
Rapid advances in adaptive differential pulse code modulators (called Adaptive Differential P
u1se-Code modulator.
ＡＤＰＣＨ）、エコーキャンセラ、音声検出器、音声認
識装置等のハードウェア実現が可能となった。ADPCH), echo cancellers, voice detectors, voice recognition devices, and other hardware have become possible.
ＤＳＰ上で行うディジタル信号処理技術の一つに信号の
レベル検出がある。特に信号レベルをｄＢ等の対数領域
で表現すると、信号レベルの把握が適確になり、この値
を使った閾値等の設計も容易になる。そこで、種々の構
造の対数値算出器が提案されている。One of the digital signal processing techniques performed on a DSP is signal level detection. In particular, if the signal level is expressed in a logarithmic domain such as dB, the signal level can be accurately grasped, and it becomes easier to design a threshold value using this value. Therefore, logarithmic value calculators with various structures have been proposed.
従来、この種の対数値算出器としては、例えばメモリと
、そのメモリ書込み読出しを制御する制御回路とを備え
たものが知られている。この対数値算出器では、例えば
信号の電圧、電力（すなわち、平均電圧、平均電力、ピ
ーク電圧、ピーク電力）に対応する対数値を予めメモリ
に記憶しておき、変換すべき、電圧、電力が入力された
ときには、制御回路によりメモリをアクセスして入力値
に対応する対数値を読出すことにより、対数値変換を行
っていた。Conventionally, as this type of logarithmic value calculator, one equipped with, for example, a memory and a control circuit that controls writing and reading of the memory is known. In this logarithmic value calculator, for example, the logarithmic values corresponding to the voltage and power of the signal (i.e., average voltage, average power, peak voltage, and peak power) are stored in advance in memory, and the voltage and power to be converted are calculated. When input, the control circuit accesses the memory and reads out the logarithmic value corresponding to the input value, thereby performing logarithmic value conversion.
（発明が解決しようとする問題点）
しかしながら、上記構成の対数値算出器では、対数変換
すべき信号のダイナミックレンジが大きい場合、予めそ
れに対応する対数値をメモリに格納しておかなければな
らず、それによってメモリの容量が飛躍的に大きくなる
と共に、それを制御する制御回路も複雑化する。特に、
ＤＳＰ等ではメモリの量が限られており、実現が難しい
という問題点があった。(Problem to be Solved by the Invention) However, in the logarithmic value calculator having the above configuration, when the dynamic range of the signal to be logarithmically converted is large, the corresponding logarithmic value must be stored in memory in advance. As a result, the capacity of the memory increases dramatically, and the control circuit that controls it also becomes complicated. especially,
DSPs and the like have a limited amount of memory, making it difficult to implement.
本発明は前記従来技術が持っていた問題点として、メモ
リの大容量化とそれに伴なう制御回路の複雑化の点につ
いて解決した対数値算出器を提供するものである。The present invention provides a logarithmic value calculator that solves the problems of the prior art, such as the increase in memory capacity and the attendant complexity of the control circuit.
（問題点を解決するための手段）
本発明は前記問題点を解決するために、ディジタル入力
信号に対応する対数値を求める対数値算出器において、
この対数値算出器を少くとも、ディジタル入力信号の絶
対値を求める絶対値回路と、前記絶対値がどの区間に属
するかを判定しその判定結果に応じたアクセス信号を出
力する区間判定器と、前記アクセス信号に基づき前記判
定結果に応じたパラメータを記憶および出力するパラメ
ータメモリと、このパラメータメモリから出力されたパ
ラメータと前記絶対値とを演算して対数値を算出する演
算回路とで、構成したものである。(Means for Solving the Problems) In order to solve the above problems, the present invention provides a logarithmic value calculator for calculating a logarithmic value corresponding to a digital input signal.
This logarithmic value calculator includes at least an absolute value circuit that calculates the absolute value of a digital input signal, and an interval determiner that determines to which interval the absolute value belongs and outputs an access signal according to the determination result. A parameter memory that stores and outputs a parameter according to the determination result based on the access signal, and an arithmetic circuit that calculates a logarithmic value by calculating the parameter output from the parameter memory and the absolute value. It is something.
（作 用）
本発明によれば、以上のように対数値算出器を構成した
ので、絶対値回路はディジタル入力信号Ｘ（ｋ）の絶対
値を求め、この絶対値の区間を区間判定器で判定する。(Function) According to the present invention, since the logarithmic value calculator is configured as described above, the absolute value circuit calculates the absolute value of the digital input signal X(k) and determines the interval of this absolute value using the interval determiner. judge.
区間判定器は判定結果に応じたアクセス信号を出力し、
パラメータメモリから所定のパラメータを読出す。演算
回路は読出されたパラメータと前記絶対値とから対数値
を算出するように働く。これにより、パラメータメモリ
の小容量化と、回路構成の簡単化が図れる。従って前記
問題点を除去できるのである。The section determiner outputs an access signal according to the determination result,
Read predetermined parameters from parameter memory. The arithmetic circuit operates to calculate a logarithmic value from the read parameter and the absolute value. This makes it possible to reduce the capacity of the parameter memory and simplify the circuit configuration. Therefore, the above-mentioned problem can be eliminated.
（実施例）
第１図は本発明の実施例を示す対数値算出器の構成ブロ
ック図である。(Embodiment) FIG. 1 is a block diagram of a logarithmic value calculator showing an embodiment of the present invention.
この対数値算出器は、例えば時刻ｋにサンプリングされ
た１６ビツトのディジタル入力信号Ｘ（ｋ）の絶対値Ｉ
Ｘ（ｋ） ｌを求める絶対値回路１を有し、その絶対
値回路１の出力側に区間判定器２が接続され、さらにそ
の区間判定器２の出力側にパラメータメモリ３が接続さ
れている。また、絶対値回路１の出力側とパラメータメ
モリ３の出力側とには、演算回路４が接続されている。This logarithmic value calculator calculates the absolute value I of a 16-bit digital input signal X(k) sampled at time k, for example.
It has an absolute value circuit 1 for calculating X(k)l, an interval determiner 2 is connected to the output side of the absolute value circuit 1, and a parameter memory 3 is further connected to the output side of the interval determiner 2. . Further, an arithmetic circuit 4 is connected to the output side of the absolute value circuit 1 and the output side of the parameter memory 3.
区間判定器２は絶対値Ｉ Ｘ（ｋ） ｌがその判定器内
に予めセットされた区間のどこに相当するかを判定し、
その判定結果に応じたアクセス信号ＡＣを出力してパラ
メータメモリ４に与える回路でおり、シフトレジスタ及
び比較器等で構成されている。The interval determiner 2 determines where the absolute value I X (k) l corresponds to in the interval preset in the determiner,
This circuit outputs an access signal AC according to the determination result and supplies it to the parameter memory 4, and is composed of a shift register, a comparator, and the like.
パラメータメモリ３は、区間判定器２における区間に対
応した２つのパラメータａ、ｂを前記アクセス信＠ＡＣ
に基づき記憶および出力する回路である。演算回路４は
、例えば乗算器５及び加算器６を備え、その乗算器５で
絶対値Ｉ Ｘ（ｋ） １とパラメータａとの乗算を行い
、その乗算結果ａ・ｌ Ｘ（ｋ） ｌとパラメータｂと
を加算して対数値ＬＸ（ｋ）を求める回路である。The parameter memory 3 stores two parameters a and b corresponding to the interval in the interval determiner 2 in the access signal @AC.
This is a circuit that stores and outputs data based on the following. The arithmetic circuit 4 includes, for example, a multiplier 5 and an adder 6, and the multiplier 5 multiplies the absolute value I X (k) 1 by the parameter a, and the multiplication result a.l X (k) l. This circuit calculates the logarithm value LX(k) by adding the parameter b.
第２図は第１図の動作原理図でおり、この第２図を参照
しつつ第１図の動作を説明する。FIG. 2 is a diagram showing the principle of operation of FIG. 1, and the operation of FIG. 1 will be explained with reference to FIG.
第２図において、横軸にディジタル入力信号Ｘ（ｋ）の
絶対値Ｉ Ｘ（ｋ） ｌをとり、それに対応する対数値
ＬＸ（ｋ）をデシベル（ｄＢ）単位で縦軸にとる。In FIG. 2, the absolute value I X (k) l of the digital input signal X(k) is plotted on the horizontal axis, and the corresponding logarithmic value LX(k) in units of decibels (dB) is plotted on the vertical axis.
１６ビツトのディジタル入力信号Ｘ（ｋ）の絶対値ｌ
Ｘ（ｋ） ｌはＯ〜３２７６９までの整数値をとるので
、これを関数ｐｘ（ｋ）
Ｐｘ ＝２０ＬＯｇ１０ ｌ Ｘ（ｋ） ｌで対数領域
に写像すると、第２図中の曲線上の点になる。但し、絶
対値Ｉ Ｘ（ｋ） ｌ ＝Ｏは任意の値に設定すればよ
く、第２図では−６としている。そして整数値Ｏ〜３２
７６８をいくつかの区間１，２゜３・・・に分け、その
各区間内で第２図に示すような直線関数ＬＸ（ｋ）
Ｌ Ｘ（ｋ） ＝ａ Ｉ Ｘ（ｋ） ｌ ＋ｂ但し、ａ
、ｂ；パラメータ
でそれぞれ近似すれば、
ＰＸ（ｋ）＝！；ＬＸ（ｋ）
となる。従って絶対値Ｉ Ｘ（ｋ） ｌの区間分けとそ
れに対応するパラメータａ、ｂの設定を行えば、その絶
対値Ｉ Ｘ（ｋ） ｌに対応する対数値の近似値が１次
関数で求まることが理解できる。Absolute value l of 16-bit digital input signal X(k)
Since X(k) l takes an integer value from O to 32769, if this is mapped to the logarithmic domain using the function px(k) Px = 20LOg10 l Become. However, the absolute value I X(k) l =O may be set to any value, and is set to -6 in FIG. 2. and an integer value O~32
768 into several sections 1, 2゜3..., and within each section, the linear function LX(k) L X(k) =a I X(k) l +b as shown in Fig. ,a
, b; If approximated with parameters, PX(k)=! ;LX(k). Therefore, by dividing the absolute value I X(k) l into sections and setting the corresponding parameters a and b, the approximate value of the logarithm value corresponding to the absolute value I X(k) l can be found by a linear function. I can understand.
区間分は及びパラメータａ、ｂの一例を第３図に示す。FIG. 3 shows an example of the section and parameters a and b.
第３図ではディジタル入力信号Ｘ（ｋ）の絶対値Ｉ Ｘ
（ｋ） ｌ ＝３２７６８を８区間に分け、各区間にお
ける閾値（例えば区間１のｒＯＪ及び「２」、区間２の
１２」及び「８」）が２のべき乗で設定され、ざらにそ
の各区間に対応してパラメータａが２のべき乗で設定さ
れている。そして第３図の区間１〜８を第１図の区間判
定器２にセットすると共に、パラメータａ、ｂのデータ
をパラメータメモリ３に記憶しておく。In Fig. 3, the absolute value IX of the digital input signal X(k)
(k) l = 32768 is divided into 8 sections, and the threshold values in each section (for example, rOJ and "2" in section 1, 12" and "8" in section 2) are set as powers of 2, and each section is roughly The parameter a is set as a power of 2 corresponding to . Then, sections 1 to 8 of FIG. 3 are set in the section determiner 2 of FIG. 1, and data of parameters a and b are stored in the parameter memory 3.
第１図において、ディジタル入力信号Ｘ（ｋ）の値が例
えば「＋９」の場合、絶対値回路１はその絶対値Ｉ Ｘ
（ｋ） ｌ ＝９を求めて区間判定器２及び演算回路４
の乗算器５に与える。区間判定器２は絶対値Ｉ Ｘ（ｋ
） ｌ ＝９が区間３に相当すると判定してそれに応じ
たアクセス信号ＡＣを出力し、パラメータメモリ３中の
パラメータａ＝２−１．ｂ＝１４を読み出してそのパラ
メータａを乗算器５に、そのパラメータｂを加算器６に
それぞれ供給する。乗算器５は
ａ −Ｉ Ｘ（ｋ） ｌ ＝２−１−９＝ジー９＝４．
５を算出し、その算出値「４．５」を加算器６へ与える
。加算器６は
ａ −ｌ Ｘ（ｋ） ｌ ＋ ｂ＝４．５ ＋１４＝１
８．５を算出する。これにより、対数値Ｌｘ（ｋ） ＝
１８．５が得られる。In FIG. 1, when the value of the digital input signal X(k) is, for example, "+9", the absolute value circuit 1 calculates the absolute value I
(k) Calculate l = 9 and use the interval determiner 2 and arithmetic circuit 4
is given to multiplier 5. The interval determiner 2 calculates the absolute value I
) It determines that l=9 corresponds to section 3, outputs the access signal AC corresponding to it, and sets the parameter a=2-1 . b=14 is read out, and its parameter a is supplied to the multiplier 5, and its parameter b is supplied to the adder 6. The multiplier 5 is a −I X(k) l =2-1-9=G9=4.
5 is calculated, and the calculated value "4.5" is given to the adder 6. Adder 6 is a −l X(k) l + b=4.5 +14=1
Calculate 8.5. This gives the logarithm value Lx(k) =
18.5 is obtained.
本実施例では、次のような利点を有する。This embodiment has the following advantages.
■ 絶対値回路１、区間判定器２、パラメータメモリ３
、及び演算回路４という簡単な回路構成でディジタル入
力信号Ｘ（ｋ）に対する対数値ＬＸ （ｋ）を精度良く
算出することができる。特に、区間分けを細かく行えば
、近似精度はより向上する。■ Absolute value circuit 1, interval judger 2, parameter memory 3
, and the arithmetic circuit 4, it is possible to accurately calculate the logarithm value LX (k) for the digital input signal X(k). In particular, if the sections are divided finely, the approximation accuracy will further improve.
■ パラメータメモリ３の容量は、従来技術であるとデ
ィジタル入力信号Ｘ（ｋ）が１６ビツトの場合、３２７
６８語必要としたのに対し、５０語以下となり、大幅に
減少できる。■ The capacity of the parameter memory 3 is 327 in the conventional technology when the digital input signal X(k) is 16 bits.
Whereas 68 words were required, it is now less than 50 words, which is a significant reduction.
■ 区間の設定の仕方によっては、区間の判定、および
演算が大幅に簡略化できる。■ Depending on how the intervals are set, determining the intervals and calculating them can be greatly simplified.
すなわち、区間を第３図のように８区間に分けた場合、
それらの各区間における絶対値Ｉ Ｘ（ｋ） １の閾値
が２のべき乗で表現されているため、区間判定器２にお
ける区間判定方法も例えばシフトレジスタと比較器で容
易に実現できる。また、第３図のパラメータａは２のべ
き乗で表わされるため、演算回路４中の乗算器５の代り
に、例えばシフトレジスタを使用することもでき、それ
によって演算の簡略化が図れる。In other words, if the section is divided into 8 sections as shown in Figure 3,
Since the threshold value of the absolute value I X (k) 1 in each of these intervals is expressed as a power of 2, the interval determination method in the interval determiner 2 can also be easily realized using, for example, a shift register and a comparator. Furthermore, since the parameter a in FIG. 3 is expressed as a power of 2, a shift register, for example, may be used in place of the multiplier 5 in the arithmetic circuit 4, thereby simplifying the arithmetic operation.
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがおる。Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. Examples of such modifications include the following.
第３図における区間１では、絶対値Ｉ Ｘ（ｋ） ｌの
とりうる値がｒＯＪと１１」しかないので、乗算器５及
び加算器６による演算を行わず、その絶対値ｒＯＪ、Ｎ
Ｊに対応する対数値Ｌｘ（ｋ）を予めパラメータメモリ
３に記憶しておき、ディジタル入力信号Ｘ（ｋ）が入力
されると、その記憶対数値ＬＸ（ｋ）をパラメータメモ
リ３から直接出力するようにしてもよい。In interval 1 in FIG. 3, the only possible values for the absolute value I
The logarithmic value Lx(k) corresponding to J is stored in advance in the parameter memory 3, and when the digital input signal X(k) is input, the stored logarithmic value Lx(k) is directly output from the parameter memory 3. You can do it like this.
（発明の効果）
以上詳細に説明したように、本発明によれば、絶対値回
路でディジタル入力信号の絶対値をとり、その絶対値の
区間を区間判定器で判定し、その判定結果によりパラメ
ータメモリ中のパラメータを読出し、そのパラメータと
前記絶対値とから演算回路で対数値を算出するようにし
たので、簡単な回路構成で、しかもパラメータメモリの
容量を小さくして精度良く、対数値を求めることができ
る。(Effects of the Invention) As described above in detail, according to the present invention, the absolute value of the digital input signal is taken by the absolute value circuit, the interval of the absolute value is determined by the interval determiner, and the parameter is determined based on the determination result. Since the parameter in the memory is read and the logarithm value is calculated by the arithmetic circuit from the parameter and the above-mentioned absolute value, the logarithm value can be calculated with a simple circuit configuration, a small capacity of the parameter memory, and high accuracy. be able to.
第１図は本発明の実施例を示す対数値算出器の構成ブロ
ック図、第２図は第１図の動作原理図、第３図は区間弁
は及びパラメータの一例を示す図である。
１・・・・・・絶対値回路、２・・・・・・区間判定器
、３・・・・・・パラメータメモリ、４・・・・・・演
算回路、ＡＣ・・・・・・アクセス信号、Ｘ（ｋ）・・
・・・・ディジタル入力信号、ＬＸ（ｋ）・・・・・・
対数値。
出願人代理人 柿 本 恭 成り工（ｆ−）
本発明の対数値算出器
第１図FIG. 1 is a configuration block diagram of a logarithmic value calculator showing an embodiment of the present invention, FIG. 2 is a diagram showing the principle of operation of FIG. 1, and FIG. 3 is a diagram showing an example of the interval valve and parameters. 1: Absolute value circuit, 2: Interval judger, 3: Parameter memory, 4: Arithmetic circuit, AC: Access Signal, X(k)...
...Digital input signal, LX(k)...
Logarithmic value. Applicant's agent: Takashi Kakimoto, Nariko (f-) Logarithmic value calculator of the present invention Figure 1
Claims (1)
に応じたアクセス信号を出力する区間判定器と、 前記アクセス信号に基づき前記判定結果に応じたパラメ
ータを記憶および出力するパラメータメモリと、 このパラメータメモリから出力されたパラメータと前記
絶対値とを演算して絶対値を算出する演算回路とを、 備えたことを特徴とする対数値算出器。[Scope of Claims] An absolute value circuit that determines the absolute value of a digital input signal; an interval determiner that determines to which interval the absolute value belongs and outputs an access signal according to the determination result; and the access signal. A parameter memory that stores and outputs a parameter according to the determination result based on the parameter memory, and an arithmetic circuit that calculates the absolute value by calculating the parameter output from the parameter memory and the absolute value. A logarithm calculator for .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069589A JPS63236132A (en) | 1987-03-24 | 1987-03-24 | Logarithmic value calculator |
| US07/171,487 US4894820A (en) | 1987-03-24 | 1988-03-21 | Double-talk detection in an echo canceller |
| GB8806937A GB2202717B (en) | 1987-03-24 | 1988-03-23 | Double-talk detection in echo cancellers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62069589A JPS63236132A (en) | 1987-03-24 | 1987-03-24 | Logarithmic value calculator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63236132A true JPS63236132A (en) | 1988-10-03 |
Family
ID=13407164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62069589A Pending JPS63236132A (en) | 1987-03-24 | 1987-03-24 | Logarithmic value calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236132A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798023A (en) * | 1980-12-10 | 1982-06-18 | Toshiba Corp | Conversion device to natural logarithm |
-
1987
- 1987-03-24 JP JP62069589A patent/JPS63236132A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5798023A (en) * | 1980-12-10 | 1982-06-18 | Toshiba Corp | Conversion device to natural logarithm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU730123B2 (en) | Method and apparatus for processing sound signal | |
| JP2004005662A (en) | Circuit, system, and method for calculating approximate value of logarithm, inverse logarithm, and reciprocal | |
| JPH0361959B2 (en) | ||
| US8037114B2 (en) | Method for creating a representation of a calculation result linearly dependent upon a square of a value | |
| US20050143981A1 (en) | Compressing method and apparatus, expanding method and apparatus, compression and expansion system, recorded medium, program | |
| JP2000047697A (en) | Noise canceler | |
| JP3493574B2 (en) | Inverse quantization device and inverse quantization method | |
| EP0749647B1 (en) | Method and apparatus for determining a masked threshold | |
| JPS63236132A (en) | Logarithmic value calculator | |
| US5732141A (en) | Detecting voice activity | |
| JPH0715281A (en) | Noise shaping device | |
| JPS6211170A (en) | Power detection circuit | |
| CN114724576B (en) | Method, device and system for updating threshold in howling detection in real time | |
| KR100339917B1 (en) | Hardware companding device for implementing voice signal processor | |
| JPS62248034A (en) | Log converter | |
| JPS5920140B2 (en) | Logarithm antilog addition circuit | |
| JP2826678B2 (en) | Digital signal companding method and apparatus | |
| JPS629399A (en) | Voice pitch frequency extractor | |
| JPH07225598A (en) | Method and device for acoustic coding using dynamically determined critical band | |
| JPS61214819A (en) | Digital level detecting circuit | |
| JPS5981762A (en) | High-speed fourier conversion processor | |
| CN115310035A (en) | Data processing method, data processing device, electronic equipment, medium and chip | |
| SU1013987A1 (en) | Device for random signal recognition | |
| JPS6370627A (en) | Voice coding device | |
| JPS63202110A (en) | Agc circuit |