JPS63218927A - Picture display device - Google Patents
Picture display deviceInfo
- Publication number
- JPS63218927A JPS63218927A JP5255287A JP5255287A JPS63218927A JP S63218927 A JPS63218927 A JP S63218927A JP 5255287 A JP5255287 A JP 5255287A JP 5255287 A JP5255287 A JP 5255287A JP S63218927 A JPS63218927 A JP S63218927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scanning circuit
- display device
- decoder
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は画像表示装置に関するものである。[Detailed description of the invention] Industrial applications The present invention relates to an image display device.
従来の技術
画像表示装置の一種である液晶表示装置は、低消費電力
、薄型であるという特徴を生かして、多くの分野で利用
されている。特に、アクティブマトリックス方式の液晶
表示装置は、ポケットテレビに利用されるようになって
きた。BACKGROUND OF THE INVENTION Liquid crystal display devices, which are a type of conventional image display device, are used in many fields due to their low power consumption and thinness. In particular, active matrix type liquid crystal display devices have come to be used in pocket televisions.
最近では、より小型化のためにシフトレジスタがガラス
基板上に同時に形成されたシフトレジスタを内蔵したア
クティブマトリックス方式の液晶表示装置の研究が盛に
行なわれている。Recently, active matrix type liquid crystal display devices incorporating a shift register, in which the shift register is simultaneously formed on a glass substrate, have been actively researched for further miniaturization.
以下、図面を参照しながら、上述したようなシフトレジ
スタを内蔵したアクティブマトリックス方式の液晶表示
装置について説明する。Hereinafter, an active matrix type liquid crystal display device having a built-in shift register as described above will be described with reference to the drawings.
第4図は、従来のシフトレジスタを内蔵したアクティブ
マ) IJワックス式の液晶表示装置の構成図を示すも
のである。FIG. 4 shows a configuration diagram of a conventional active matrix (IJ) wax type liquid crystal display device incorporating a built-in shift register.
第4図において、ガラス基板1に、マトリックス状に画
素2が配列され、画素2は薄膜トランジスタ(、TPT
)スイッチ3を備えている。さらに、TPTスイッチ3
の読み出しゲートを駆動するための垂直走査回路14、
また、入力信号端子6から入力されたビデオ信号を順番
に各信号線6に転送するための水平走査回路17などが
同一ガラス基板1上に形成されている。In FIG. 4, pixels 2 are arranged in a matrix on a glass substrate 1, and each pixel 2 is a thin film transistor (TPT).
) is equipped with switch 3. Furthermore, TPT switch 3
a vertical scanning circuit 14 for driving the readout gate of the
Further, a horizontal scanning circuit 17 for sequentially transferring video signals inputted from the input signal terminal 6 to each signal line 6, and the like are formed on the same glass substrate 1.
そして、垂直走査回路14や水平走査回路17のシフト
レジスタは、Dフリップフロップなどによるスタティッ
クシフトレジスタで構成されている。The shift registers of the vertical scanning circuit 14 and the horizontal scanning circuit 17 are constituted by static shift registers such as D flip-flops.
発明が解決しようとする問題点
しかしながら、上記のように垂直走査回路や水平走査回
路でのシフトレジスタをDフリップフロップで構成する
と、回路が複雑となシ、集積度を高くするのが困難であ
る。さらには液晶表示装置の生産歩留シが悪くなるとい
う問題点も有している。また、パルスのタイミング調整
が悪いと動作しなくなるなどの問題があった。Problems to be Solved by the Invention However, when shift registers in vertical scanning circuits and horizontal scanning circuits are constructed using D flip-flops as described above, the circuit becomes complicated and it is difficult to increase the degree of integration. . Furthermore, there is also the problem that the production yield of liquid crystal display devices becomes poor. In addition, there was a problem that the device would not work if the timing of the pulses was incorrectly adjusted.
本発明は、上記欠点に鑑み垂直走査回路と水平走査回路
を簡単な回路で構成した画像表示装置を提供するもので
ある。In view of the above drawbacks, the present invention provides an image display device in which a vertical scanning circuit and a horizontal scanning circuit are configured with simple circuits.
問題点を解決するだめの手段
上記問題点を解決するために、本発明の画像表示装置は
、垂直走査回路と水平走査回路とがデコーダで構成され
ている。Means for Solving the Problems In order to solve the above problems, in the image display device of the present invention, the vertical scanning circuit and the horizontal scanning circuit are constructed of decoders.
作 用
この構成により、走査回路を構成するためのトランジス
タの総数が少くなる。また、デコーダは基本的には単な
るN、OR回路であるため、パルスのタイミング調整が
悪くても動作しなくなるということはない。Effect: This configuration reduces the total number of transistors for configuring the scanning circuit. Furthermore, since the decoder is basically a simple N,OR circuit, it will not stop operating even if the timing of the pulses is incorrectly adjusted.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例におけるアクティブマトリッ
クス方式の液晶表示装置の回路構成図を示すものである
。FIG. 1 shows a circuit diagram of an active matrix type liquid crystal display device according to an embodiment of the present invention.
石英によるガラス基板1上に、マトリックス状に画素2
が配列されている。画素2は、2枚の透明な電極板の間
に液晶が挿入されて構成されている。画素2は、ポリシ
リコンやアモルファスシリコンで形成した薄膜トランジ
スタ(TPT)スイッチ3を備えている。さらに、TP
Tスイッチ3の読み出しゲートを駆動するためのデコー
ダ(垂直方向)4、また、入力信号端子5から入力され
たビデオ信号を順番に各信号線6に転送するためのサン
プルホールド回路8、デコーダ(水平方向)7がガラス
基板1上に形成されている。Pixels 2 are arranged in a matrix on a glass substrate 1 made of quartz.
are arranged. The pixel 2 is constructed by inserting liquid crystal between two transparent electrode plates. The pixel 2 includes a thin film transistor (TPT) switch 3 made of polysilicon or amorphous silicon. Furthermore, T.P.
A decoder (vertical direction) 4 for driving the readout gate of the T switch 3, a sample hold circuit 8 for sequentially transferring the video signal input from the input signal terminal 5 to each signal line 6, and a decoder (horizontal direction) direction) 7 is formed on the glass substrate 1.
特に、従来のようなりフリップフロップによる垂直・水
平走査回路4.7のかわりに、本発明では、デコーダに
より垂直・水平走査回路4,7を構成している。In particular, in place of the conventional vertical/horizontal scanning circuits 4, 7 using flip-flops, in the present invention, the vertical/horizontal scanning circuits 4, 7 are constructed using decoders.
デコーダの回路構成図を第2図に示す。本発明の実施例
では、出力信号線22の数が256本の場合で説明する
。この場合はアドレス信号線21の数は、16本あれば
266本の出力信号線22に順番に駆動することができ
る。A circuit diagram of the decoder is shown in FIG. In the embodiment of the present invention, a case will be described in which the number of output signal lines 22 is 256. In this case, if the number of address signal lines 21 is 16, it is possible to sequentially drive 266 output signal lines 22.
アドレス信号線21に、適切なパルスを印加することに
より、出力信号線22を順番に駆動することができ、こ
のレコーダを垂直走査回路と水平走査回路に用いること
により、マトリックス状に配列された画素2に、順番に
ビデオ信号を転送することができる。By applying appropriate pulses to the address signal line 21, the output signal lines 22 can be sequentially driven. By using this recorder in a vertical scanning circuit and a horizontal scanning circuit, pixels arranged in a matrix can be driven. 2, video signals can be transferred in sequence.
また、本発明の一実施例として、デコーダの単位ユニッ
トの回路図を第3図に示す。基本的には、CMOSによ
る8、入力によるNOR回路で構成されている。Further, as an embodiment of the present invention, a circuit diagram of a unit of a decoder is shown in FIG. Basically, it is composed of 8 CMOS input NOR circuits.
特に、水平走査のデコーダ7はI MHz程度の高速動
作が必要であるため、CMOS回路でNOR回路を構成
すると有利である。また薄膜トランジスタ3の電気的特
性は一般的に不安定であるが 4CMO8回路でデコ
ーダを構成すると安定動作が可能である。In particular, since the horizontal scanning decoder 7 requires high-speed operation on the order of I MHz, it is advantageous to configure the NOR circuit with a CMOS circuit. Furthermore, although the electrical characteristics of the thin film transistor 3 are generally unstable, stable operation is possible if the decoder is configured with 4CMO8 circuits.
また、0M08回路のnチャネルTFT31とpチャネ
ルTFT32は、ガラス基板1上に形成した例えば、ポ
リシリコン、アモルファスシリコン、再結晶化シリコン
などの薄膜半導体で、形成される。Further, the n-channel TFT 31 and the p-channel TFT 32 of the 0M08 circuit are formed of a thin film semiconductor such as polysilicon, amorphous silicon, recrystallized silicon, etc. formed on the glass substrate 1.
さらに、デコーダからの出力電流や、出力電圧が不足す
る場合には、バッファアンプ33を追加すればよい。な
お、本実施例では、垂直走査と水平走査の両方の回路を
デコーダで構成したが、どちらか一方の走査回路だけを
デコーダで構成しても、効果は得られる。Furthermore, if the output current or output voltage from the decoder is insufficient, a buffer amplifier 33 may be added. In this embodiment, both the vertical scanning circuit and the horizontal scanning circuit are configured with decoders, but the effect can be obtained even if only one of the scanning circuits is configured with a decoder.
発明の効果
以上のように、液晶表示装置の水平・垂直走査回路にデ
コーダを用いたことにより、従来のDフリップフロップ
に比べて、回路が簡単であり、高集積化が可能となり、
さらに、製造歩留も高くなる。Effects of the Invention As described above, by using a decoder in the horizontal and vertical scanning circuits of a liquid crystal display device, the circuit is simpler than the conventional D flip-flop, and higher integration is possible.
Furthermore, manufacturing yield is also increased.
第1図は本発明の一実施例における液晶表示装置の回路
構成図、第2図は本発明の一実施例のデコーダの構成図
、第3図は本発明の一実施例のデコーダの単位ユニット
の回路図、第4図は従来の液晶表示装置の回路構成図で
ある。
1・・・・・ガラス基板、2・・・・・・画素、3・・
・・・・TFTスイッチ、4・・・・・・デコーダ(垂
直走査回路)、5・・・・・・入力信号端子、6・・・
・・・信号線、7・・・・・・デコーダ(水平走査回路
)、8・・・・・・丈ンプルホールド回路、21・・・
・・・アドレス信号線、22・・・・・・出力信号線、
23・・・・・・デコーダの単位ユニット、31・・・
・・・nチャネルTFT、32・・・・・・pチャネル
TFT、33・・・・・・バッファアンプ。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名/−
−−カ′ラス述4反
2−−一面 系
3−−−TFTシ(イ゛ンづ−
キーーーデコーダ(全1りj幽■船
5−m−人力も門」売子
?−〜−プンフ)レホリレド■Y蹟)
21−一−アドレス牒
21−一−アにレス13ヤ顎
22−一一出力i色曇保
23−一一デコータの隼泣ユニット
第2図FIG. 1 is a circuit configuration diagram of a liquid crystal display device according to an embodiment of the present invention, FIG. 2 is a configuration diagram of a decoder according to an embodiment of the present invention, and FIG. 3 is a unit unit of a decoder according to an embodiment of the present invention. FIG. 4 is a circuit diagram of a conventional liquid crystal display device. 1...Glass substrate, 2...Pixel, 3...
...TFT switch, 4...Decoder (vertical scanning circuit), 5...Input signal terminal, 6...
... Signal line, 7 ... Decoder (horizontal scanning circuit), 8 ... Length pull-hold circuit, 21 ...
...address signal line, 22...output signal line,
23... Decoder unit, 31...
. . . n-channel TFT, 32 . . . p-channel TFT, 33 . . . buffer amplifier. Name of agent: Patent attorney Toshio Nakao and 1 other person/-
--Crow's description 4 anti-2--one side system 3--TFT screen (indentation) key-decoder (all 1 j ghost ship 5-m-manpower gate) vendor?---Punfu 21-1-Address 21-1-A 22-11 output
Claims (1)
画素を走査する垂直走査回路および水平走査回路のすく
なくとも一方がデコーダで構成されていることを特徴と
する画像表示装置。An image display device characterized in that pixels are arranged in a matrix on an insulating substrate, and at least one of a vertical scanning circuit and a horizontal scanning circuit that scans the pixels is constituted by a decoder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5255287A JPS63218927A (en) | 1987-03-06 | 1987-03-06 | Picture display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5255287A JPS63218927A (en) | 1987-03-06 | 1987-03-06 | Picture display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63218927A true JPS63218927A (en) | 1988-09-12 |
Family
ID=12917969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5255287A Pending JPS63218927A (en) | 1987-03-06 | 1987-03-06 | Picture display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63218927A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02242230A (en) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | Liquid crystal display device |
JPH05119352A (en) * | 1991-10-29 | 1993-05-18 | Semiconductor Energy Lab Co Ltd | Device and method for electric and optical display |
WO1995007493A1 (en) * | 1993-09-09 | 1995-03-16 | Kabushiki Kaisha Toshiba | Display device and its driving method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180226A (en) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | Active matrix driving device |
-
1987
- 1987-03-06 JP JP5255287A patent/JPS63218927A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6180226A (en) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | Active matrix driving device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02242230A (en) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | Liquid crystal display device |
JPH05119352A (en) * | 1991-10-29 | 1993-05-18 | Semiconductor Energy Lab Co Ltd | Device and method for electric and optical display |
WO1995007493A1 (en) * | 1993-09-09 | 1995-03-16 | Kabushiki Kaisha Toshiba | Display device and its driving method |
US5801672A (en) * | 1993-09-09 | 1998-09-01 | Kabushiki Kaisha Toshiba | Display device and its driving method |
US6107983A (en) * | 1993-09-09 | 2000-08-22 | Kabushiki Kaisha Toshiba | Display device and driving method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6778841B1 (en) | Semiconductor device | |
KR100832252B1 (en) | Pulse output circuit, shift register and display device | |
US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
JP3514002B2 (en) | Display drive | |
JPS6169284A (en) | Liquid crystal display device | |
KR100648141B1 (en) | Display device and drive method thereof | |
JP4022990B2 (en) | Active matrix type liquid crystal display device | |
US6480179B1 (en) | Image display invention | |
JPS63218927A (en) | Picture display device | |
JPH0671202B2 (en) | Liquid crystal drive | |
JPS61116334A (en) | Active matrix panel | |
JP3146959B2 (en) | Liquid crystal display device and shift register circuit thereof | |
JPS6152631A (en) | Active matrix display device | |
JP3343098B2 (en) | Active matrix display device | |
JP2006054870A (en) | Pulse outputting circuit, shift register, and displaying device | |
JP2002311912A (en) | Display device | |
JP3320957B2 (en) | Transistor circuit and image display device using the same | |
JP6434176B2 (en) | Semiconductor device | |
JPS62299182A (en) | View finder | |
JP4413361B2 (en) | Liquid crystal display | |
JPS63292725A (en) | Decoder device | |
JPH0627915B2 (en) | Liquid crystal display | |
JP2752554B2 (en) | Display device drive circuit | |
JP2001057518A (en) | Level shift circuit | |
JPH10319915A (en) | Active matrix liquid crystal display device and driving method therefor |