JPS63184164A - Ｉｃカ−ドシステム - Google Patents
Ｉｃカ−ドシステムInfo
- Publication number
- JPS63184164A JPS63184164A JP61188186A JP18818686A JPS63184164A JP S63184164 A JPS63184164 A JP S63184164A JP 61188186 A JP61188186 A JP 61188186A JP 18818686 A JP18818686 A JP 18818686A JP S63184164 A JPS63184164 A JP S63184164A
- Authority
- JP
- Japan
- Prior art keywords
- card
- random number
- main device
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 27
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000013500 data storage Methods 0.000 abstract description 4
- 238000012795 verification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、カードの改ざんや偽造、主装置の不正作成使
用を防止するＩＣカードシステムに関する。従来のＩＣ
カードシステムでは、使用中のカード端子から盗聴等で
得た信号を記録し、のちにこの信号を再利用する不正使
用への対策がなかった。本発明は、ＩＣカードシステム
に、主装置が乱数ＲＭ又はＲＭを含むでータをカードに
送り、カードで加工ののち主装置に戻すα環状路と、カ
ードが乱数ＲＥ又はＲＥを含むでータを主装置に送り、
主装置で加工ののちカードに戻すβ環状路を併設する。
用を防止するＩＣカードシステムに関する。従来のＩＣ
カードシステムでは、使用中のカード端子から盗聴等で
得た信号を記録し、のちにこの信号を再利用する不正使
用への対策がなかった。本発明は、ＩＣカードシステム
に、主装置が乱数ＲＭ又はＲＭを含むでータをカードに
送り、カードで加工ののち主装置に戻すα環状路と、カ
ードが乱数ＲＥ又はＲＥを含むでータを主装置に送り、
主装置で加工ののちカードに戻すβ環状路を併設する。
たとえば、主装置に発生させた乱数ＲＭを交換又は少く
ともＲＭを含む１組の値を合体変換した信号Ｓ１をカー
ドへ送り、カードがＳ１から復元したＲＭ又は復元ＲＭ
にもとづく変換値を信号Ｓ２又はＳ２′として主装置に
返送し、さらにカード内にて発生させた乱数ＲＥを変換
又は少くともＲＥを含む１組の値を合体変換した信号Ｓ
２又はＳ２″を主装置へ送り、主装置が、復元したＲＥ
又は復元ＲＥにもとづく変換値を信号Ｓ３としてカード
に返送する。ＩＣカード、主装置、及びそれらより成る
ＩＣカードシステムを構成する。
ともＲＭを含む１組の値を合体変換した信号Ｓ１をカー
ドへ送り、カードがＳ１から復元したＲＭ又は復元ＲＭ
にもとづく変換値を信号Ｓ２又はＳ２′として主装置に
返送し、さらにカード内にて発生させた乱数ＲＥを変換
又は少くともＲＥを含む１組の値を合体変換した信号Ｓ
２又はＳ２″を主装置へ送り、主装置が、復元したＲＥ
又は復元ＲＥにもとづく変換値を信号Ｓ３としてカード
に返送する。ＩＣカード、主装置、及びそれらより成る
ＩＣカードシステムを構成する。
α環状路は、主装置からカードに信号Ｓ１を送る往路と
、カードから主装置に信号Ｓ２′を返す復路を、β環状
路は、カードから主装置に信号Ｓ２″を送る往路と、主
装置からカードに信号Ｓ３を返す復路を持つ。αとβを
独立に構成する他、Ｓ２′とＳ２″をＳ２にまとめた、
一部共有の構成も可能である。
、カードから主装置に信号Ｓ２′を返す復路を、β環状
路は、カードから主装置に信号Ｓ２″を送る往路と、主
装置からカードに信号Ｓ３を返す復路を持つ。αとβを
独立に構成する他、Ｓ２′とＳ２″をＳ２にまとめた、
一部共有の構成も可能である。
β環状路の復路信号Ｓ３を用いた照合結果にてメモリゲ
ート駆動を行う構成とする。また、α環状路については
カード内にて行う変換処理の結果が、β環状路について
は主装置内にて行う変換処理の結果が、それぞれ反映さ
れる復路信号とする。よって、復路信号を往路信号と異
るデータ形式に構成する。さらに、信号に複数の情報を
混載しうる。例えばα路の往路信号Ｓ１にて、乱数ＲＭ
の他に暗証Ｉやその変換ＩＵはじめ、パスワードやファ
イルキー、口座番号などｆコードを混載できる。この際
送信中の盗聴解読防止のため、複数の情報の合体変換加
工を行う。ある環状路で運んだｆ等を、他の環状路に入
力して処理、照合、同期等に用いる構成も可能である。
ート駆動を行う構成とする。また、α環状路については
カード内にて行う変換処理の結果が、β環状路について
は主装置内にて行う変換処理の結果が、それぞれ反映さ
れる復路信号とする。よって、復路信号を往路信号と異
るデータ形式に構成する。さらに、信号に複数の情報を
混載しうる。例えばα路の往路信号Ｓ１にて、乱数ＲＭ
の他に暗証Ｉやその変換ＩＵはじめ、パスワードやファ
イルキー、口座番号などｆコードを混載できる。この際
送信中の盗聴解読防止のため、複数の情報の合体変換加
工を行う。ある環状路で運んだｆ等を、他の環状路に入
力して処理、照合、同期等に用いる構成も可能である。
第１図は本発明のＩＣカードシステム構成図にて、少く
ともＩＣ外部からのアクセス不能のメモリ（１ａ）や制
御プログラム（１ｂ）とＣＰＵ（１ｃ）をもつ主回路（
１）を設置した、端子（１ｄ）つきＩＣカード（２）及
び、当該ＩＣカードとの読出し書込み及びデータ処理を
行う主装置（３）より、ＩＣカードシステムが構成され
る。主回路（１）は、ワンチップＩＣ又は数個のＩＣに
て実現する。主装置（３）は、少くとも外部からのアク
セス不能メモリ（４ａ）や制御プログラム（４ｂ）とＣ
ＰＵ（４ｃ）をもつ主回路（４）を搭載する。主回路（
４）はワンチップＩＣや複数個のＩＣをアセンブルして
ブラックボックス化した集合体にて実現する他、主回路
の代用として別のＩＣカードを組込んで用いることもで
きる。
ともＩＣ外部からのアクセス不能のメモリ（１ａ）や制
御プログラム（１ｂ）とＣＰＵ（１ｃ）をもつ主回路（
１）を設置した、端子（１ｄ）つきＩＣカード（２）及
び、当該ＩＣカードとの読出し書込み及びデータ処理を
行う主装置（３）より、ＩＣカードシステムが構成され
る。主回路（１）は、ワンチップＩＣ又は数個のＩＣに
て実現する。主装置（３）は、少くとも外部からのアク
セス不能メモリ（４ａ）や制御プログラム（４ｂ）とＣ
ＰＵ（４ｃ）をもつ主回路（４）を搭載する。主回路（
４）はワンチップＩＣや複数個のＩＣをアセンブルして
ブラックボックス化した集合体にて実現する他、主回路
の代用として別のＩＣカードを組込んで用いることもで
きる。
第２図は、本発明の実施例の処理の流れを示す。
キー入力器（５）より入力の暗証Ｉ（６）を変換Ｕ（７
）にてＩＵ（８）に変換ののちＶ（９）に入力する。（
９）は主装置内の乱数発生器Ｇ１（１０）で発生させた
乱数ＲＭ（１１）とＩＵ（８）とを合体変換加工して信
号Ｓ１（１２）をつくり、カードに送る。Ｓ１のフォー
マットをＩＵＲＭＶにて示す。ＩＵとＲＭの順序は任意
でよい。カード内にて、逆変換■−１（１３）が復元Ｉ
Ｕ（１４）と復元ＲＭ（１５）を復元分離する。照合器
（１６）は（１４）と、識別データ格納器（１８）より
取出した識別データＩＵ（１７）を比較照合し、不合致
（１９）なら排除し、合致（２０）なら使用者と主装置
が正当と判定して（１５）を変換Ｗ（２１）に送るのを
許可する。（２１）はカード内の乱数発生器Ｇ２（２２
）で発生させた乱数ＲＥ（２３）と、ｆ５格納器（２４
）から取出したコードｆ５（２５）とを合体変換加工し
て信号Ｓ２（２６）をつくり、主装置に送る。Ｓ２のフ
ォーマットをＦ５ＲＥＲＭＷにて示す。ｆ５，ＲＥ，Ｒ
Ｍの順序は任意でよく、またｆ５は省略してもよい。主
装置内にて、逆変換■−１（２７）が復元ＲＭ（２８）
と復元ＲＥ（２９）を復元分離する。
）にてＩＵ（８）に変換ののちＶ（９）に入力する。（
９）は主装置内の乱数発生器Ｇ１（１０）で発生させた
乱数ＲＭ（１１）とＩＵ（８）とを合体変換加工して信
号Ｓ１（１２）をつくり、カードに送る。Ｓ１のフォー
マットをＩＵＲＭＶにて示す。ＩＵとＲＭの順序は任意
でよい。カード内にて、逆変換■−１（１３）が復元Ｉ
Ｕ（１４）と復元ＲＭ（１５）を復元分離する。照合器
（１６）は（１４）と、識別データ格納器（１８）より
取出した識別データＩＵ（１７）を比較照合し、不合致
（１９）なら排除し、合致（２０）なら使用者と主装置
が正当と判定して（１５）を変換Ｗ（２１）に送るのを
許可する。（２１）はカード内の乱数発生器Ｇ２（２２
）で発生させた乱数ＲＥ（２３）と、ｆ５格納器（２４
）から取出したコードｆ５（２５）とを合体変換加工し
て信号Ｓ２（２６）をつくり、主装置に送る。Ｓ２のフ
ォーマットをＦ５ＲＥＲＭＷにて示す。ｆ５，ＲＥ，Ｒ
Ｍの順序は任意でよく、またｆ５は省略してもよい。主
装置内にて、逆変換■−１（２７）が復元ＲＭ（２８）
と復元ＲＥ（２９）を復元分離する。
照合器（３０）は（２８）と、もとの乱数ＲＭ（１１）
を比較照合し、不合致（３１）なら排除し、合致（３２
）ならカードを正当と判断して（２９）を変換Ｘ（３３
）に送るのを許可する。（３３）は（２９）と、ｆ１格
納器（３４）より取出したコードｆ１（３５）とを合体
変換加工して信号Ｓ２（３６）をつくり、カードに送る
。Ｓ３のフォーマットを、ｆ１ＲＥＸにて示す。ｆ１，
ＲＥの順序は任意でよく、またｆ１は省略もできる。
を比較照合し、不合致（３１）なら排除し、合致（３２
）ならカードを正当と判断して（２９）を変換Ｘ（３３
）に送るのを許可する。（３３）は（２９）と、ｆ１格
納器（３４）より取出したコードｆ１（３５）とを合体
変換加工して信号Ｓ２（３６）をつくり、カードに送る
。Ｓ３のフォーマットを、ｆ１ＲＥＸにて示す。ｆ１，
ＲＥの順序は任意でよく、またｆ１は省略もできる。
カード側にて、逆変換■−１（３７）がＳ３（３６）か
ら復元ＲＥ（３８）を分離し、照合器（３９）にて（３
８）と、もとの乱数ＲＥ（２３）を比較照合の上、合致
（４０）すればメモリゲート（４１）をオープンし、メ
モリゾーン（４２）へのアクセスを許可する。
ら復元ＲＥ（３８）を分離し、照合器（３９）にて（３
８）と、もとの乱数ＲＥ（２３）を比較照合の上、合致
（４０）すればメモリゲート（４１）をオープンし、メ
モリゾーン（４２）へのアクセスを許可する。
このように、カード側の照合器（１６）にて復元ＩＵ（
１４）を検査するので使用者と主装置の両方の正当性を
カードが判定でき、一方主装置側では、ｂとのＲＭに対
し主装置及びカードにて変換と逆変換をくり返した結果
に得るＲＭを主装置に還流させ、もとのＲＭと比較照合
することで、カードの正当性を判定できる。
１４）を検査するので使用者と主装置の両方の正当性を
カードが判定でき、一方主装置側では、ｂとのＲＭに対
し主装置及びカードにて変換と逆変換をくり返した結果
に得るＲＭを主装置に還流させ、もとのＲＭと比較照合
することで、カードの正当性を判定できる。
上記にて、もしカード内で発生させた乱数ＲＥを用いず
、主装置がカードにＲＥを含まぬ信号Ｓ３を送る構成と
すると、信号の盗聴再利用を許してしまい不都合である
。たとえばカードを正常使用中に端子からＳ１とＳ３信
号を盗聴記録しておき、のちに正当でない主装置を用い
て盗聴したＳ１信号をカードに入力すれば不正にカード
を起動でき、カードより送られるＳ２やＳ２′信号をよ
みとばして、盗聴したＳ３信号を入力すれば、不正の主
装置にてメモリへのアクセスを可能としてしまい、他人
や自分自身のカードの額面改ざん等を可能としてしまう
。
、主装置がカードにＲＥを含まぬ信号Ｓ３を送る構成と
すると、信号の盗聴再利用を許してしまい不都合である
。たとえばカードを正常使用中に端子からＳ１とＳ３信
号を盗聴記録しておき、のちに正当でない主装置を用い
て盗聴したＳ１信号をカードに入力すれば不正にカード
を起動でき、カードより送られるＳ２やＳ２′信号をよ
みとばして、盗聴したＳ３信号を入力すれば、不正の主
装置にてメモリへのアクセスを可能としてしまい、他人
や自分自身のカードの額面改ざん等を可能としてしまう
。
そこで、カードにてＲＥを発生させ、ＲＥ又は少くとも
ＲＥを含む値の変換値をカードから主装置に送り、主装
置は受けたＲＥの変換値又は少くともＲＥを含む値の変
換値を信号Ｓ３としてカードに返送し、カードにて復元
したＲＥを、もとの発信したＲＥと比較照合して合致時
にのみメモリゲートをオープンするよう構成すれば、主
装置がたしかにカードから先刻発信されたＲＥにもとづ
きＳ３を作成したと確認できる。よって、盗聴しておい
たＳ３をカード入力しても、使用したＲＥ値がその都度
異るため、照合は成立せず、メモリアクセスできない。
ＲＥを含む値の変換値をカードから主装置に送り、主装
置は受けたＲＥの変換値又は少くともＲＥを含む値の変
換値を信号Ｓ３としてカードに返送し、カードにて復元
したＲＥを、もとの発信したＲＥと比較照合して合致時
にのみメモリゲートをオープンするよう構成すれば、主
装置がたしかにカードから先刻発信されたＲＥにもとづ
きＳ３を作成したと確認できる。よって、盗聴しておい
たＳ３をカード入力しても、使用したＲＥ値がその都度
異るため、照合は成立せず、メモリアクセスできない。
即ち、信号の盗聴再利用を防止できる。
合体変換する信号は、送信途上での盗聴解読防止のため
であり、さらに複数個のデータをからみあわせて送るこ
とで互にカムフラージュすると共に一度に送信できるゆ
え、カードと主装置間の送受信回数を減少できる。合体
変換した結果のフォーマット、例えばｆ５ＲＥＲＭＷと
いう表示は、ｆ５やＲＥ，ＲＭといったコードや値を、
手順Ｗを用いて変換処理した出力を示す。一例として ｆ５ ０１０１００１１ ＲＥ １１０１０１１０ ＲＭ １０１０１１１０ とし、Ｗ手順を （イ）ｆ５をビット反転 （ロ）ＲＥの上４ビットと、（イ）を施したｆ５の下４
ビットを交換 （ハ）ＲＭの上４ビットと、ＲＥの下４ビットを交換（
ニ）ＲＭの下４ビットと、（ロ）を施したｆ５の上４ビ
ットを交換 （ホ）以上の順にてできた３バイトを合体して信号Ｓ２
となす とすれば、Ｓ２は１６進表示で ＥＤＣＡ６Ａ が生成
される。さらに、ｆ５のバイト数を増加させ、機密度を
高めうる。又、■−１手順は、上記Ｗ手順の逆プロセス
となる。
であり、さらに複数個のデータをからみあわせて送るこ
とで互にカムフラージュすると共に一度に送信できるゆ
え、カードと主装置間の送受信回数を減少できる。合体
変換した結果のフォーマット、例えばｆ５ＲＥＲＭＷと
いう表示は、ｆ５やＲＥ，ＲＭといったコードや値を、
手順Ｗを用いて変換処理した出力を示す。一例として ｆ５ ０１０１００１１ ＲＥ １１０１０１１０ ＲＭ １０１０１１１０ とし、Ｗ手順を （イ）ｆ５をビット反転 （ロ）ＲＥの上４ビットと、（イ）を施したｆ５の下４
ビットを交換 （ハ）ＲＭの上４ビットと、ＲＥの下４ビットを交換（
ニ）ＲＭの下４ビットと、（ロ）を施したｆ５の上４ビ
ットを交換 （ホ）以上の順にてできた３バイトを合体して信号Ｓ２
となす とすれば、Ｓ２は１６進表示で ＥＤＣＡ６Ａ が生成
される。さらに、ｆ５のバイト数を増加させ、機密度を
高めうる。又、■−１手順は、上記Ｗ手順の逆プロセス
となる。
主装置に設けた変換Ｕは、主装置が不正目的で盗まれた
り、機密が漏れた時の暗号更新を円滑に行うための構成
で、主装置を更新する際は変換Ｕ（７）を更新するのみ
でよい。カード使用客には、先ず本人確認ののち、入力
されたＩをもとに新ＩＵを作成して識別データ格納器（
１８）を更新するのみでよい。
り、機密が漏れた時の暗号更新を円滑に行うための構成
で、主装置を更新する際は変換Ｕ（７）を更新するのみ
でよい。カード使用客には、先ず本人確認ののち、入力
されたＩをもとに新ＩＵを作成して識別データ格納器（
１８）を更新するのみでよい。
ｆには、パスワード、ファイルアクセスキーや其他任意
の値、コードを採用しうる。
の値、コードを採用しうる。
識別データとしてＩＵのかわりにパスワード等ｆ４を暗
証入力Ｉと組合せて用いる際は、第３図に示すように構
成し、信号Ｓ１のフォーマットをｆ４ＩＲＭＶとすれば
よい。
証入力Ｉと組合せて用いる際は、第３図に示すように構
成し、信号Ｓ１のフォーマットをｆ４ＩＲＭＶとすれば
よい。
第４図に信号のフォーマット例を示す。第４図［ａ］に
てＳ１のフォーマットはｆ４ＩＵＲＭＶあるいはｆ４Ｉ
ＲＭＶ，Ｓ２′のそれはｆ３ＲＭＷとなる。Ｗ＝Ｖ，ｆ
３＝ｆ４も可能である。Ｓ２″のそれはｆ２ＲＥあるい
はｆ２ＲＥＹとなり、Ｙは変換を示す。Ｙ＝Ｖ，Ｙ＝Ｗ
も可能である。ｆ２は省略できる。
てＳ１のフォーマットはｆ４ＩＵＲＭＶあるいはｆ４Ｉ
ＲＭＶ，Ｓ２′のそれはｆ３ＲＭＷとなる。Ｗ＝Ｖ，ｆ
３＝ｆ４も可能である。Ｓ２″のそれはｆ２ＲＥあるい
はｆ２ＲＥＹとなり、Ｙは変換を示す。Ｙ＝Ｖ，Ｙ＝Ｗ
も可能である。ｆ２は省略できる。
Ｓ３のフォーマットはｆ１ＲＥＸであり、ｆ１は省略で
きる。
きる。
第４図［ｂ］は、ＲＥとＲＭをひとつの信号内に組込む
構成の例で、Ｓ１，Ｓ３のフォーマットは第４図［ａ］
と同じであるが、Ｓ２のそれはｆ５ＲＥＲＭＷとなる。
構成の例で、Ｓ１，Ｓ３のフォーマットは第４図［ａ］
と同じであるが、Ｓ２のそれはｆ５ＲＥＲＭＷとなる。
Ｗ＝Ｖ，ｆ４＝ｆ５も可能である。
（５１）がα環状路、（５２）がβ環状路を示す。
（５３）は運送し復元したｆ５、例えば口座番号等であ
る。
る。
第１図は本発明のカードシステムの構成図、第２図と第
３図は実施例の処理のながれを、第４図は信号のフォー
マットを示す。 １…カードの主回路、１ａ…外部からアクセス不能メモ
リ、１ｂ…制御プログラム、１ｃ…ＣＰＵ、１ｄ…端子
、２…ＩＣカード、３…主装置、４…主装置の主回路、
４ａ…外部からアクセス不能メモリ、４ｂ…制御プログ
ラム、４ｃ…ＣＰＵ、５…キー入力器、６…暗証Ｉ、７
…変換Ｕ、８…ＩＵ、９…変換Ｖ、１０…乱数発生器Ｇ
１、１１…乱数ＲＭ、１２…信号Ｓ１、１３…逆変換■
−１、１４…復元ＩＵ、１５…復元ＲＭ、１６…照合器
、１８…識別データ格納器、１７…識別データＩＵ、１
９…不合致、２０…合致、２１…変換Ｗ、２２…乱数発
生器Ｇ２、２３…乱数ＲＥ、２４…ｆ５格納器、２５…
コードｆ５、２６…信号Ｓ２、２７…逆変換■−１、２
８…復元ＲＭ、２９…復元ＲＥ、３０…照合器、３１…
不合致、３２…合致、３３…変換Ｘ、３４…ｆ２格納器
、３５…コードｆ１、３６…信号Ｓ３、３７…逆変換■
−１、３８…復元ＲＥ、３９…照合器、４０…合致、４
１…メモリゲート、４２…メモリゾーン、４３…信号Ｓ
１、４９…信号Ｓ２′、４５…信号Ｓ２″、４６…信号
Ｓ３、４７…信号Ｓ２、４８…ｆ４格納器、４９…コー
ドｆ４、５０…信号Ｓ１５１…α環状路、５２…β環状
路 ５３…復元ｆ５
３図は実施例の処理のながれを、第４図は信号のフォー
マットを示す。 １…カードの主回路、１ａ…外部からアクセス不能メモ
リ、１ｂ…制御プログラム、１ｃ…ＣＰＵ、１ｄ…端子
、２…ＩＣカード、３…主装置、４…主装置の主回路、
４ａ…外部からアクセス不能メモリ、４ｂ…制御プログ
ラム、４ｃ…ＣＰＵ、５…キー入力器、６…暗証Ｉ、７
…変換Ｕ、８…ＩＵ、９…変換Ｖ、１０…乱数発生器Ｇ
１、１１…乱数ＲＭ、１２…信号Ｓ１、１３…逆変換■
−１、１４…復元ＩＵ、１５…復元ＲＭ、１６…照合器
、１８…識別データ格納器、１７…識別データＩＵ、１
９…不合致、２０…合致、２１…変換Ｗ、２２…乱数発
生器Ｇ２、２３…乱数ＲＥ、２４…ｆ５格納器、２５…
コードｆ５、２６…信号Ｓ２、２７…逆変換■−１、２
８…復元ＲＭ、２９…復元ＲＥ、３０…照合器、３１…
不合致、３２…合致、３３…変換Ｘ、３４…ｆ２格納器
、３５…コードｆ１、３６…信号Ｓ３、３７…逆変換■
−１、３８…復元ＲＥ、３９…照合器、４０…合致、４
１…メモリゲート、４２…メモリゾーン、４３…信号Ｓ
１、４９…信号Ｓ２′、４５…信号Ｓ２″、４６…信号
Ｓ３、４７…信号Ｓ２、４８…ｆ４格納器、４９…コー
ドｆ４、５０…信号Ｓ１５１…α環状路、５２…β環状
路 ５３…復元ｆ５
Claims (1)
- 主装置が乱数Ｒ＿Ｍ又はＲ＿Ｍを含むでータをカードに
送り、カードで加工ののち主装置に戻すα環状路と、カ
ードが乱数Ｒ＿Ｅ又はＲ＿Ｅを含むデータを主装置に送
り、主装置で加工ののちカードに戻すβ環状路を併設し
たＩＣカードシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188186A JPS63184164A (ja) | 1986-08-11 | 1986-08-11 | Ｉｃカ−ドシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188186A JPS63184164A (ja) | 1986-08-11 | 1986-08-11 | Ｉｃカ−ドシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63184164A true JPS63184164A (ja) | 1988-07-29 |
Family
ID=16219272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188186A Pending JPS63184164A (ja) | 1986-08-11 | 1986-08-11 | Ｉｃカ−ドシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63184164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015380A1 (fr) * | 1999-08-20 | 2001-03-01 | Sony Corporation | Systeme et procede d'emission d'informations, lecteur et procede d'acces, support d'enregistrement d'informations, et dispositif et procede de production de supports d'enregistrement |
-
1986
- 1986-08-11 JP JP61188186A patent/JPS63184164A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015380A1 (fr) * | 1999-08-20 | 2001-03-01 | Sony Corporation | Systeme et procede d'emission d'informations, lecteur et procede d'acces, support d'enregistrement d'informations, et dispositif et procede de production de supports d'enregistrement |
| US7636843B1 (en) | 1999-08-20 | 2009-12-22 | Sony Corporation | Information transmission system and method, drive device and access method, information recording medium, device and method for producing recording medium |
| US7739495B2 (en) | 1999-08-20 | 2010-06-15 | Sony Corporation | Data transmitting system and method, drive unit, access method, data recording medium, recording medium producing apparatus and method |
| US9390254B2 (en) | 1999-08-20 | 2016-07-12 | Sony Corporation | Data transmitting system and method, drive unit, access method, data recording medium, recording medium producing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4656474A (en) | Process and apparatus for authenticating the signature of a signed message | |
| US5426700A (en) | Method and apparatus for verification of classes of documents | |
| US7187267B2 (en) | Secure data tagging systems | |
| EP0143096B1 (en) | Method and apparatus for veryfying personal identification numbers and checking stored number series in identification media | |
| US5513261A (en) | Key management scheme for use with electronic cards | |
| CA2073065C (en) | Method and system for personal identification using proofs of legitimacy | |
| US5485519A (en) | Enhanced security for a secure token code | |
| US5473689A (en) | Method for authentication between two electronic devices | |
| US4969188A (en) | Process and apparatus for the protection of secret elements in a network of encrypting devices with open key management | |
| US4890323A (en) | Data communication systems and methods | |
| US4974193A (en) | Circuit arrangement for protecting access to a data processing system with the assistance of a chip card | |
| US4864494A (en) | Software usage authorization system with key for decrypting/re-encrypting/re-transmitting moving target security codes from protected software | |
| US7797541B2 (en) | Method and apparatus for providing cellular telephone service using an authenticating cellular telephone device | |
| US5371796A (en) | Data communication system | |
| JP2814923B2 (ja) | トランザクション処理システム | |
| JPS63229541A (ja) | データ交換システム | |
| JPS61139878A (ja) | 電子資金転送装置の安全保護モジユ−ル | |
| JPH03185551A (ja) | デジタル時間認証装置 | |
| US20060214006A1 (en) | Tamper resistant device and file generation method | |
| JPS63184164A (ja) | Ｉｃカ−ドシステム | |
| JPH11282983A (ja) | 指紋データによる本人識別方法 | |
| WO1999046881A1 (en) | Transaction card security system | |
| GB2270446A (en) | Establishing a common cryptographic key at two cryptographic sites | |
| Kc et al. | Preventing attacks on machine readable travel documents (MRTDs) | |
| JPS61205041A (ja) | 通信ネツトワ−クシステム |