JPS63146298A - 可変語長シフトレジスタ - Google Patents
可変語長シフトレジスタInfo
- Publication number
- JPS63146298A JPS63146298A JP61293712A JP29371286A JPS63146298A JP S63146298 A JPS63146298 A JP S63146298A JP 61293712 A JP61293712 A JP 61293712A JP 29371286 A JP29371286 A JP 29371286A JP S63146298 A JPS63146298 A JP S63146298A
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- read
- address decoder
- signal
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変語長のデータをシフトする可変語長シフ
トレジスタに関するものである。
トレジスタに関するものである。
第2図は従来の可変語長シフトレジスタを示す系統図で
ある。第2図において、Rは1ビツトのレジスタ、1は
ビット長選択回路、81〜S8はスイッチである。また
、DIは入力データ、DOは出力データ、al、a2.
a3はビット長設定入力信号、b1〜b8はビア)長切
換信号である。
ある。第2図において、Rは1ビツトのレジスタ、1は
ビット長選択回路、81〜S8はスイッチである。また
、DIは入力データ、DOは出力データ、al、a2.
a3はビット長設定入力信号、b1〜b8はビア)長切
換信号である。
次にこのように構成されたシフトレジスタの動作につい
て説明する。ビット長設定入力信号a11 a21
a3がビット長選択回路1に入力され、その結果、ビ
ット長切換信号b1〜b8が出力される。ビット長切換
信号b1〜b8はただひとつだけがレベルrHJであり
、その結果、スイッチ5l−38のうち対応するただひ
とつのスイッチ2だけが開く。これにより、第2図に示
すシフトレジスタの語長が決定される。
て説明する。ビット長設定入力信号a11 a21
a3がビット長選択回路1に入力され、その結果、ビ
ット長切換信号b1〜b8が出力される。ビット長切換
信号b1〜b8はただひとつだけがレベルrHJであり
、その結果、スイッチ5l−38のうち対応するただひ
とつのスイッチ2だけが開く。これにより、第2図に示
すシフトレジスタの語長が決定される。
従来の可変語長シフトレジスタは以上のように構成され
ているので、ビット長の長さに比例して消費電力が大き
くなるという問題があった。
ているので、ビット長の長さに比例して消費電力が大き
くなるという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、ビット長が長(なっても消費電
力が増大しない可変語長シフトレジスタを得ることにあ
る。
の目的とするところは、ビット長が長(なっても消費電
力が増大しない可変語長シフトレジスタを得ることにあ
る。
このような目的を達成するために本発明は、直線状又は
マトリクス状に配置されたメモリセルを有する記憶装置
と、書込みタイミング信号によりメモリセルにシーケン
シャルにアクセスする書込みアドレスデコーダと、書込
みタイミング信号とビット長選択信号とにより自動生成
された読出しタイミング信号によりメモリセルにシーケ
ンシャルにアクセスする読出しアドレスデコーダとを設
けるようにしたものである。
マトリクス状に配置されたメモリセルを有する記憶装置
と、書込みタイミング信号によりメモリセルにシーケン
シャルにアクセスする書込みアドレスデコーダと、書込
みタイミング信号とビット長選択信号とにより自動生成
された読出しタイミング信号によりメモリセルにシーケ
ンシャルにアクセスする読出しアドレスデコーダとを設
けるようにしたものである。
本発明においては、消費電力を大幅に減少することがで
きる。
きる。
本発明に係わる可変語長シフトレジスタの一実施例を第
1図に示す。第1図において、2は読出しタイミング信
号発生回路、3は書込みアドレスデコーダ、4は読出し
アドレスデコーダ、5は直線状又はマトリクス状に配置
されたメモリセルを有する記憶装置である。また、DI
は入力データ、Doは出力データ、a1〜anはビ・ノ
ド長設定人力信号、WTは書込みタイミング信号、RT
は読出しタイミング信号である。
1図に示す。第1図において、2は読出しタイミング信
号発生回路、3は書込みアドレスデコーダ、4は読出し
アドレスデコーダ、5は直線状又はマトリクス状に配置
されたメモリセルを有する記憶装置である。また、DI
は入力データ、Doは出力データ、a1〜anはビ・ノ
ド長設定人力信号、WTは書込みタイミング信号、RT
は読出しタイミング信号である。
上記のように構成された可変語長シフトレジスタにおい
ては、読出しタイミング信号発生回路2において、ビッ
ト長設定人力信号al−anにより、書込みタイミング
信号WTより所定時刻遅れて読出しタイミング信号RT
が発生し、これにより読出しアドレスデコーダ4が動作
する。したがって、入力データDIは、書込みタイミン
グ信号WTによって制御される書込みアドレスデコーダ
3の指定するメモリセルへ順次書き込まれ、所定時刻後
、読出しタイミング信号発生回路2より発生された読出
しタイミング信号RTにより制御される読出しアドレス
デコーダ4の指定するメモリセルより順次読み出され、
出力データDoとなる。
ては、読出しタイミング信号発生回路2において、ビッ
ト長設定人力信号al−anにより、書込みタイミング
信号WTより所定時刻遅れて読出しタイミング信号RT
が発生し、これにより読出しアドレスデコーダ4が動作
する。したがって、入力データDIは、書込みタイミン
グ信号WTによって制御される書込みアドレスデコーダ
3の指定するメモリセルへ順次書き込まれ、所定時刻後
、読出しタイミング信号発生回路2より発生された読出
しタイミング信号RTにより制御される読出しアドレス
デコーダ4の指定するメモリセルより順次読み出され、
出力データDoとなる。
以上述べたように、本発明に係わる可変語長シフトレジ
スタは、動作時においても回路全体のごく一部が動作す
るだけであるので、大幅な消費電力低減が期待できる。
スタは、動作時においても回路全体のごく一部が動作す
るだけであるので、大幅な消費電力低減が期待できる。
また、読出しタイミング信号発生回路2により、読出し
タイミング信号RTが自動的に発生されるので、外部か
らこれを与える必要がない。
タイミング信号RTが自動的に発生されるので、外部か
らこれを与える必要がない。
なお上記実施例では、入力データは1ビツトシリアルの
データであったが、これは数ビツトパラレルでもよい。
データであったが、これは数ビツトパラレルでもよい。
また各種の記憶装置の用途に応じて対応できる。
以上説明したように本発明は、メモリセルを有する記憶
装置と、書込みタイミング信号によりメモリセルにシー
ケンシャルにアクセスする書込みアドレスデコーダと、
書込みタイミング信号とビット長選択信号とにより自動
生成された読出しタイミング信号によりメモリセルにシ
ーケンシャルにアクセスする読出しアドレスデコーダと
を設けたことにより、動作時においても回路全体のごく
一部が動作するようにできるので、大幅な消費電力の低
減を図ることができる効果がある。また、読出しタイミ
ング信号を自動生成することにより、読出しアドレスデ
コーダの外部からの制御が不要になるという効果もある
。
装置と、書込みタイミング信号によりメモリセルにシー
ケンシャルにアクセスする書込みアドレスデコーダと、
書込みタイミング信号とビット長選択信号とにより自動
生成された読出しタイミング信号によりメモリセルにシ
ーケンシャルにアクセスする読出しアドレスデコーダと
を設けたことにより、動作時においても回路全体のごく
一部が動作するようにできるので、大幅な消費電力の低
減を図ることができる効果がある。また、読出しタイミ
ング信号を自動生成することにより、読出しアドレスデ
コーダの外部からの制御が不要になるという効果もある
。
第1図は本発明に係わる可変語長シフトレジスタの一実
施例を示す系統図、第2図は従来の可変語長シフトレジ
スタを示す系統図である。 2・・・読出しタイミング信号発生回路、3・・・書込
みアドレスデコーダ、4・・・読出しアドレスデコーダ
、5・・・記憶装置。
施例を示す系統図、第2図は従来の可変語長シフトレジ
スタを示す系統図である。 2・・・読出しタイミング信号発生回路、3・・・書込
みアドレスデコーダ、4・・・読出しアドレスデコーダ
、5・・・記憶装置。
Claims (1)
- 直線状又はマトリクス状に配置されたメモリセルを有
する記憶装置と、書込みタイミング信号により前記メモ
リセルにシーケンシャルにアクセスする書込みアドレス
デコーダと、前記書込みタイミング信号とビット長選択
信号とにより自動生成された読出しタイミング信号によ
り前記メモリセルにシーケンシャルにアクセスする読出
しアドレスデコーダとを備えたことを特徴とする可変語
長シフトレジスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61293712A JPS63146298A (ja) | 1986-12-10 | 1986-12-10 | 可変語長シフトレジスタ |
US07/130,741 US4876670A (en) | 1986-12-10 | 1987-12-09 | Variable delay circuit for delaying input data |
DE19873741878 DE3741878A1 (de) | 1986-12-10 | 1987-12-10 | Variable verzoegerungsschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61293712A JPS63146298A (ja) | 1986-12-10 | 1986-12-10 | 可変語長シフトレジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63146298A true JPS63146298A (ja) | 1988-06-18 |
Family
ID=17798258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61293712A Pending JPS63146298A (ja) | 1986-12-10 | 1986-12-10 | 可変語長シフトレジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US4876670A (ja) |
JP (1) | JPS63146298A (ja) |
DE (1) | DE3741878A1 (ja) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014242A (en) * | 1987-12-10 | 1991-05-07 | Hitachi, Ltd. | Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit |
US5142494A (en) * | 1990-02-26 | 1992-08-25 | Eastman Kodak Company | Memory based line-delay architecture |
US5058065A (en) * | 1990-02-26 | 1991-10-15 | Eastman Kodak Company | Memory based line-delay architecture |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
US6324120B2 (en) | 1990-04-18 | 2001-11-27 | Rambus Inc. | Memory device having a variable data output length |
US6751696B2 (en) | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
US5241428A (en) * | 1991-03-12 | 1993-08-31 | Goldwasser Eric P | Variable-delay video recorder |
AU2010192A (en) * | 1991-05-21 | 1992-12-30 | Videotelecom Corp. | A multiple medium message recording system |
US20020048448A1 (en) * | 1993-03-29 | 2002-04-25 | Microsoft Corporation | Pausing the display of a television program as a signal including the television program is received |
US8046800B2 (en) * | 1993-03-29 | 2011-10-25 | Microsoft Corporation | Remotely controlling a video recorder |
JPH07141250A (ja) * | 1993-09-20 | 1995-06-02 | Fujitsu Ltd | メモリ制御装置 |
US5406518A (en) * | 1994-02-08 | 1995-04-11 | Industrial Technology Research Institute | Variable length delay circuit utilizing an integrated memory device with multiple-input and multiple-output configuration |
US5479128A (en) * | 1994-03-16 | 1995-12-26 | Industrial Technology Research Institute | Single ram multiple-delay variable delay circuit |
US5734856A (en) * | 1994-04-05 | 1998-03-31 | Seiko Epson Corporation | System and method for generating supplemental ready signals to eliminate wasted cycles between operations |
US5701383A (en) * | 1994-05-20 | 1997-12-23 | Gemstar Development Corporation | Video time-shifting apparatus |
JPH08203265A (ja) * | 1995-01-26 | 1996-08-09 | Nec Eng Ltd | 遅延回路 |
JPH08203275A (ja) * | 1995-01-28 | 1996-08-09 | Sony Corp | 遅延用メモリic |
KR0184464B1 (ko) * | 1995-11-28 | 1999-05-15 | 김광호 | 동기형 반도체 메모리장치의 디코딩 회로 |
US5682356A (en) * | 1996-01-11 | 1997-10-28 | Cypress Semiconductor Corp. | Multiple word width memory array clocking scheme for reading words from a memory array |
US5764967A (en) * | 1996-03-29 | 1998-06-09 | Cypress Semiconductor Corporation | Multiple frequency memory array clocking scheme for reading and writing multiple width digital words |
JP3488017B2 (ja) * | 1996-03-29 | 2004-01-19 | 富士通株式会社 | フレーム送受信方法及び装置 |
IL121230A (en) | 1997-07-03 | 2004-05-12 | Nds Ltd | Intelligent electronic program guide |
IL125141A0 (en) | 1998-06-29 | 1999-01-26 | Nds Ltd | Advanced television system |
JPH1145562A (ja) * | 1997-07-25 | 1999-02-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6788882B1 (en) | 1998-04-17 | 2004-09-07 | Timesurf, L.L.C. | Systems and methods for storing a plurality of video streams on re-writable random-access media and time-and channel- based retrieval thereof |
US7272298B1 (en) | 1998-05-06 | 2007-09-18 | Burst.Com, Inc. | System and method for time-shifted program viewing |
US7558472B2 (en) | 2000-08-22 | 2009-07-07 | Tivo Inc. | Multimedia signal processing system |
US6233389B1 (en) | 1998-07-30 | 2001-05-15 | Tivo, Inc. | Multimedia time warping system |
US8380041B2 (en) | 1998-07-30 | 2013-02-19 | Tivo Inc. | Transportable digital video recorder system |
US8577205B2 (en) | 1998-07-30 | 2013-11-05 | Tivo Inc. | Digital video recording system |
US20020054752A1 (en) | 1998-08-07 | 2002-05-09 | Anthony Wood | Video data recorder with personal channels |
US20010043795A1 (en) * | 1998-08-07 | 2001-11-22 | Anthony Wood | Video data recorder for recording predefined format shows |
US6324338B1 (en) | 1998-08-07 | 2001-11-27 | Replaytv, Inc. | Video data recorder with integrated channel guides |
KR100355229B1 (ko) * | 2000-01-28 | 2002-10-11 | 삼성전자 주식회사 | 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로 |
US20020053081A1 (en) * | 2000-10-31 | 2002-05-02 | Digitaldeck, Inc. | Adaptable programming guide for networked devices |
US20060259926A1 (en) | 2000-07-20 | 2006-11-16 | Digital Deck, Inc. | Adaptable programming guide for networked devices |
US20020029384A1 (en) | 2000-07-20 | 2002-03-07 | Griggs Theodore L. | Mechanism for distributing content data |
US7107608B2 (en) * | 2001-10-01 | 2006-09-12 | Microsoft Corporation | Remote task scheduling for a set top box |
US7149824B2 (en) | 2002-07-10 | 2006-12-12 | Micron Technology, Inc. | Dynamically setting burst length of memory device by applying signal to at least one external pin during a read or write transaction |
CA2588630C (en) | 2004-11-19 | 2013-08-20 | Tivo Inc. | Method and apparatus for secure transfer of previously broadcasted content |
US8165451B2 (en) | 2007-11-20 | 2012-04-24 | Echostar Technologies L.L.C. | Methods and apparatus for displaying information regarding interstitials of a video stream |
US8165450B2 (en) | 2007-11-19 | 2012-04-24 | Echostar Technologies L.L.C. | Methods and apparatus for filtering content in a video stream using text data |
US8136140B2 (en) | 2007-11-20 | 2012-03-13 | Dish Network L.L.C. | Methods and apparatus for generating metadata utilized to filter content from a video stream using text data |
US8606085B2 (en) | 2008-03-20 | 2013-12-10 | Dish Network L.L.C. | Method and apparatus for replacement of audio data in recorded audio/video stream |
TWI372341B (en) * | 2008-05-30 | 2012-09-11 | Realtek Semiconductor Corp | Interface transmission apparatus and method |
US8156520B2 (en) | 2008-05-30 | 2012-04-10 | EchoStar Technologies, L.L.C. | Methods and apparatus for presenting substitute content in an audio/video stream using text data |
US8407735B2 (en) | 2008-12-24 | 2013-03-26 | Echostar Technologies L.L.C. | Methods and apparatus for identifying segments of content in a presentation stream using signature data |
US8588579B2 (en) | 2008-12-24 | 2013-11-19 | Echostar Technologies L.L.C. | Methods and apparatus for filtering and inserting content into a presentation stream using signature data |
US8510771B2 (en) | 2008-12-24 | 2013-08-13 | Echostar Technologies L.L.C. | Methods and apparatus for filtering content from a presentation stream using signature data |
US8437617B2 (en) | 2009-06-17 | 2013-05-07 | Echostar Technologies L.L.C. | Method and apparatus for modifying the presentation of content |
US8934758B2 (en) | 2010-02-09 | 2015-01-13 | Echostar Global B.V. | Methods and apparatus for presenting supplemental content in association with recorded content |
JP2013231918A (ja) * | 2012-05-01 | 2013-11-14 | Samsung R&D Institute Japan Co Ltd | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 |
US11172269B2 (en) | 2020-03-04 | 2021-11-09 | Dish Network L.L.C. | Automated commercial content shifting in a video streaming system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3564515A (en) * | 1964-01-30 | 1971-02-16 | Gen Dynamics Corp | Information handling apparatus |
US3968480A (en) * | 1974-04-25 | 1976-07-06 | Honeywell Inc. | Memory cell |
US4271483A (en) * | 1977-08-04 | 1981-06-02 | Independent Broadcasting Authority | Delay circuits |
US4393482A (en) * | 1979-11-08 | 1983-07-12 | Ricoh Company, Ltd. | Shift register |
JPS5694589A (en) * | 1979-12-27 | 1981-07-31 | Nec Corp | Memory device |
US4608669A (en) * | 1984-05-18 | 1986-08-26 | International Business Machines Corporation | Self contained array timing |
JPH05342634A (ja) * | 1992-06-10 | 1993-12-24 | Matsushita Electric Ind Co Ltd | 平板状情報記録担体とスタンパー |
JPH05338939A (ja) * | 1992-06-10 | 1993-12-21 | Toshiba Corp | エレベータの運転制御装置 |
JPH05342529A (ja) * | 1992-06-11 | 1993-12-24 | Hitachi Metals Ltd | 薄膜磁気ヘッド |
JP3071966B2 (ja) * | 1992-10-15 | 2000-07-31 | 住友重機械工業株式会社 | 往復回動用歯車減速機 |
-
1986
- 1986-12-10 JP JP61293712A patent/JPS63146298A/ja active Pending
-
1987
- 1987-12-09 US US07/130,741 patent/US4876670A/en not_active Expired - Fee Related
- 1987-12-10 DE DE19873741878 patent/DE3741878A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3741878A1 (de) | 1988-06-23 |
DE3741878C2 (ja) | 1992-03-26 |
US4876670A (en) | 1989-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63146298A (ja) | 可変語長シフトレジスタ | |
KR950004854B1 (ko) | 반도체 메모리 장치 | |
EP0211565A2 (en) | Random access memories | |
KR910015999A (ko) | 반도체 메모리장치 | |
US4602356A (en) | Semiconductor memory device | |
JPS5552587A (en) | Static semiconductor memory circuit | |
JPH10241352A (ja) | 半導体記憶装置 | |
JPH0757459A (ja) | 半導体メモリ | |
JP2507103B2 (ja) | メモリシステム | |
KR940007533B1 (ko) | 반도체 기억장치 | |
JPS5931154B2 (ja) | 半導体記憶装置 | |
JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
JPS6243407Y2 (ja) | ||
JPH01118287A (ja) | 記憶回路 | |
JPH0963278A (ja) | メモリ回路 | |
JPH04324191A (ja) | 半導体記憶装置 | |
JPH0566751U (ja) | 擬似デュアルポートメモリ方式 | |
JPH01287767A (ja) | Ramの制御回路 | |
JPH10177782A (ja) | 高速書き込み可能な記憶回路 | |
JPH03152796A (ja) | Icメモリ | |
JPS63171500A (ja) | 記憶装置 | |
JPS5851354A (ja) | プログラム制御回路 | |
JPH0262794A (ja) | Epromの書き込み方法 | |
KR19990027057U (ko) | 이중포트 램을 이용한 메모리의 액세스 시간 마아진 회로 | |
JPH03260728A (ja) | レジスタのデータ書込み方式 |