JPS63142643A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS63142643A JPS63142643A JP61288806A JP28880686A JPS63142643A JP S63142643 A JPS63142643 A JP S63142643A JP 61288806 A JP61288806 A JP 61288806A JP 28880686 A JP28880686 A JP 28880686A JP S63142643 A JPS63142643 A JP S63142643A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- insulating film
- semiconductor device
- scribed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 6
- 229920001721 polyimide Polymers 0.000 claims abstract description 6
- 239000009719 polyimide resin Substances 0.000 claims abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000010949 copper Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007789 sealing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に、半導体チップの外部端子
に引出用配線が接続される半導体装置に適用して有効な
技術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective when applied to a semiconductor device, particularly a semiconductor device in which lead wiring is connected to an external terminal of a semiconductor chip.
テープキャリア方式（又はＴＡＢ ：工ａｐｅへｕｊ。 Tape carrier method (or TAB: uj to ape.
ｔａａｔ、ｅｄ Ｂ ｏｎｄｉｎｇ方式）を採用する半
導体装置は、次のように構成されている。半導体装置は
、半導体チップの外部端子（ポンディングパッド）の上
部に突起電極（バンプ）を介在させてリードを接続して
いる。リードは、フィルムテープ上に形成され、そのイ
ンナーリード部を突起＠極に接続している６突起電極と
インナーリード部との接続は、ボンディングツールで適
度な加圧及び加熱を与え、突起電極（Ａｕ）の表面とイ
ンナーリード部（Ｃｕ済）の表面のメッキＪｌ（Ｓｎ層
）とを溶融することにより行われる。この突起電極とイ
ンナーリード部との接続部分は、電気的及び機械的信頼
性を確保するために、ポリイミド樹脂等で樹脂封止（保
護）されている。A semiconductor device employing the TAAT, ED bonding method) is configured as follows. In a semiconductor device, leads are connected to external terminals (ponding pads) of a semiconductor chip with protruding electrodes (bumps) interposed above them. The lead is formed on a film tape, and the inner lead part is connected to the protrusion@pole.The connection between the six protrusion electrodes and the inner lead part is made by applying appropriate pressure and heat with a bonding tool, and connecting the protrusion electrode ( This is done by melting the surface of the Au) and the plating Jl (Sn layer) on the surface of the inner lead part (Cu finished). The connection portion between the protruding electrode and the inner lead portion is sealed (protected) with polyimide resin or the like to ensure electrical and mechanical reliability.
この種のテープキャリア方式を採用する半導体装置は、
量産に最適でしかも薄型化できる特徴を有している。Semiconductor devices that use this type of tape carrier method are
It is ideal for mass production and has the feature of being able to be made thinner.
なお、テープキャリア方式を採用する半導体装置につい
ては、例えば、日経マグロウヒル社発行。For semiconductor devices that adopt the tape carrier method, for example, published by Nikkei McGraw-Hill.
日経マイクロデバイス、■９８６年３月号、ｐＰ、１２
８〜１３５に記載されている。Nikkei Microdevice, ■March 986 issue, pP, 12
8-135.
本発明者は、前記テープキャリア方式を採用する半導体
装置において、次の問題点が生じることを見出した。The present inventor discovered that the following problem occurs in a semiconductor device that employs the tape carrier method.
前記半導体チップ周辺には、ウェーハから切り出すため
のスクライブエリアが設けられている。A scribe area for cutting out the wafer is provided around the semiconductor chip.
スクライブエリア表面は、ダイシングに使用するカッタ
の摩耗やダイシング時の汚染物の発生を低減するために
、シリコン（基板）を露出させている。The surface of the scribe area exposes the silicon (substrate) in order to reduce the wear of the cutter used for dicing and the generation of contaminants during dicing.
前記半導体チップの外部端子とインナーリード部とを接
続する際に、ボンディングツールと半導体チップとの位
置ずれが生じた場合、インナーリード部が変形し、スク
ライブエリアのエツジとインナーリード部とが接触する
。つまり、半導体チップ（シリコン基板）とリードとが
短絡する。このため、半導体装置の製造上の歩留りを低
下させるという問題点が生じる。If the bonding tool and the semiconductor chip are misaligned when connecting the external terminals and the inner lead portions of the semiconductor chip, the inner lead portions will be deformed and the edges of the scribe area will come into contact with the inner lead portions. . In other words, the semiconductor chip (silicon substrate) and the leads are short-circuited. Therefore, a problem arises in that the manufacturing yield of semiconductor devices is reduced.
本発明の目的は、半導体装置の製造上の歩留りを向上す
ることが可能な技術を提供することにある。An object of the present invention is to provide a technique that can improve the manufacturing yield of semiconductor devices.
本発明の他の目的は、半導体チップのスクライブエリア
と半導体チップの外部端子に接続される引出用配線との
接触を防止することが可能な技術を提供することにある
。Another object of the present invention is to provide a technique that can prevent the scribe area of a semiconductor chip from coming into contact with a lead wire connected to an external terminal of the semiconductor chip.
本発明の他の目的は、半導体チップの外部端子と引出用
配線とを良好に接続することが可能な技術を提供するこ
とにある。Another object of the present invention is to provide a technique that enables good connection between external terminals of a semiconductor chip and lead wiring.
本発明の他の目的は、前記目的を達成するための製造工
程を低減することが可能な技術を提供することにある。Another object of the present invention is to provide a technique that can reduce the number of manufacturing steps required to achieve the above object.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。Outline of typical inventions disclosed in this application is as follows.
半導体チップの外部端子に引出用配線が接続される半導
体装置において、前記半導体チップ周辺のスクライブエ
リア表面に絶縁膜を設ける。In a semiconductor device in which a lead wire is connected to an external terminal of a semiconductor chip, an insulating film is provided on the surface of a scribe area around the semiconductor chip.
上記した手段によれば、前記半導体チップと引出用配線
との接触（短絡）を防止することができるので、半導体
装置の製造上の歩留りを向上することができる。According to the above-described means, it is possible to prevent contact (short circuit) between the semiconductor chip and the lead-out wiring, so that the manufacturing yield of semiconductor devices can be improved.
以下、本発明の構成について、テープキャリア方式の半
導体装置に本発明を適用した一実施例と共に説明する。Hereinafter, the configuration of the present invention will be described together with an embodiment in which the present invention is applied to a tape carrier type semiconductor device.
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。In all the figures, parts having the same functions are denoted by the same reference numerals, and repeated explanations thereof will be omitted.
本発明の一実施例であるテープキャリア方式の半導体装
置を第１図（断面図）で示し、第１図の半導体装置の要
部を第２図（要部拡大断面図）で示す。A tape carrier type semiconductor device according to an embodiment of the present invention is shown in FIG. 1 (cross-sectional view), and a main part of the semiconductor device in FIG. 1 is shown in FIG. 2 (an enlarged cross-sectional view of the main part).
テープキャリア方式の半導体装置は、第１図及び第２図
に示すように構成されている。つまり、半導体装置は、
半導体チップ１及びフィルムテープ３で支持されたり一
ド４（引出用配線）のインナーリード部４Ａを樹脂封止
部材５で封止して構成されている。A tape carrier type semiconductor device is constructed as shown in FIGS. 1 and 2. In other words, the semiconductor device is
The semiconductor chip 1 and the inner lead portion 4A of the lead 4 (output wiring) supported by the film tape 3 are sealed with a resin sealing member 5.
半導体チップ１は、単結晶シリコンで形成される所定導
電型の基板ＩＡで構成されている。半導体チップｌの周
辺部の基板ＩＡの表面（図示しない半導体素子が形成さ
れている面）には、外部端子（ポンディングパッド）Ｉ
Ｂが設けられている。The semiconductor chip 1 includes a substrate IA of a predetermined conductivity type made of single crystal silicon. External terminals (ponding pads) IA are provided on the surface of the substrate IA in the peripheral area of the semiconductor chip I (the surface on which semiconductor elements (not shown) are formed).
B is provided.
第１図及び第２図において、図面を簡略化して外部端子
ＩＢを基板ＩＡの表面に直接設けているが、実際には、
複数Ｍ積層された絶縁膜の上部に外部端子ＩＢを設けて
いる６外部端子ＩＢは、例えば、アルミニウム膜、所定
の添加物（Ｃｕ、 ｓｉ）が含有されるアルミニウム膜
で形成される。In FIGS. 1 and 2, the drawings are simplified and the external terminals IB are provided directly on the surface of the board IA, but in reality,
The six external terminals IB provided on the top of a plurality of M laminated insulating films are formed of, for example, an aluminum film or an aluminum film containing predetermined additives (Cu, si).
この外部端子ＩＢには、前記リード４のインナーリード
部４Ａが突起′？Ｂ、極２（又は及びバリアメタルＷＩ
）を介在させて接続されている。The inner lead portion 4A of the lead 4 has a protrusion '?' on this external terminal IB. B, pole 2 (or and barrier metal WI
).
突起電極２は、金（７￥Ｕ）で形成する。突起電極２は
、パッシベーション膜ｌＣに形成された接続孔ＩＤ及び
パッシベーション膜ＩＥに形成された接続孔ＩＦを通し
て外部端子ＩＢに接続される。The protruding electrode 2 is made of gold (7 yen U). The protruding electrode 2 is connected to the external terminal IB through a connection hole ID formed in the passivation film 1C and a connection hole IF formed in the passivation film IE.
前記リード４は１例えば、銅（Ｃｕ）箔に錫（Ｓｎ）メ
ッキを施して形成されている。突起電極２とインナーリ
ード部４Ａとは、第２図に点線で示したボンディングツ
ール６を用いて適度な加圧と加熱を与え、Ａｕ−８ｎ共
晶で接続する。リード４のアウターリード部４Ｂは、例
えばプリント配線基板の配線に接続される。The leads 4 are formed, for example, by plating copper (Cu) foil with tin (Sn). The protruding electrode 2 and the inner lead portion 4A are connected with Au-8n eutectic by applying appropriate pressure and heat using a bonding tool 6 shown by dotted lines in FIG. The outer lead portion 4B of the lead 4 is connected to, for example, wiring on a printed wiring board.
リード４を支持するフィルムテープ３は、柔軟性を有す
る例えばポリイミド樹脂等で構成されている。The film tape 3 supporting the lead 4 is made of flexible polyimide resin, for example.
前記突起電極２は、半田等で形成してもよい。The protruding electrode 2 may be formed using solder or the like.
前記パッシベーション膜ＩＣは、主に、耐湿性を向上す
るため、例えばプラズマで形成した窒化シリコン膜で形
成する。また、パッシベーション膜ＩＣは、プラズマで
形成した酸化シリコン膜や、ＣＶＤで形成した絶縁膜で
形成してもよい。前記パッシベーション膜ＩＥは、主に
、半導体チップ１表面に加わる外部応力を低減するため
、例えば柔軟性を有するポリイミド樹脂で形成する。The passivation film IC is mainly formed of a silicon nitride film formed by plasma, for example, in order to improve moisture resistance. Further, the passivation film IC may be formed of a silicon oxide film formed by plasma or an insulating film formed by CVD. The passivation film IE is formed of, for example, a flexible polyimide resin, mainly to reduce external stress applied to the surface of the semiconductor chip 1.
樹脂封止部材５は、例えば、レジンで形成する。The resin sealing member 5 is made of resin, for example.
このように構成される半導体装置において、半導体チッ
プ１周辺のスクライブエリアＳ表面には、絶縁膜ＩＣｓ
が設けら九ている。スクライブエリアＳは、半導体チッ
プ１をウェーハから切り出すために設けられている。絶
縁膜ＩＣｓは、半導体チップ１の表面を覆うパッジベー
ジ目ン膜ＩＣと同一製造工程、つまり１例えばプラズマ
で形成した窒化シリコン膜で形成されている。絶縁膜Ｉ
Ｃ５の上部、つまり、スクライブエリアＳには、パッシ
ベーション膜１Ｅと同一製造工程で形成される絶縁膜（
例えば、ポリイミド樹脂膜）を設けていない。In the semiconductor device configured in this way, an insulating film ICs is formed on the surface of the scribe area S around the semiconductor chip 1.
There are nine established. The scribe area S is provided for cutting out the semiconductor chip 1 from the wafer. The insulating film ICs is formed in the same manufacturing process as the padding film IC that covers the surface of the semiconductor chip 1, that is, a silicon nitride film formed using plasma, for example. Insulating film I
In the upper part of C5, that is, in the scribe area S, there is an insulating film (
For example, a polyimide resin film) is not provided.
このように、スクライブエリアＳ表面に絶ｍ膜ＩＣ５を
設けることにより、突起電極２とインナーリード部４Ａ
との接続に際し、ボンディングツール６と半導体チップ
１との位置ずれを生じて一点鎖線で示すようにインナー
リード部４Ａが変形した場合でも、インナーリード部４
ＡとスクライブエリアＳのエツジ部の基板ＩＣとの接触
を防止することができる。つまり、絶縁膜Ｉ Ｃｓは、
半導体チップｌとリード４との短絡を防止することがで
きるので、半導体装置の製造上の歩留りを向上すること
ができる。In this way, by providing the absolute film IC5 on the surface of the scribe area S, the protruding electrode 2 and the inner lead portion 4A
Even if the inner lead part 4A is deformed as shown by the dashed line due to a positional shift between the bonding tool 6 and the semiconductor chip 1 during connection with the inner lead part 4A,
It is possible to prevent the edge portion of the scribe area S from coming into contact with the substrate IC. In other words, the insulating film I Cs is
Since a short circuit between the semiconductor chip 1 and the leads 4 can be prevented, the manufacturing yield of semiconductor devices can be improved.
また、スクライブエリアＳの絶縁膜Ｉ Ｃｓは、パッシ
ベーション膜ＩＣと同一製造工程で形成することができ
るので、絶縁ｇ４１ Ｃｓを形成するための製造工程を
低減することができる。Further, since the insulating film ICs of the scribe area S can be formed in the same manufacturing process as the passivation film IC, the manufacturing process for forming the insulating film ICs can be reduced.
また、スクライブエリアＳに窒化シリコン膜等の比較的
硬質の絶縁膜ＩＣｓを設け、バンシベーションｒ！１Ａ
ＩＥのような軟質の絶縁膜を設けないことにより、ダイ
シングで使用するカッタの劣化を防止することができる
。さらに、ダイシング時に軟質な絶縁膜を飛散させるこ
とがないので、突起電極２、インナーリード部４Ａの夫
々の接着面を汚染することがない。つまり、突起電極２
とインナーリード部４Ａとの接着性（ボンディング性）
を向上することができる。In addition, a relatively hard insulating film ICs such as a silicon nitride film is provided in the scribe area S, and Vansivation r! 1A
By not providing a soft insulating film such as IE, it is possible to prevent the cutter used for dicing from deteriorating. Furthermore, since the soft insulating film is not scattered during dicing, the bonding surfaces of the protruding electrodes 2 and the inner lead portions 4A are not contaminated. In other words, the protruding electrode 2
Adhesiveness (bonding property) between and inner lead part 4A
can be improved.
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.
例えば１本発明は、半導体チップの外部端子にボンディ
ングワイヤ（引出用配線）を接続する、ＤＩＬＰ、ＬＣ
Ｃ等の半導体装置に広く適用することができる。For example, one aspect of the present invention is a DILP, LC, which connects bonding wires (outgoing wiring) to external terminals of a semiconductor chip.
It can be widely applied to semiconductor devices such as C.
本願において開示される発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すれば、次のと
おりである。Among the inventions disclosed in this application, the effects that can be obtained by typical ones are as follows.
半導体装置の半導体チップ周辺のスクライブエリア表面
に絶縁膜を設けることにより、前記半導体チップと引出
用配線との接触を防止することができるので、半導体装
置の製造上の歩留りを向上することができる。By providing an insulating film on the surface of the scribe area around the semiconductor chip of the semiconductor device, it is possible to prevent the semiconductor chip from coming into contact with the lead wiring, thereby improving the manufacturing yield of the semiconductor device.
第１図は、本発明の一実施例であるテープキャリア方式
の半導体装置を示す断面図、
第２図は、第１図に示す半導体装置の要部拡大断面図で
ある。
図中、ｌ・・・半導体チップ、ＩＡ・・・基板、ＩＢ・
・・外部端子、ＩＣ，ＩＥ・・・パッシベーション膜、
ＩＤ、ＩＦ・・・接続孔、２・・・突起電極、３・・・
フィルムテープ、４・・・リード、４Ａ・・・インナー
リード部、５・・・樹脂封止部材、６・・・ボンディン
グツール、ｌＣｓ・・・絶縁膜、Ｓ・・・スクライブエ
リアである。FIG. 1 is a sectional view showing a tape carrier type semiconductor device according to an embodiment of the present invention, and FIG. 2 is an enlarged sectional view of a main part of the semiconductor device shown in FIG. 1. In the figure, l...semiconductor chip, IA...substrate, IB...
・・External terminal, IC, IE・・Passivation film,
ID, IF...Connection hole, 2...Protruding electrode, 3...
Film tape, 4... Lead, 4A... Inner lead portion, 5... Resin sealing member, 6... Bonding tool, ICs... Insulating film, S... Scribe area.
Claims (1)
半導体装置であって、前記半導体チップ周辺のスクライ
ブエリア表面に絶縁膜を設けたことを特徴とする半導体
装置。 ２、前記引出用配線は、前記外部端子に突起電極を介在
して接続されるリード、又は前記外部端子に直接々続さ
れるボンディングワイヤであることを特徴とする特許請
求の範囲第１項に記載の半導体装置。 ３、前記スクライブエリア表面に設けられた絶縁膜は、
前記半導体チップ表面に形成されるパッシベーション膜
と同一製造工程で形成されることを特徴とする特許請求
の範囲第１項又は第２項に記載の半導体装置。 ４、前記パッシベーション膜は、窒化シリコン膜ポリイ
ミド樹脂膜を順次積層して形成されており、前記スクラ
イブエリア表面に設けられた絶縁膜は、前記窒化シリコ
ン膜のみで形成されていることを特徴とする特許請求の
範囲第３項に記載の半導体装置。[Scope of Claims] 1. A semiconductor device in which a lead wire is connected to an external terminal of a semiconductor chip, characterized in that an insulating film is provided on the surface of a scribe area around the semiconductor chip. 2. According to claim 1, the lead-out wiring is a lead connected to the external terminal via a protruding electrode, or a bonding wire directly connected to the external terminal. The semiconductor device described. 3. The insulating film provided on the surface of the scribe area is
3. The semiconductor device according to claim 1, wherein the semiconductor device is formed in the same manufacturing process as a passivation film formed on the surface of the semiconductor chip. 4. The passivation film is formed by sequentially laminating a silicon nitride film and a polyimide resin film, and the insulating film provided on the surface of the scribe area is formed only of the silicon nitride film. A semiconductor device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288806A JPS63142643A (en) | 1986-12-05 | 1986-12-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288806A JPS63142643A (en) | 1986-12-05 | 1986-12-05 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63142643A true JPS63142643A (en) | 1988-06-15 |
Family
ID=17734973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61288806A Pending JPS63142643A (en) | 1986-12-05 | 1986-12-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63142643A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07262074A (en) * | 1994-03-07 | 1995-10-13 | Internatl Business Mach Corp <Ibm> | Cache management method, computer file system and cache device |
-
1986
- 1986-12-05 JP JP61288806A patent/JPS63142643A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07262074A (en) * | 1994-03-07 | 1995-10-13 | Internatl Business Mach Corp <Ibm> | Cache management method, computer file system and cache device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862539B2 (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
| US5726489A (en) | Film carrier semiconductor device | |
| KR100272686B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP3217624B2 (en) | Semiconductor device | |
| JP4026882B2 (en) | Semiconductor device | |
| JPS62281435A (en) | Semiconductor device | |
| JP2007214238A (en) | Semiconductor device and its manufacturing method | |
| JPS63142643A (en) | Semiconductor device | |
| JPH06151616A (en) | Semiconductor integrated circuit device and its manufacturing method | |
| JP3702152B2 (en) | Semiconductor device | |
| JPH11354710A (en) | Semiconductor device | |
| JP2539763B2 (en) | Semiconductor device mounting method | |
| KR100752885B1 (en) | Semiconductor chip and method for manufacturing the same | |
| JP4668608B2 (en) | Semiconductor chip, semiconductor device using the same, and semiconductor chip manufacturing method | |
| JPS63107126A (en) | Semiconductor device | |
| JP2007042702A (en) | Semiconductor device | |
| JPS63122131A (en) | Carrier tape for semiconductor device | |
| JPS6329530A (en) | Semiconductor device | |
| JPH11340267A (en) | Semiconductor chip and its manufacture and semiconductor device | |
| JPH0719797B2 (en) | Semiconductor device mounting tool | |
| KR100337619B1 (en) | Circuit Tape for Semiconductor Package | |
| JPS6025900Y2 (en) | semiconductor equipment | |
| JPH04162638A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0414833A (en) | Semiconductor device | |
| JPH0525182B2 (en) |