JPS6313588A - Signal processing circuit for video signal recording and reproducing device - Google Patents

Signal processing circuit for video signal recording and reproducing device

Info

Publication number
JPS6313588A
JPS6313588A JP61156023A JP15602386A JPS6313588A JP S6313588 A JPS6313588 A JP S6313588A JP 61156023 A JP61156023 A JP 61156023A JP 15602386 A JP15602386 A JP 15602386A JP S6313588 A JPS6313588 A JP S6313588A
Authority
JP
Japan
Prior art keywords
vertical
signal
circuit
blanking
emphasis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61156023A
Other languages
Japanese (ja)
Inventor
Yoshimichi Kudo
善道 工藤
Masuo Oku
奥 万寿夫
Isao Saito
勲 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61156023A priority Critical patent/JPS6313588A/en
Publication of JPS6313588A publication Critical patent/JPS6313588A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To insure noise against affecting a screen when a vertical emphasis circuit is loaded by providing a blanking processing circuit maintaining the level of a video signal in a blanking period at a prescribed blanking level. CONSTITUTION:The blanking processing circuit 9 processes an input video signal A so that said signal can be held at a fixed level during vertical and horizontal blanking periods, and a vertical emphasis circuit 10 further processes said signal A. Again a blanking processing circuit 11 processes said signal so as to maintain the vertical blanking period, FM-modulates and records the signal on a disk 1. A reproduction signal is FM-demodulated. A blanking processing circuit 23 processes a signal F including noise arising during a jump period or an address period, while a vertical deemphasis circuit 24 processes a signal G excluding noise. A blanking processing circuit 25 serves as eliminating the restoration error of vertical deemphasis.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光学式ビデオディスクレコーダなど再生信号
の垂直帰線期間に大きなノイズを生じることのある映像
信号記録再生装置に、垂直エンファシス回路を塔載して
SN比の良い映像の記録再生を行なうのに好適な映像信
号記録再生装置の信号処理回路に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention applies a vertical emphasis circuit to a video signal recording/reproducing device such as an optical video disk recorder that may generate large noise during the vertical retrace period of a reproduced signal. The present invention relates to a signal processing circuit for a video signal recording and reproducing device suitable for recording and reproducing video with a good signal-to-noise ratio.

〔従来の技術〕 従来の映像信号記録装置として光学式ビデオディスクレ
コーダを例にとり特徴を説明する。
[Prior Art] The characteristics of an optical video disc recorder will be explained as an example of a conventional video signal recording device.

第2図に従来の光ビデオディスクレコーダで使用される
ディスク 1の外観を示す。ディスク1上には、予め同
心円状あるいは渦巻状に案内溝が設けてあり、映像信号
を該案内溝に沿って記録する。
FIG. 2 shows the appearance of a disc 1 used in a conventional optical video disc recorder. Concentric or spiral guide grooves are previously provided on the disk 1, and video signals are recorded along the guide grooves.

また、ディスク上には番地記録領域32が設けられ、例
えば案内溝を番地情報に対応して断続させるなどの手段
によって案内溝1本1本に対して番地が与えられる。デ
ィスクの回転周期を映像信号の1フレ一ム周期に寺しく
選べば、映像の1フレーム毎に対応する番地が割当てら
れるから、番地を映像信号検索用の鍵として使用できる
。さらに渦巻状の案内溝に沿って映像信号の再生を行な
うとき、動画の再生ができるほか、1回転に1回の割合
でレーザ光の集束位置を1つ前の案内溝上にジャンプさ
せてやればフレームの静止画像を再生することができる
。同心円状の案内溝においても同様にして静止画および
動画の再生を行なうことができる。
Further, an address recording area 32 is provided on the disk, and an address is assigned to each guide groove by, for example, discontinuing the guide grooves in correspondence with address information. If the rotation period of the disk is precisely selected to correspond to the period of one frame of the video signal, an address corresponding to each frame of the video will be assigned, so the address can be used as a key for searching the video signal. Furthermore, when reproducing a video signal along a spiral guide groove, in addition to being able to play back a moving image, it is possible to make the focusing position of the laser beam jump to the previous guide groove once per revolution. Still images of frames can be played back. Still images and moving images can be reproduced in the same manner using concentric guide grooves.

ところでディスクより再生される映像信号の品質を決め
る要素の1つとして、映像信号中のノイズの少なさがあ
る。従来より映像信号に含まれるノイズを軽減する方法
として、映像信号の垂直方向の相関性に着目した垂直エ
ンファシス回路がある。垂直エンファシス回路の例とし
ては特開昭59−144288号公報に示されているも
のがある。例えば第3図に示すように、画面中央部が黒
、その周囲が白で囲まれたような画面の垂直線イロに沿
った信号レベルを示したものが第4図(A)である。垂
直エンファシス回路は画面垂直方向で相関の無い部分を
強調するような作用を持ち、第4図(A)のような入力
に対して同図(B)のようなレベルの信号を出力する。
Incidentally, one of the factors that determines the quality of a video signal reproduced from a disc is the amount of noise in the video signal. As a conventional method for reducing noise contained in video signals, there is a vertical emphasis circuit that focuses on the vertical correlation of video signals. An example of a vertical emphasis circuit is shown in Japanese Patent Laid-Open No. 144288/1983. For example, as shown in FIG. 3, FIG. 4(A) shows the signal level along a vertical line on a screen where the center of the screen is black and the surrounding area is surrounded by white. The vertical emphasis circuit has the function of emphasizing uncorrelated parts in the vertical direction of the screen, and outputs a signal at a level as shown in FIG. 4(B) in response to an input as shown in FIG. 4(A).

再生時には垂直方向の相関の無い部分を抑圧するような
特性をもつ垂直ディエンファシス回路を設け、垂直エン
ファシス回路の特性を相殺させるようにし、第4図(B
)に示すようなレベルの再生信号を同図(A)のように
復元する。この結果再生信号中に含まれるノイズのうち
、垂直方向に相関を持たない成分については抑圧される
ので、再生映像信号のS/Nを改善することができる。
During playback, a vertical de-emphasis circuit with characteristics that suppresses uncorrelated parts in the vertical direction is provided to cancel out the characteristics of the vertical emphasis circuit.
) is restored as shown in (A) of the same figure. As a result, components of noise included in the reproduced signal that have no correlation in the vertical direction are suppressed, so that the S/N of the reproduced video signal can be improved.

垂直エンファシスは光学式ビデオディスクレコーダのみ
ならず、ビデオテープレコーダ寺他の映像信号記録再生
装置においても同様の効果をもっている。
Vertical emphasis has similar effects not only in optical video disk recorders but also in video tape recorders and other video signal recording and reproducing devices.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記した垂直エンファシス回路では、映像信号の垂直帰
線期間内に大きなノイズが発生することを考慮しておら
ず、例えば光学式ビデオディスクレコーダに垂直エンフ
ァシス回路を塔載した場合、ジャンプや番地期間に発生
するノイズが画面上に妨害を与えるという問題があった
The vertical emphasis circuit described above does not take into consideration the occurrence of large noise during the vertical retrace period of the video signal. There was a problem in that the generated noise caused interference on the screen.

第5図(A)はディスクから再生される信号をF關復調
した波形のジャンプ期間前後の部分を示したものである
。ジャンプ期間ではレーザ光束が隣の案内溝まで移動す
るため再生1’M信号が途切れ、復調器出力には図に示
すように大きなレベルのノイズが現われる。そこで従来
の光学式ビデオディスクプレーヤではジャンプの期間を
映像の据置帰線期間内あるいはオーバスキャン期間内に
設足し、再生画面上にノイズが現われないようにしてい
る。
FIG. 5(A) shows the portions before and after the jump period of a waveform obtained by F-scale demodulation of the signal reproduced from the disk. During the jump period, the laser beam moves to the adjacent guide groove, so the reproduced 1'M signal is interrupted, and a large level of noise appears in the demodulator output as shown in the figure. Therefore, in conventional optical video disc players, a jump period is provided within the video pause period or within the overscan period to prevent noise from appearing on the playback screen.

また番地信号期間についても同様に、番地信号が再生画
面上に妨害を与えないようにするため、映像信号の垂直
帰線期間内あるいはオーバスキャン期間内に番地が収ま
るように、信号を記録する。
Similarly, regarding the address signal period, in order to prevent the address signal from interfering with the reproduction screen, the signal is recorded so that the address falls within the vertical retrace period or the overscan period of the video signal.

ところが第5図(A)に示すような波形の信号な垂直デ
ィエンファシス回路で処理すると、応答は同図(B)に
示す如くになる。垂直ディエンファシス回路は映像信号
の垂直方向における空間周波数上で一種のローパスフィ
ルタとして働き、パルス信号に対して過渡応答の時定数
を持っている。従って第5図(A)に示したように大レ
ベルのノイズが瞬間的に加えられたとき、垂直ディエン
ファシス回路のノイズに対する応答が0に十分近い値に
整定するまでには時間を要する。とくにジャンプや番地
期間のノイズはレベルが大きいため、据置帰線期間内で
はノイズに対する応答が十分に減衰せず、画面上部にフ
リッカ妨害などの影響を与えるという問題があった。
However, when a signal with a waveform as shown in FIG. 5(A) is processed by a vertical de-emphasis circuit, the response becomes as shown in FIG. 5(B). The vertical de-emphasis circuit acts as a kind of low-pass filter on the spatial frequency of the video signal in the vertical direction, and has a time constant of transient response to the pulse signal. Therefore, when a large level of noise is instantaneously applied as shown in FIG. 5(A), it takes time for the response of the vertical de-emphasis circuit to the noise to settle to a value sufficiently close to zero. In particular, since the level of noise during jump and address periods is high, the response to the noise is not sufficiently attenuated during the deferred retrace period, causing a problem such as flicker disturbance at the top of the screen.

この問題は光学式ビデオディスクプレーヤだけでなく、
ビデオテープレコーダにおけるヘッド切換ノイズに関し
ても発生する。
This problem is not limited to optical video disc players.
Head switching noise also occurs in video tape recorders.

本発明の目的は、垂直帰線期間やオーバスキャン領域で
ノイズを発生しうる映像信号記録再生装置において、垂
直エンファシス回路を塔載した場合に、該ノイズが画面
上に影響を及ぼさないようにすることである。
An object of the present invention is to prevent the noise from affecting the screen when a vertical emphasis circuit is installed in a video signal recording and reproducing device that may generate noise in the vertical retrace period or overscan area. That's true.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するため本発明では、記録媒体に記録し
ようとする。あるいは記録媒体から再生される映像信号
の垂直帰線期間とオーバスキャン期間を合わせた期間、
すなわちモニタ画面上に表示されない期間内にブランキ
ング期間を定める。
In order to achieve the above object, the present invention attempts to record on a recording medium. Or the period that is the sum of the vertical blanking period and overscan period of the video signal reproduced from the recording medium,
That is, a blanking period is determined within a period in which the screen is not displayed on the monitor screen.

そして、記録信号処理系の垂直エンファシス回路ならび
に再生信号処理系の垂直ディエンファシス回路の各前段
に、上記ブランキング期間中の映像信号レベルを所定の
ブランキングレベルに保持させるようなブランキング処
理回路を設ける。
A blanking processing circuit for maintaining the video signal level at a predetermined blanking level during the blanking period is installed before each of the vertical emphasis circuit of the recording signal processing system and the vertical de-emphasis circuit of the reproduction signal processing system. establish.

〔作用〕[Effect]

垂直ディエンファシス回路の前段に設けた再生・ 7 
・ 側ブランキング処理回路は、ブランキング期間内に有る
ノイズ、例えば光学式ビデオディスクレコーダにおける
ジャンプおよび番地期間のノイズやビデオテープレコー
ダのヘッド切換ノイズが垂直ディエンファシス回路に入
力するのを防ぐ作用をもつ。従って上記ノイズが垂直デ
ィエンファシス回路の過渡応答により再生画面上部に影
響を与えるのを無くすことができる。
Playback 7 installed before the vertical de-emphasis circuit
- The side blanking processing circuit has the function of preventing noise present in the blanking period, such as jump and address period noise in an optical video disk recorder, and head switching noise in a video tape recorder, from being input to the vertical de-emphasis circuit. Motsu. Therefore, it is possible to prevent the noise from affecting the upper part of the reproduction screen due to the transient response of the vertical de-emphasis circuit.

一方、記録側にブランキング処理回路を設けたのは以下
のような理由による。
On the other hand, the reason why a blanking processing circuit is provided on the recording side is as follows.

例えば記録時の入力映像信号が前記所定のブランキング
期間の終了時以前にも情報を有している場合に、再生側
にのみブランキング処理を設けると、ブランキング期間
の情報が欠落するため垂直ディエンファシスによる映像
信号の復元を正しく行なうことができない。そこで記録
側のブランキング処理によってブランキング期間中に情
報が存在したとしても、この情報が垂直エンファシスの
動作に関与するのを防ぎ、再生側においてブランキング
処理後の垂直ディエンファシスに誤動作な・ 8 ・ 起こさないようにできる。
For example, if the input video signal during recording has information before the end of the predetermined blanking period, if blanking processing is provided only on the playback side, the information of the blanking period will be lost, so The video signal cannot be restored correctly by de-emphasis. Therefore, even if information exists during the blanking period, the blanking process on the recording side prevents this information from being involved in the vertical emphasis operation, and prevents the vertical de-emphasis from malfunctioning after the blanking process on the playback side.・I can prevent it from happening.

〔実施例〕〔Example〕

以下本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

第1図は本発明を光学式ビデオディスクプレーヤに適用
した場合の構成方法を示したものである。
FIG. 1 shows a construction method when the present invention is applied to an optical video disc player.

端子30から入力した映像信号はAD変換器8によりデ
ィジタル信号に変換され、ブランキング処理回路9およ
び画面エンファシス回路10.ブランキング処理回路1
1において各々の処理を受けたl、DA変換器12でア
ナログ信号に復元される。加算器13において該アナロ
グ信号に同期信号およびバースト信号の付加を行ない、
FM変調器14において信号をli’M変調した後、レ
ーザ駆動回路15に印加する信号に従い、強度変調をう
けたレーザ光が半導体レーザ3より照射される。
The video signal input from the terminal 30 is converted into a digital signal by the AD converter 8, and then sent to the blanking processing circuit 9 and the screen emphasis circuit 10. Blanking processing circuit 1
1, which have undergone respective processing, are restored to analog signals by a DA converter 12. Adding a synchronization signal and a burst signal to the analog signal in an adder 13;
After the signal is subjected to li'M modulation in the FM modulator 14, intensity-modulated laser light is irradiated from the semiconductor laser 3 according to a signal applied to the laser drive circuit 15.

レーザ光はコリメートレンズ4、八−7ミラー5、対物
レンズ6を経てディスク1上の所定位置に集束し、情報
の記録を行なう。
The laser beam passes through a collimating lens 4, an 8-7 mirror 5, and an objective lens 6, and is focused on a predetermined position on the disk 1, thereby recording information.

再生時には半導体レーザ3がら一足光量のレーザ光を照
射したときの反射光なホトダイオード7で検知し、情報
を読取る。再生信号はプリアンプ29で増幅されてから
、2M復調器2oでFM復調され、AD変換器21でデ
ィジタル信号に変換される。ディジタル信号はタイムペ
ースコレクタ(’FBC)22において時間軸のゆらぎ
(ジッタ)を取り除いたのち、ブランキング処理回路2
5、垂直ディエンファシス回路24、ブランキング処理
回路25の順に処理され、DA変換器26でアナログ信
号に復元される。アナログ信号は加算器27で同期信号
およびバーストを付加した後、端子31より出力される
During reproduction, the photodiode 7 detects the reflected light when a certain amount of laser light is irradiated from the semiconductor laser 3 and reads information. The reproduced signal is amplified by a preamplifier 29, FM demodulated by a 2M demodulator 2o, and converted into a digital signal by an AD converter 21. The digital signal is processed by a time pace corrector ('FBC) 22 to remove fluctuations (jitter) on the time axis, and then sent to a blanking processing circuit 2.
5. The vertical de-emphasis circuit 24 and the blanking processing circuit 25 process the signal in this order, and the DA converter 26 restores it to an analog signal. The analog signal is outputted from a terminal 31 after adding a synchronization signal and a burst in an adder 27 .

一方、端子30から入力した信号から同期信号分離回路
16において同期信号を分離し、加算器13および27
に供給するとともに、垂直ブランキングゲート生成回路
17および水平ブランキングゲート生成回路18の基準
としても同期信号を供給する。さらにバースト生成回路
19の基準用同期信号も同期信号分離回路16にて分離
する。
On the other hand, the synchronizing signal is separated from the signal input from the terminal 30 in the synchronizing signal separation circuit 16, and the adders 13 and 27
The synchronizing signal is also supplied as a reference to the vertical blanking gate generating circuit 17 and the horizontal blanking gate generating circuit 18. Further, the reference synchronization signal of the burst generation circuit 19 is also separated by the synchronization signal separation circuit 16.

また図には示していないホトカプラによりディスク1表
面の平均反射光量を観測して、番地部分がホトカブラ上
を通過するタイミングを捕え、このタイミングと同期信
号の位相なモータ制御回路28において比較し、番地期
間がブランキング期間内の所定の位置に収まるようにモ
ータ2の回転を制御する。
In addition, the average amount of reflected light on the surface of the disk 1 is observed using a photocoupler (not shown), the timing at which the address portion passes over the photocoupler is captured, and the motor control circuit 28 compares this timing with the phase of the synchronization signal. The rotation of the motor 2 is controlled so that the period falls within a predetermined position within the blanking period.

第6図は第1図番部の信号波形を示したものであり、(
A)〜(J)の各符号は両方の図においてそれぞれ対応
している。ただし、信号がディジタル化しである部分で
は、その部分のディジタル信号値に従い信号をアナログ
化したと仮定して示している。(A)は入力した映像信
号であり、第6図中矢印で示した部分を垂直ブランキン
グ期間として処理する。入力映像信号(A)はブランキ
ング処理回路9において、垂直ブランキング期間ならび
に水平帰線期間について一定のレベルを保持するように
処理され、第6図(B)に示す如くのレベルとなる。次
いで(B)の信号は垂直エンファンス回路10で画面垂
直方向の空間周波数における高域成分が強調されて、(
C)に示すような信号となる。
Figure 6 shows the signal waveform of the numbered part in Figure 1.
The symbols A) to (J) correspond to each other in both figures. However, portions where the signal is digitized are shown on the assumption that the signal is converted to analog according to the digital signal value of that portion. (A) is an input video signal, and the portion indicated by the arrow in FIG. 6 is processed as a vertical blanking period. The input video signal (A) is processed in the blanking processing circuit 9 so as to maintain a constant level during the vertical blanking period and the horizontal retrace period, resulting in a level as shown in FIG. 6(B). Next, the signal in (B) is subjected to a vertical enhancement circuit 10 in which the high-frequency component in the spatial frequency in the vertical direction of the screen is emphasized, and the signal is expressed as (
The signal shown in C) will be generated.

その後再度ブランキング処理回路11において、・ 1
1 ・ 垂直ブランキング期間を保持するように処理されて、信
号(D)が得られる。信号(D)に加算器12で同期信
号とバーストを加算した(E)の信号をFM変調により
ディスク1に記録する。
After that, in the blanking processing circuit 11 again, 1
1. Signal (D) is obtained by processing to maintain the vertical blanking period. A signal (E) obtained by adding a synchronization signal and a burst to the signal (D) by an adder 12 is recorded on the disk 1 by FM modulation.

第6図(F’)はディスクから再生された信号をFU復
調した波形であり、ジャンプ期間や番地期間で発生する
ノイズを含んでいる。この信号(F′)をブランキング
処理回路23で処理し、(G)に示すようなノイズを含
まない信号を得る。信号(G)を垂直ディエンファシス
回路24で処理すれば(I()に示すような信号となる
。信号(G)を信号(C)と比較すれば、ブランキング
処理のためブランキング期間の始めの部分でブランキン
グレベルよりも下側に突出している部分が欠落しており
、その結果(H)では垂直ブランキング期間の始めの部
分で垂直ディエンファシスの復元誤差を生じている。
FIG. 6 (F') is a waveform obtained by FU demodulating the signal reproduced from the disk, and includes noise generated in the jump period and address period. This signal (F') is processed by a blanking processing circuit 23 to obtain a noise-free signal as shown in (G). If the signal (G) is processed by the vertical de-emphasis circuit 24, it will become a signal as shown in (I()).If the signal (G) is compared with the signal (C), it will be found that the beginning of the blanking period is due to the blanking process. The portion protruding below the blanking level is missing, and as a result, in (H), a vertical de-emphasis restoration error occurs at the beginning of the vertical blanking period.

ブランキング処理回路25は上記復元誤差をなくす働き
を持ち、その出力波形は(I)のようになる。
The blanking processing circuit 25 has the function of eliminating the above-mentioned restoration error, and its output waveform becomes as shown in (I).

信号(I)には加算器27にて同期信号およびバースト
を加え、(J)に示す如く垂直ブランキング期・12 
・ 間の長さ以外入力と変わらない波形を再生し、出力する
A synchronizing signal and a burst are added to the signal (I) by an adder 27, and the vertical blanking period 12 is added as shown in (J).
- Play and output a waveform that is the same as the input except for the length between the two.

以上のようにして、本実施例によればディスクから再生
される信号を垂直ブランキング処理してから垂直ディエ
ンファシスするため、ジャンプや番地期間において生じ
る大振幅のノイズが引延ばされて、再生画面において妨
害を与えることが無い。また信号記録時に予め垂直ブラ
ンキング処理を行なうので、例えば第6図(A)のよう
に外部の信号源から、本発明による垂直ブランキングと
異なるタイミングの垂直ブランキング期間を有するよう
な映像信号が入力されても、再生側ブランキング処理で
映像信号前縁部の情報が失われて垂直ディエンファシス
の復元誤差を生じることがない。
As described above, according to this embodiment, since the signal reproduced from the disk is subjected to vertical blanking processing and then vertical de-emphasis, large-amplitude noise that occurs during jumps and address periods is stretched out and reproduced. There is no interference on the screen. Further, since vertical blanking processing is performed in advance during signal recording, a video signal having a vertical blanking period with a timing different from the vertical blanking according to the present invention is received from an external signal source as shown in FIG. 6(A), for example. Even if input, information on the leading edge of the video signal will not be lost during blanking processing on the playback side and a restoration error due to vertical de-emphasis will not occur.

さらに垂直エンファシスあるいは垂直ディエンファシス
した後、一旦プランキング処理をしてから同期信号を付
加するので、垂直同期信号部分に歪みを生じることがな
い。
Further, after performing vertical emphasis or de-emphasis, a synchronization signal is added after a blanking process is performed, so that no distortion occurs in the vertical synchronization signal portion.

また、加算器13において、垂直帰線期間内にコード化
した情報信号などを加えて、ディスクに記録しても垂直
ディエンファシスに対し、何ら影醤を与えない。
Further, even if the adder 13 adds a coded information signal or the like during the vertical retrace period and records it on the disk, it does not affect the vertical de-emphasis at all.

第7図はブランキング処理回路の詳細な構成方法を示し
たものである。2人力1出力のデータセレクタ34の一
方の入力に映像信号のディジタルデータを加え、他方に
ブランキングレベルを表わすデータを加える。垂直なら
びに水平ゲート信号の論理和をOR回路33でとってデ
ータセレクタのセレクト入力端子に加え、ブランキング
期間にはブランキングレベルが、それ以外の期間では映
像信号のデータを出力するようにする。
FIG. 7 shows a detailed configuration method of the blanking processing circuit. Digital data of a video signal is added to one input of the data selector 34, which has two inputs and one output, and data representing a blanking level is added to the other input. The OR circuit 33 calculates the logical sum of the vertical and horizontal gate signals and applies it to the select input terminal of the data selector, so that the blanking level is output during the blanking period, and the video signal data is output during the other periods.

1118図はブランキング処理回路の今一つの構成方法
を示したもので、このように2組の3ステートバツフア
35および56を用い、各々の制御入力に相反するレベ
ルのゲート信号を加えるようにしてもよい。
Figure 1118 shows another method of configuring the blanking processing circuit. In this way, two sets of 3-state buffers 35 and 56 are used, and gate signals of opposite levels are applied to each control input. Good too.

またブランキング処理回路はアナログ的に映像信号と直
流電圧とをスイッチで切換えるようにして構成すること
も可能である。この場合には第1図に示した構成とは、
AD変換器またはDA変換器とブランキング処理回路の
位置を取り換えるように変更する。
Further, the blanking processing circuit can be configured to switch between the video signal and the DC voltage in an analog manner. In this case, the configuration shown in Figure 1 is
Changes are made so that the positions of the AD converter or DA converter and the blanking processing circuit are exchanged.

第9図は垂直エンファシス回路の詳細な構成を示したも
のである。加算器37および41、係数器59.40お
よび42、ならびに1H遅延回路38からなるくし形フ
ィルタによりて、映像信号の垂直方向の空間周波数にお
ける高域成分を抽出し、加算器43で元の映像信号に加
えて垂直エンファシス処理を行なう。第10図の回路は
また係数器42の係数の符号を負に選ぶことによって、
垂直ディエンファシス回路として使用することも可能で
ある。
FIG. 9 shows the detailed configuration of the vertical emphasis circuit. A comb filter consisting of adders 37 and 41, coefficient units 59, 40 and 42, and 1H delay circuit 38 extracts high frequency components in the vertical spatial frequency of the video signal. Performs vertical emphasis processing in addition to the signal. The circuit of FIG. 10 also has the advantage that by choosing the sign of the coefficient of coefficient multiplier 42 to be negative,
It can also be used as a vertical de-emphasis circuit.

第10図は垂直エンファシス回路あるいは垂直ディエン
ファシス回路の今一つの構成方法を示したものである。
FIG. 10 shows another method of configuring the vertical emphasis circuit or vertical de-emphasis circuit.

同図中第9図と同じ部分は同じ符号で示した。加算器4
Sの出力側にはスイッチ44が設けてあり、垂直ブラン
キング期間中は入力した信号をそのまま出力側に導くよ
うな構成としである。これによって垂直ブランキング期
間中は垂直エンファシスあるいは垂直ディエンファシ・
15・ スの動作を停止することが可能となる。
In the figure, the same parts as in FIG. 9 are indicated by the same reference numerals. Adder 4
A switch 44 is provided on the output side of S, and is configured to directly lead the input signal to the output side during the vertical blanking period. This allows vertical emphasis or de-emphasis to be applied during the vertical blanking period.
15. It becomes possible to stop the operation of the system.

また第11図は垂直エンファシスあるいは垂直ディエン
ファシス回路の別の構成方法を示したものである。fs
9図に示した回路と異なる点は係数器42の出力側にス
イッチ44を設け、垂直ブランキングゲート信号によっ
て係数器42の出力とゼロレベルの信号とを切り換える
ようにしたことである。第11図で第10図と同一部分
には同一の符号を付しである。第11図の構成によって
も垂直ブランキング期間中の垂直エンファシスあるいは
垂直ディエンファシス処理を停止することができる。従
って第10図または第11図の回路を垂直エンファシス
回路として使用すれば、第6図(B)の信号から直接(
D)の信号を垂直エンファシス出力として得ることがで
きる。よって第1図のブランキング処理回路11は不要
となる。
Further, FIG. 11 shows another method of configuring the vertical emphasis or vertical de-emphasis circuit. fs
The difference from the circuit shown in FIG. 9 is that a switch 44 is provided on the output side of the coefficient multiplier 42, and the vertical blanking gate signal is used to switch between the output of the coefficient multiplier 42 and a zero level signal. The same parts in FIG. 11 as in FIG. 10 are given the same reference numerals. The configuration shown in FIG. 11 also makes it possible to stop vertical emphasis or vertical de-emphasis processing during the vertical blanking period. Therefore, if the circuit of FIG. 10 or 11 is used as a vertical emphasis circuit, the signal of FIG.
The signal D) can be obtained as a vertical emphasis output. Therefore, the blanking processing circuit 11 shown in FIG. 1 becomes unnecessary.

また第10図または第11図の回路を垂直ディエンファ
シス回路として使用すれば、第6図(G)に示した信号
から直接(I)の信号が得られる。従ってW11図のブ
ランキング処理回路は不要となる。
Furthermore, if the circuit of FIG. 10 or 11 is used as a vertical de-emphasis circuit, the signal (I) can be obtained directly from the signal shown in FIG. 6(G). Therefore, the blanking processing circuit shown in figure W11 becomes unnecessary.

・16 ・ 以上のように第10図または第11図の回路を用いれば
、垂直エンファシス回路または垂直ディエンファシス回
路の出力は垂直ブランキング期間中−足のレベルとなり
、同期信号を加算したとき垂直同期部分に歪みを生じる
ことがない。
・16・ As described above, if the circuit shown in FIG. 10 or 11 is used, the output of the vertical emphasis circuit or vertical de-emphasis circuit will be at the level of - during the vertical blanking period, and when the synchronization signal is added, the vertical synchronization will be achieved. No distortion occurs in the part.

第12図は、垂直ブランキングゲート生成回路の構成方
法の一例を示したものであり、2個の単安定マルチ45
および46から成る。第13図は第12図の回路のタイ
ミングチャートである。第12図と第15図で(a) 
(b)の符号は互いに一致している。単安定マルチ45
および46の出力パルス幅をそれぞれIII、、III
2のように選び、垂直同期信号(vn)を単安定マルチ
45のトリガ入力に印加し、単安定マルf−46の反転
出力端子Qに垂直ブランキングゲート信号を得る。
Figure 12 shows an example of how to configure a vertical blanking gate generation circuit, in which two monostable multi-45
and 46. FIG. 13 is a timing chart of the circuit of FIG. 12. In Figures 12 and 15 (a)
The symbols in (b) match each other. monostable multi 45
and 46 output pulse widths III, , III, respectively.
2, apply the vertical synchronizing signal (vn) to the trigger input of the monostable multi 45, and obtain the vertical blanking gate signal at the inverting output terminal Q of the monostable multi f-46.

第14図は垂直ブランキングゲート生成回路の他の構成
方法を示したもので、第15図はそのタイミングチャー
トである。(0)〜(t)の各符号はそれぞれ対応して
いる。VDでリセットされたカウンタ47は水平同期信
号(HD)の立上りエッジ数な数え、値がnlを超える
と比較器48の出力力IH,#になり、値がn2を超え
ると比較器49の出力力イH11になる。よってAND
回路50の出力に垂直ブランキングゲート信号を取り出
すことができる。
FIG. 14 shows another method of configuring the vertical blanking gate generation circuit, and FIG. 15 is a timing chart thereof. The symbols (0) to (t) correspond to each other. The counter 47 reset by VD counts the number of rising edges of the horizontal synchronizing signal (HD), and when the value exceeds nl, the output output of the comparator 48 becomes IH, #, and when the value exceeds n2, the output of the comparator 49 The force becomes H11. Therefore, AND
A vertical blanking gate signal can be taken at the output of circuit 50.

なお水平ブランキングゲート生成回路は第12図または
第14図の回路で、vDの代わりにHDを、HDの代わ
りに、より周波数の高いクロック、例えばAD変換器の
サンプリングクロックなどを用いれば良い。
Note that the horizontal blanking gate generation circuit may be the circuit shown in FIG. 12 or 14, and HD may be used instead of vD, and a higher frequency clock such as a sampling clock of an AD converter may be used instead of HD.

第1図の実施例では、再生時の同期基準として入力映像
信号を用いているが、この代わりに基準同期信号発生器
を設け、再生時の同期基準としても構わない。
In the embodiment shown in FIG. 1, the input video signal is used as a synchronization reference during playback, but a reference synchronization signal generator may be provided instead, and this may also be used as a synchronization reference during playback.

また、入力側に接続する外部機器によっては、同期信号
をもたない映像信号と、同期信号とを別々に入力するこ
とも有る。この場合には同期信号分離回路16は単に入
力同期信号の垂直同期信号と水平同期信号を弁別するも
のであれば良い。
Furthermore, depending on the external device connected to the input side, a video signal without a synchronization signal and a synchronization signal may be input separately. In this case, the synchronization signal separation circuit 16 may simply distinguish between the vertical synchronization signal and the horizontal synchronization signal of the input synchronization signal.

同様に出力側に接続する機器が、映像信号と同期信号と
を別々に要求する場合には、加算器27を廃し、映像信
号と同期信号とを独立に出力することも可能である。ま
たこの場合には、ブランキング処理回路25を特に設け
なくとも、再生画面上には何ら問題を生じない。
Similarly, if a device connected to the output side requires a video signal and a synchronization signal separately, the adder 27 can be omitted and the video signal and synchronization signal can be output independently. Further, in this case, even if the blanking processing circuit 25 is not particularly provided, no problem will occur on the playback screen.

なお、以上は映像信号記録再生装置として光学式ビデオ
ディスクプレーヤを例にとり説明したが、本発明はビデ
オテープレコーダなどに対しても適用できることはいう
までもない。
Although the above description has been made by taking an optical video disk player as an example of a video signal recording/reproducing device, it goes without saying that the present invention can also be applied to a video tape recorder and the like.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば光学式ビデオディスクレコーダに
おけるジャンプや番地期間のノイズ、あるいはビデオテ
ープレコーダにおけるヘッド切換ノイズなど、垂直ブラ
ンキング期間中のノイズを発生するような映像信号記録
再生装置において、これらノイズの影響を受けずに垂直
エンファシス回路を搭載でき、再生映像信号のSN比を
向上させることができる。
As described above, according to the present invention, in a video signal recording and reproducing apparatus that generates noise during the vertical blanking period, such as jump or address period noise in an optical video disk recorder or head switching noise in a video tape recorder, A vertical emphasis circuit can be mounted without being affected by noise, and the SN ratio of the reproduced video signal can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

jlN図は本発明の一実施例としての光学式ビデオディ
スクレコーダを示すブロック図、第2図はディスクの外
観を示す平面図、第3図は垂直エンファシスの動作を説
明するための画面の正面図、第4図は第5図の画面の線
分イー口上の信号電圧波形図、1185図は従来の光学
式ビデオディスクレコーダにおける再生信号電圧波形図
、第6図は第1同各部の信号電圧波形図、第7図は第1
図におけるブランキング処理回路の構成を示す回路図、
第8図はブランキング処理回路の他の構成を示す回路図
、第9図は第1図における垂直エンファシス回路または
垂直ディエンファシス回路の構成を示すブロック図、第
10図は垂直エンファシス回路または垂直ディエンファ
シス回路の他の構成を示すブロック図、第11図は垂直
エンファシス回路または垂直ディエンファシス回路の更
に他の構成を示すブロック図、第12図は第1図におけ
る垂直ブランキングゲート生成回路の構成を示す回路図
、第13図は第12図の回路の動作タイミングチャート
、第14図は垂直ブランキングゲート生成回路の他の構
成を示す回路図、第15図は第14図の回路のタイミン
グチャートである。 符号の説明 1・・・ディスク、9・・・ブランキング処理回路、1
0・・・垂直エンファシス回路、11・・・ブランキン
グ処理回路、14・・・FM変調器、17・・・垂直ブ
ランキングゲート生成回路、20・・・FM復調器、2
3・・・ブランキング処理回路、24・・・垂直ディエ
ンファシス回路、25・・・ブランキング処理回路。
Fig. 2 is a block diagram showing an optical video disc recorder as an embodiment of the present invention, Fig. 2 is a plan view showing the external appearance of the disc, and Fig. 3 is a front view of the screen for explaining the operation of vertical emphasis. , Fig. 4 is a signal voltage waveform diagram on the line segment E of the screen in Fig. 5, Fig. 1185 is a reproduction signal voltage waveform diagram in a conventional optical video disc recorder, and Fig. 6 is a signal voltage waveform at each part of the first part. Figure 7 is the first
A circuit diagram showing the configuration of the blanking processing circuit in the figure,
FIG. 8 is a circuit diagram showing another configuration of the blanking processing circuit, FIG. 9 is a block diagram showing the configuration of the vertical emphasis circuit or vertical de-emphasis circuit in FIG. 1, and FIG. FIG. 11 is a block diagram showing another configuration of the vertical emphasis circuit or vertical de-emphasis circuit, and FIG. 12 is a block diagram showing the configuration of the vertical blanking gate generation circuit in FIG. 1. 13 is an operation timing chart of the circuit shown in FIG. 12, FIG. 14 is a circuit diagram showing another configuration of the vertical blanking gate generation circuit, and FIG. 15 is a timing chart of the circuit shown in FIG. 14. be. Explanation of symbols 1...Disk, 9...Blanking processing circuit, 1
0... Vertical emphasis circuit, 11... Blanking processing circuit, 14... FM modulator, 17... Vertical blanking gate generation circuit, 20... FM demodulator, 2
3...Blanking processing circuit, 24...Vertical de-emphasis circuit, 25...Blanking processing circuit.

Claims (1)

【特許請求の範囲】 1、入力された映像信号の画面垂直方向の空間周波数に
おける高域成分を強調し記録媒体への記録信号として出
力する垂直エンフアシス回路と、該媒体より再生される
映像信号の前記垂直エンファシス回路で強調された部分
を相殺して元の映像信号を復元する垂直ディエンファシ
ス回路とを有する映像信号記録再生装置の信号処理回路
において、前記記録媒体に記録しようとする入力映像信
号または前記記録媒体から再生される映像信号の垂直帰
線期間および画面上に表示されないオーバスキャン期間
とを合わせた期間のうちの所定の期間中であることを検
出し、該期間中であることを示す信号である垂直ブラン
キングゲートパルスを発生する垂直ブランキングゲート
生成回路と、該垂直ブランキング期間中は前記垂直エン
ファシス回路に入力する映像信号のレベルを所定のブラ
ンキングレベルに保持させる第1のブランキング処理回
路と、該垂直ブランキング期間中は前記垂直ディエンフ
ァシス回路に入力する再生映像信号のレベルを所定のブ
ランキングレベルに保持させる第2のブランキング処理
回路を設けたことを特徴とする映像信号記録再生装置の
信号処理回路。 2、特許請求の範囲第1項に記載された映像信号記録再
生装置の信号処理回路において、前記垂直ブランキング
期間中は、前記垂直エンフアシス回路から出力される映
像信号のレベルを所定のブランキングレベルに保持させ
る第3のブランキング処理回路と、前記垂直ブランキン
グ期間中は前記垂直ディエンファシス回路から出力され
る映像信号のレベルを所定のブランキングレベルに保持
させる第4のブランキング処理回路を更に設けたことを
特徴とする映像信号記録再生装置の信号処理回路。 3、特許請求の範囲第1項に記載された映像信号記録再
生装置の信号処理回路において、前記垂垂ブランキング
期間中は、前記垂直エンファシス回路においてそのエン
ファシス処理を停止し、該垂直エンファシス回路の入力
をそのまま該垂直エンフアシス回路の出力へ導き、前記
垂直ブランキング期間中は、前記垂直ディエンファシス
回路において、そのディエンフアシス処理を停止し、該
垂直ディエンファシス回路の入力をそのまま該垂直ディ
エンファシス回路の出力へ導くように、前記垂直エンフ
ァシス回路および垂直ディエンファシス回路を構成した
ことを特徴とする映像信号記録再生装置の信号処理回路
[Claims] 1. A vertical emphasis circuit that emphasizes high-frequency components of an input video signal in a spatial frequency in the vertical direction of the screen and outputs it as a recording signal to a recording medium; In a signal processing circuit of a video signal recording and reproducing device, the signal processing circuit includes a vertical de-emphasis circuit that restores the original video signal by canceling out the portion emphasized by the vertical emphasis circuit, the input video signal to be recorded on the recording medium or Detecting that it is in a predetermined period of a combined period of a vertical blanking period of a video signal reproduced from the recording medium and an overscan period that is not displayed on the screen, and indicating that it is in the period. a vertical blanking gate generation circuit that generates a vertical blanking gate pulse as a signal; and a first block that maintains the level of the video signal input to the vertical emphasis circuit at a predetermined blanking level during the vertical blanking period. A video image characterized by being provided with a ranking processing circuit and a second blanking processing circuit that maintains the level of the reproduced video signal input to the vertical de-emphasis circuit at a predetermined blanking level during the vertical blanking period. Signal processing circuit for signal recording and reproducing equipment. 2. In the signal processing circuit of the video signal recording and reproducing apparatus according to claim 1, during the vertical blanking period, the level of the video signal output from the vertical emphasis circuit is set to a predetermined blanking level. and a fourth blanking processing circuit that maintains the level of the video signal output from the vertical de-emphasis circuit at a predetermined blanking level during the vertical blanking period. A signal processing circuit for a video signal recording and reproducing device, characterized in that: 3. In the signal processing circuit of the video signal recording and reproducing apparatus according to claim 1, during the droop blanking period, the vertical emphasis circuit stops its emphasis processing, and the vertical emphasis circuit stops its emphasis processing. The input is led as is to the output of the vertical emphasis circuit, and during the vertical blanking period, the de-emphasis process is stopped in the vertical de-emphasis circuit, and the input of the vertical de-emphasis circuit is directly passed to the output of the vertical de-emphasis circuit. 1. A signal processing circuit for a video signal recording and reproducing apparatus, characterized in that the vertical emphasis circuit and the vertical de-emphasis circuit are configured to lead to an output.
JP61156023A 1986-07-04 1986-07-04 Signal processing circuit for video signal recording and reproducing device Pending JPS6313588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61156023A JPS6313588A (en) 1986-07-04 1986-07-04 Signal processing circuit for video signal recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61156023A JPS6313588A (en) 1986-07-04 1986-07-04 Signal processing circuit for video signal recording and reproducing device

Publications (1)

Publication Number Publication Date
JPS6313588A true JPS6313588A (en) 1988-01-20

Family

ID=15618625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61156023A Pending JPS6313588A (en) 1986-07-04 1986-07-04 Signal processing circuit for video signal recording and reproducing device

Country Status (1)

Country Link
JP (1) JPS6313588A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04145783A (en) * 1990-10-05 1992-05-19 Matsushita Electric Ind Co Ltd Multidimensional nonlinear signal processor
CN106855583A (en) * 2015-12-09 2017-06-16 比亚迪股份有限公司 For the method and apparatus of imageing sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04145783A (en) * 1990-10-05 1992-05-19 Matsushita Electric Ind Co Ltd Multidimensional nonlinear signal processor
CN106855583A (en) * 2015-12-09 2017-06-16 比亚迪股份有限公司 For the method and apparatus of imageing sensor
CN106855583B (en) * 2015-12-09 2020-02-21 比亚迪股份有限公司 Method and apparatus for image sensor

Similar Documents

Publication Publication Date Title
JPS6222318B2 (en)
JPS5816795B2 (en) Color signal conversion device
JPS5827716B2 (en) Jikikiro Kuuchi
JPS6313588A (en) Signal processing circuit for video signal recording and reproducing device
JPS6223510B2 (en)
JP2926907B2 (en) Information signal reproduction device
JPS63274290A (en) Detecting method for jitter of vtr recording and reproducing video signal
JPH0230948Y2 (en)
JPS59219081A (en) Track jump pulse generating circuit
JPS6223511B2 (en)
JPH074028B2 (en) Video signal noise removal circuit
JPH03224378A (en) Audio signal recording and reproducing device
JPS6192473A (en) Time axis correction circuit
JPS6029276B2 (en) Recording and playback device
JPH0545116B2 (en)
JPS605117B2 (en) Color video signal recording and playback method
JPH0556074B2 (en)
JPS5850076B2 (en) Color video signal recording and reproducing device
JPS60253394A (en) Signal processing circuit of video signal recording and reproducing device
JPH03240391A (en) Chroma signal waveform improving device
JPS60232795A (en) Recording and reproducing device of color video signal
JPS6165584A (en) Drop out compensation method and circuit thereof
JPH01192286A (en) Information signal processing unit
JPS6262108B2 (en)
JPS617783A (en) Video signal reproducing device