JPS63106788A - Manufacture of active matrix driven-type device - Google Patents

Manufacture of active matrix driven-type device

Info

Publication number
JPS63106788A
JPS63106788A JP61254026A JP25402686A JPS63106788A JP S63106788 A JPS63106788 A JP S63106788A JP 61254026 A JP61254026 A JP 61254026A JP 25402686 A JP25402686 A JP 25402686A JP S63106788 A JPS63106788 A JP S63106788A
Authority
JP
Japan
Prior art keywords
wiring
active matrix
array substrate
manufacturing
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61254026A
Other languages
Japanese (ja)
Inventor
哲也 川村
白井 繁信
小川 鉄
博司 筒
武 柄沢
郁典 小林
豊 宮田
隆夫 近村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61254026A priority Critical patent/JPS63106788A/en
Publication of JPS63106788A publication Critical patent/JPS63106788A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶縁性基板上にスイッチング素子等のアクティ
ブ素子を多数マトリックス試に配置してなるアクティブ
マトリックスアレイ基板を用い、液晶材料やエレクトロ
ルミネッセンス材:l’4(EL材′F4)などの被駆
動材料を駆動したり、センサ材料(たとえば光電変換材
料)を順次走査するアクティブマトリックス駆動型装置
の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention uses an active matrix array substrate in which a large number of active elements such as switching elements are arranged in a matrix on an insulating substrate. The present invention relates to a method of manufacturing an active matrix drive type device that drives a driven material such as F4 (EL material F4) or sequentially scans a sensor material (for example, a photoelectric conversion material).

従来の技術 以下アクティブ素子として薄膜トランジスタ(TPT)
を有するアクティブマトリックスアレイ基板を用いて液
晶材料を駆動する液晶表示装置の製造方法を例に説明を
行う。
Thin film transistor (TPT) as an active element below conventional technology
A method for manufacturing a liquid crystal display device in which a liquid crystal material is driven using an active matrix array substrate having the following will be described as an example.

第5図は液晶表示装置の作成に用いている従来のアクテ
ィブマトリックスアレイ基板の説明図である。100は
透光性の絶縁性基板であり、101は第1の配線、10
2は第2の配線である。501はTPTであり第1の配
線と第2の配線とに接続されており透光性の画素電極5
00とコンデンサ502とともにマトリックス試に配置
されている(説明図のため4X6のマトリックスである
が実際のTV表示用のものでは数万〜数十万の画素電極
が作り込まれる)。またコンデンサ502は画像表示部
(破線EFGHで囲まれた領域)全体に張りめぐらされ
た共通電極配uA105にも接続されている。111と
112と115はそれぞれ第1の配線と第2の配線と共
通電極配線を基板外部の回路と接続するための外部接続
端子である。
FIG. 5 is an explanatory diagram of a conventional active matrix array substrate used for manufacturing a liquid crystal display device. 100 is a light-transmitting insulating substrate, 101 is a first wiring, 10
2 is the second wiring. Reference numeral 501 denotes TPT, which is connected to the first wiring and the second wiring, and has a transparent pixel electrode 5.
00 and a capacitor 502 (this is a 4×6 matrix for explanatory purposes, but in an actual TV display, tens of thousands to hundreds of thousands of pixel electrodes are fabricated). The capacitor 502 is also connected to a common electrode distribution uA105 that extends over the entire image display section (area surrounded by a broken line EFGH). Reference numerals 111, 112, and 115 are external connection terminals for connecting the first wiring, the second wiring, and the common electrode wiring to circuits outside the substrate, respectively.

そして第5図のととくのアクティブマトリックスアレイ
基板と対向電極を有する対向基板の2枚の基板に配向処
理を行い、画像表示部において2枚の基板を数ミクロン
程度の間隙をもたして対向させて固定し、その後基板の
間隙に液晶を封入し、破線ABCDにそって基板100
を切断し、さらに偏光板を貼り付け、外部接続端子を外
部の駆動回路に接続するというような手順により液晶表
示装置が作られる。このようにしてアクティブマトリッ
クスアレイ基板を使って液晶表示装置を作る場合その工
程中に生じる静電気のため不良(TFTが静電気により
破壊されたり特性が変動してしまい画像欠陥となる現象
)が発生することがある。
Then, the two substrates, the active matrix array substrate and the counter substrate with counter electrodes shown in FIG. After that, liquid crystal is sealed in the gap between the substrates, and the substrate 100 is placed along the broken line ABCD.
A liquid crystal display device is manufactured by cutting the film, attaching a polarizing plate, and connecting external connection terminals to an external drive circuit. When manufacturing a liquid crystal display device using an active matrix array substrate in this way, defects may occur due to static electricity generated during the process (a phenomenon in which TFTs are destroyed by static electricity or their characteristics change, resulting in image defects). There is.

そこで第5図に示したアクティブマトリックスアレイ基
板には液晶表示装置の作成工程中に起こる静電気による
不良の発生を抑えるための工夫がなされている。すなわ
ち外部接続端子111と112を相互に接続する相互接
続配線506を設けることにより外部から加わった静電
気は非常に多くの配線に分散され、破線ABCDにそっ
た基板100の切断を行い第1の配線と第2の配線を1
本ずつ分離してしまうまでは静電気による不良の発生が
抑えられる。(上記構成については例えば特開昭61−
885’57号公報参照) 発明が解決しようとする問題点 第1の配線や第2の配線に断線が生じると画像不良とな
る。従って液晶表示装置を組み立てる前にアクティブマ
トリックスアレイ基板単体の時点で断線の有無を検査し
不良基板を選別除外することが生産性やコストの点で重
要となる。ところが第5図のような静電気対策を行った
従来のアクティブマトリックスアレイ基板では、通例数
百本にも及ぶ第1の配!tfA101と第2の配線10
2のそれぞれ1本ごとについて、その両端に検査装置の
検査針を接触させて導通検査する事になり、長い検査時
間と多数の配線を正確に検査するための高い確度と信頼
性を有する検査装置が要求され、むしろ検査のために時
間と費用がかかつてしまい不良基板を選別除外するメリ
ットが小さくなってしまう。さらに第5図では導通検査
を行うため配線101.102の片側でしか配線506
による相互の接続を行っていないが、さらに静電気に強
くするために配線101.102の両端で隣接する配線
を接続してしまうと断線検査は不可能となってしまう。
Therefore, the active matrix array substrate shown in FIG. 5 has been devised to suppress the occurrence of defects due to static electricity that occurs during the manufacturing process of a liquid crystal display device. That is, by providing the interconnection wiring 506 that connects the external connection terminals 111 and 112 with each other, static electricity applied from the outside is dispersed to a large number of wirings, and the substrate 100 is cut along the broken line ABCD to connect the first wiring. and the second wiring 1
The occurrence of defects due to static electricity can be suppressed until the books are separated one by one. (For the above configuration, for example,
(See Japanese Patent No. 885'57) Problems to be Solved by the Invention If a break occurs in the first wiring or the second wiring, a defective image will result. Therefore, from the viewpoint of productivity and cost, it is important to inspect the active matrix array substrate alone for disconnections and to screen out defective substrates before assembling a liquid crystal display device. However, in a conventional active matrix array board with anti-static measures as shown in FIG. tfA101 and second wiring 10
Continuity testing is carried out by touching each of the two ends of each wire with the test needle of the testing device, and this testing device has high accuracy and reliability to accurately test a large number of wires with a long testing time. Rather, the time and cost required for inspection are increased, and the merit of screening out defective boards is diminished. Furthermore, in FIG. 5, the wiring 506 is only connected to one side of the wiring 101 and 102 in order to conduct a continuity test.
However, if adjacent wires are connected at both ends of the wires 101 and 102 to make them more resistant to static electricity, it would be impossible to inspect for disconnection.

また第5図の構成では第1の配線101と第2の配線1
02間にショートがあってもこれを事前の電気的検査で
選別することができない。
Further, in the configuration shown in FIG. 5, the first wiring 101 and the second wiring 1
Even if there is a short circuit between 02 and 02, it cannot be detected by prior electrical inspection.

すなわち第5図のととくの静電気対策を行うと不良基板
を電気的検査で選別する事ができないという問題点があ
った。
That is, there is a problem in that if the special measures against static electricity shown in FIG. 5 are taken, defective boards cannot be selected by electrical inspection.

また静電気対策に関しても従来の方法では基板切断時か
ら外部回路への接続が完了するまでの間は静電気に対し
て無防備の収態である。とりわけ切断作業にダイヤモン
ドカッター等の機械的接触を伴う方法を用いると、切断
作業自体が静電気を発生させ不良の発生の原因となって
しまい、基板切断時における静電気対策が問題となる。
In addition, with regard to static electricity countermeasures, with conventional methods, there is no protection against static electricity from the time the board is cut until the connection to the external circuit is completed. In particular, if a method involving mechanical contact such as a diamond cutter is used for the cutting operation, the cutting operation itself generates static electricity, causing defects, and countermeasures against static electricity when cutting the substrate become a problem.

さらに実際の生産においては、1枚の基板上に複数個の
アクティブマトリックスアレイを作成し、その後に切断
分離し一度に多数のアクティブマトリックスアレイ基板
を生産する方が材料コストや生産性の点で有利なことが
多い。この場合には基板切断後に配向処理(表面処理)
を行い対向基板との接合作業等を行うことになる。配向
処理として通常よく用いられるラビングや対向基板を貼
り合わすための接合材(接着剤)の印刷や液晶の封入や
これらの工程に伴う洗浄やさらには保管時における静電
気対策が問題となるので、このために最初の切断時に静
電気対策のための相互接続配線506を残しておくと、
上記のごとくの作業の後にもう一度基板の切断を行う必
要が生じてしまい工程が増加する。
Furthermore, in actual production, it is more advantageous in terms of material cost and productivity to create multiple active matrix arrays on one substrate and then cut and separate them to produce a large number of active matrix array substrates at once. There are many things like that. In this case, orientation treatment (surface treatment) is performed after cutting the substrate.
Then, the bonding work with the opposing substrate is performed. This process involves issues such as rubbing, which is commonly used as an alignment treatment, printing of bonding material (adhesive) for bonding opposing substrates together, encapsulation of liquid crystals, cleaning associated with these processes, and countermeasures against static electricity during storage. Therefore, if you leave the interconnection wiring 506 for static electricity countermeasures at the time of initial cutting,
After the above operations, it becomes necessary to cut the substrate again, which increases the number of steps.

本発明は上記の点に鑑み、静電気対策を行いつつも容易
に断線検査や短絡検査を可能とし、更に基板切断後にお
いても静電気対策の残存を可能とし、基板の切断とは独
立して静電気対策の解除を行える構成とし、生産性(歩
留まり、スルーブツト等)の向上とコストの低減をはか
ることを目的上記問題点を解決するための本発明の技術
的手段は、アクティブマトリックスアレイ基板の外周部
(以下、第5図で破線EFGHの外側且つ破線ABCD
の内側の領域をこのように称する)において第1の配線
の末端を第3の配線により選択的に接続し電気的には連
続的に蛇行した1本の長い配線となるようにし、さらに
隣接する2本の第1の配線の末端部のうち第3の配線に
よる接続を行っていない側の末端部にダイオードやトラ
ンジスタのような非線型素子を介した第4の配線による
接続を行い、同様に第2の配線に関しても第1の配線と
同じ構成とし、これらに加えて基板の切断とは独立して
第3の配線と第4の配線を任意の時点でエツチングによ
り切断分離できる構成のアクティブマトリックスアレイ
基板を作成し、これを用いて液晶表示装置を製造するこ
とである。
In view of the above points, the present invention makes it possible to easily perform disconnection inspection and short circuit inspection while taking measures against static electricity.Furthermore, it enables static electricity measures to remain even after cutting the board, and takes static electricity measures independently of cutting the board. The purpose of the present invention is to improve productivity (yield, throughput, etc.) and reduce costs by creating a configuration that can release the active matrix array substrate. Below, in Fig. 5, the area outside the broken line EFGH and the broken line ABCD
(hereinafter referred to as the inner region of Among the ends of the two first wirings, the end part on the side that is not connected by the third wiring is connected by a fourth wiring via a non-linear element such as a diode or a transistor, and the same is done. The second wiring has the same configuration as the first wiring, and in addition to this, an active matrix is used that allows the third wiring and fourth wiring to be cut and separated by etching at any time independently of cutting the substrate. The method involves creating an array substrate and using it to manufacture a liquid crystal display device.

作用 本発明の上記技術的手段を施したアクティブマトリック
スアレイ基板を用いて生産を行う場合、第4の配線には
、これにつながる非線型素子にしきい値以上の電圧がか
からないと電流が流れない。
Operation When performing production using an active matrix array substrate to which the above technical means of the present invention has been applied, current will not flow through the fourth wiring unless a voltage equal to or higher than a threshold is applied to the nonlinear element connected thereto.

そこで第1の配線による配線群が第3の配線により連続
的に蛇行した1本の長い配線となっているので、この両
端に一度だけ検査装置の検査針を接触させ、しきい値以
下の電圧で導通検査を行えば一括して数百本分の断線検
査が完了する。もちろん第2の配線に関しても同様に一
括した断線検査が可能となる。また静電気のように高電
圧での電荷の流入に対しては、第4の配線に接続された
非線型素子にしきい値以上の電圧がかかり非線型素子を
介して第4の配線にも電流が流れるため、流大した電荷
が基板全体にすみやかに分散され画像表示用のTPTの
破壊や特性変動がおこりにくくなる。すなわち静電気対
策を施した状態でありながらも第1の配線や第2の配線
の一括断線検査を可能とし、更に静電気対策用の配線間
の接続を基板の切断と独立して残すことができ、そして
任意の時点で比較的簡単なエツチング工程により静電気
対策を解除できるため、基板切断や表面処理作業やある
いは他の部品との接合作業等を静電気を気にせずに自由
に行え、静電気による不良発生を抑えつつコストの低減
と生産性の向上をはかれる柔軟性のある製造工程を提供
することができるようになる。
Therefore, since the wiring group made up of the first wiring is one long wiring that is continuously meandered by the third wiring, the inspection needle of the inspection device is contacted only once to both ends of this wiring, and the voltage below the threshold value is If you perform a continuity test, you can complete the disconnection test for hundreds of wires at once. Of course, the second wiring can also be inspected for disconnection all at once. In addition, in response to the inflow of high voltage charges such as static electricity, a voltage higher than the threshold is applied to the non-linear element connected to the fourth wiring, and current also flows to the fourth wiring via the non-linear element. Because of the flow, the large electric charges are quickly dispersed over the entire substrate, making it difficult for the TPT for image display to be destroyed or to have its characteristics fluctuated. In other words, it is possible to perform a simultaneous disconnection inspection of the first wiring and the second wiring even when static electricity countermeasures have been taken, and furthermore, the connection between the wiring for static electricity countermeasures can be left independent of the cutting of the board. Since static electricity countermeasures can be removed at any time through a relatively simple etching process, you can freely perform board cutting, surface treatment, or bonding with other parts without worrying about static electricity, which can lead to defects caused by static electricity. It becomes possible to provide a flexible manufacturing process that reduces costs and improves productivity while suppressing production costs.

実施例 以下、本発明の実施例を図面にもとすいて説明する。第
1図は本発明の第1の実施例に用いるアクティブマトリ
ックスアレイ基板である。100は絶縁性基板であり、
第1の配線101と第2の配線102は絶縁性の薄膜(
図示せず)を介して互いに交差している。また破線EF
GHで囲まれた画像表示部は第5図のものとまったく同
様の構成であり、アクティブ素子であるTFTを第1の
配線と第2の配線の交差部付近にマトリックス状に有し
ている。TPTのゲート電極は第1の配線101と接続
されソース電極は第2の配線102と接続され、ドレイ
ン電極は画素電極と信号記憶用のコンデンサに接続され
、コンデンサは共通電極配線105にも接続されている
。4本の第1の配線による配線群はアクティブマトリッ
クスアレイ基板の外周部において第3の配tJI 10
3による接続とダイオード107を介した第4の配線1
゜4による接続により交互に接続されている。106は
基板切断後の任意の時点でエツチングにより第3の配線
と第4の配線を切断するための部分を示すものである。
Embodiments Hereinafter, embodiments of the present invention will be explained with reference to the drawings. FIG. 1 shows an active matrix array substrate used in a first embodiment of the present invention. 100 is an insulating substrate;
The first wiring 101 and the second wiring 102 are made of an insulating thin film (
(not shown). Also, the broken line EF
The image display section surrounded by GH has exactly the same configuration as that shown in FIG. 5, and has TFTs as active elements arranged in a matrix near the intersection of the first wiring and the second wiring. The gate electrode of the TPT is connected to the first wiring 101, the source electrode is connected to the second wiring 102, the drain electrode is connected to the pixel electrode and a capacitor for signal storage, and the capacitor is also connected to the common electrode wiring 105. ing. A wiring group of four first wirings is connected to a third wiring tJI 10 on the outer periphery of the active matrix array substrate.
3 and the fourth wiring 1 via the diode 107
They are alternately connected by connections according to ゜4. Reference numeral 106 indicates a portion for cutting the third wiring and the fourth wiring by etching at an arbitrary point after cutting the substrate.

なおダイオードは正電圧のしきい値をもったものを2個
すング訣に接続したリングダイオードとして用いている
。111aと111bは第1の配線を外部回路に接続す
るための外部接続端子であるが、これらに検査針を当て
てダイオード107のしきい値以下の電圧で導通検査を
すれば、第1の配線に断線が無い場合には111a−a
−b−c−d−e−f  g  h−111bの経路で
電流が流れるので、この導通状態を調べることで4本の
配線群の一括した断線検査が可能となる。6本の第2の
配線の配線群も同様に外部接続端子112aと112b
間の導通状態を検査することにより一括した断線検査が
可能となる。
Note that two diodes having a positive voltage threshold are connected in series and used as a ring diode. 111a and 111b are external connection terminals for connecting the first wiring to an external circuit, and if you apply a test needle to these and conduct a continuity test with a voltage below the threshold of the diode 107, the first wiring 111a-a if there is no disconnection in
-b-c-d-e-f Since current flows through the path of g h-111b, by checking this conduction state, it becomes possible to perform a simultaneous disconnection test for the four wiring groups. Similarly, the wiring group of the six second wirings has external connection terminals 112a and 112b.
By inspecting the continuity state between the wires, it is possible to perform a simultaneous disconnection test.

第2図は第1図におけるリングダイオードを介した第4
の配!fjA104の構成を説明するものである。第2
図(a)で101は第1の配線、107はダイオードで
あり106は基板切断後の任意の時点でエツチングによ
り配線を切断するための部分を示している。第2図(b
)は第2図(a)に相当する部分の実際の平面図である
。第2図(c)と第2図(d)は、それぞれ第2図(b
)のAn線とCD線での断面図である。100は絶縁性
基板でありこの場合ガラス基板を用いている。第1の配
線101と第4の配線の主要部(ダイオード以外の部分
)はCryVJJIQを用いて同時に形成されたもので
ある。201は SiNx薄膜でありTI?Tのゲート
絶縁膜及び第1の配線と第2の配線間のM!縁に用いら
れている。202はアモルファスシリコン薄膜でありT
PTの半導体層として用いられている。203は第4の
配線の材質Crとは異なった材質(たとえばAI)によ
り形成されたTPTのソース・ドレイン電極であり、こ
れらはCr薄膜によるゲート電極とともにアモルファス
シリコンmJIQ202部にTPTを形成している(な
お第2図(d)はTPTの断面図となっており、画像表
示部のTPTと全く同時に形成されている)。そしてT
PTのゲート電極とソース7FL(fiを接続すること
によりダイオード107が実現されている。なおこの場
合203のソース・ドレイン電極は第2の配線と同一材
料であり同時に形成されたものである。そして106部
における SiNx薄膜201が選択的に除去されて第
4の配線の一部が露出している。このような構成でリン
クダイオードを介した第4の配線による接続が形成され
る。また第3の配線による接続についても第2図におけ
るダイオードを省略した構成に形成されている。以上の
構成のアクティブマトリックスアレイ基板をCrのエツ
チング液に浸漬するとCrによる配線のうち106部の
露出しているCrのみが溶は去り、隣接した第1あるい
は第2の配線間の接続をエツチングにより任意の時点で
容易に分離することができる。
Fig. 2 shows the fourth diode via the ring diode in Fig. 1.
The arrangement! The configuration of fjA104 will be explained. Second
In Figure (a), 101 is a first wiring, 107 is a diode, and 106 is a portion for cutting the wiring by etching at an arbitrary point after cutting the substrate. Figure 2 (b
) is an actual plan view of a portion corresponding to FIG. 2(a). Figures 2(c) and 2(d) are respectively shown in Figure 2(b).
) is a sectional view taken along the An line and the CD line. 100 is an insulating substrate, and in this case a glass substrate is used. The main parts of the first wiring 101 and the fourth wiring (portions other than the diodes) are formed simultaneously using CryVJJIQ. 201 is SiNx thin film and TI? M! between the gate insulating film of T and the first wiring and the second wiring! It is used for edges. 202 is an amorphous silicon thin film T
It is used as a semiconductor layer for PT. Reference numeral 203 denotes the source/drain electrodes of the TPT made of a material (for example, AI) different from the material of the fourth wiring, Cr, and these form the TPT in the amorphous silicon mJIQ 202 part along with the gate electrode made of the Cr thin film. (FIG. 2(d) is a cross-sectional view of the TPT, which is formed at the same time as the TPT of the image display section). And T
A diode 107 is realized by connecting the gate electrode of PT and the source 7FL (fi. In this case, the source/drain electrode 203 is made of the same material as the second wiring and is formed at the same time. The SiNx thin film 201 at the 106th section is selectively removed to expose a part of the fourth wiring.With this configuration, a connection is formed by the fourth wiring via the link diode. The connection by wiring is also formed in a configuration in which the diodes in Fig. 2 are omitted.When the active matrix array substrate with the above configuration is immersed in a Cr etching solution, 106 parts of the Cr wiring are exposed. Only the melt is removed, and the connection between adjacent first or second wires can be easily separated at any time by etching.

従って、第1図のアクティブマトリックスプレイ基板を
用いて液晶表示装置を製造する場合、一括した断線の検
査が可能でありながらも静電気による高電圧での外部か
らの電荷の流入に対しては、電荷が速やかに基板全体に
分散され画像表示部のTPTの破壊や特性の変動が起こ
りにくくなる。
Therefore, when manufacturing a liquid crystal display device using the active matrix display substrate shown in Fig. 1, although it is possible to inspect for disconnections all at once, it is difficult to prevent charges from flowing in from the outside at high voltages due to static electricity. is quickly dispersed over the entire substrate, making it difficult for the TPT of the image display section to be destroyed or its characteristics to fluctuate.

そして基板切断や配向処理(表面処理)や対向基板との
接合作業や液晶の封入作業等を行ってから静電気対策の
ための第3の配線と第4の配線による電気的な短絡を任
意の時点にエツチングにより切り離すことも可能となり
、静電気破壊のおこりにくい柔軟性のある製造工程を提
供できる。なお本実施例の構成では第3の配線103に
よる接続とダイオード107を介した第4の配tlil
104による接続を形成するために余分な9膜形成及び
パターニングは行っておらず、全く静電気対策をしない
場合と比べても増加する工程は第3と第4の配線を切断
するためのエツチングとこれに伴う洗浄のみであり、静
電気対策を施しながらも液晶表示装置製造全体にしめる
工程の増加の割合は大変小さく、きわめて有効な方法で
ある。
Then, after cutting the substrate, aligning it (surface treatment), bonding it to the counter substrate, and sealing the liquid crystal, an electrical short circuit between the third wiring and the fourth wiring is connected at any time to prevent static electricity. It is also possible to separate the film by etching, providing a flexible manufacturing process that is less prone to electrostatic damage. Note that in the configuration of this embodiment, the connection by the third wiring 103 and the fourth wiring via the diode 107 are connected.
No extra 9 film formation and patterning were performed to form the 104 connection, and the additional steps compared to the case where no static electricity countermeasures were taken were etching to cut the 3rd and 4th wiring. This is an extremely effective method, as it only involves cleaning associated with the process, and although static electricity countermeasures are taken, the increase in the number of cleaning steps in the overall manufacturing of liquid crystal display devices is very small.

次に本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.

第3図は第2の実施例に用いるアクティブマトリックス
アレイ基板である。破11JEFGt1部で囲まれた画
像表示部の構成は第1の実施例のものと全く同じである
が、アクティブマトリックスアレイ基板の外周部におい
てリングダイオードを介した第4の配!jA 104に
よる接続が、隣どうしの配線間のみだけでなく基板全体
にめぐらされた配線300にも接続された形になってお
り、静電気の電荷がよ°りすみやかに分散される構成と
なっている(なお配線300として共通電極配線間05
を使用することも可能である)、また本実施例では第1
の配線101と第2の配ftjA 102間もリングダ
イオードを介した第4の配線104と配!1Ji300
により接続された関係になっており、外部から電荷が流
入しても第1の配線と第2の配線間にダイオードのしき
い値の2倍以上の電圧差が生じると速やかに電流が流れ
画像表示部のTPTのゲート電極(第1の配線と接続さ
れている)とソース電極(第2の配線と接続されている
)間での電位差による静電気的な破壊は大変おこりにく
い構成となっている。
FIG. 3 shows an active matrix array substrate used in the second embodiment. The configuration of the image display section surrounded by the broken 11JEFGt1 section is exactly the same as that of the first embodiment, but a fourth arrangement via a ring diode is provided at the outer periphery of the active matrix array substrate. The connections made by the A104 are connected not only between adjacent wires, but also to the wires 300 that are routed around the entire board, resulting in a configuration in which static electricity is more quickly dispersed. (Note that the wiring 300 is between the common electrode wiring 05
), and in this example, the first
The wiring 101 and the second wiring ftjA 102 are also connected to the fourth wiring 104 via a ring diode! 1Ji300
Even if charge flows in from the outside, if a voltage difference of more than twice the threshold of the diode occurs between the first wiring and the second wiring, current will flow immediately and the image will be connected. The structure is such that electrostatic damage due to the potential difference between the gate electrode (connected to the first wiring) and source electrode (connected to the second wiring) of the TPT in the display section is extremely unlikely to occur. .

従って、第3図のアクティブマトリックスアレイ基板を
用いて液晶表示装置を製造する場合も、一括した断線の
検査が可能でありながら外部から流入した電荷が速やか
に基板全体に分散され静電気によるアクティブ素子の破
壊や特性の変動が起こりにくくなる。また基板の切断と
独立して任意の時点に第3の配線とm4の配線による電
気的な短絡をエツチングにより切り離すことが可能とな
り、第1の実施例同様に静電気破壊のおこりにくい柔軟
性のある製造工程を提供できる。
Therefore, even when manufacturing a liquid crystal display device using the active matrix array substrate shown in Fig. 3, it is possible to inspect for disconnections all at once, but the charges flowing in from the outside are quickly dispersed throughout the substrate, and the active elements due to static electricity are Destruction and changes in properties are less likely to occur. In addition, it is possible to separate the electrical short circuit between the third wiring and the m4 wiring by etching at any time independently of cutting the board, and as in the first embodiment, it is possible to remove the electrical short circuit between the third wiring and the m4 wiring. We can provide the manufacturing process.

次に本発明の第3の実施例について説明する。Next, a third embodiment of the present invention will be described.

第4図は第3の実施例に用いるアクティブマトリックス
アレイ基板である。破線EFGH部で囲まれた画像表示
部の構成は第1の実施例のものと−全く同じであるが、
アクティブマトリックスアレイ基板の外周部において、
4本の第1の配線101による配線群と6本の第2の配
線102による配線群と共通電極配UA 105がそれ
ぞれ互いにリングダイオードを介した第4の配線104
b、104c、104dにより間接的に接続されている
ことである(ただし104b、104c、104dは実
際には直列n段のリンクダイオードにより構成されてい
る、これは第1の配線と第2の配線と共通電極配線間の
ショート検査(ショートがあるとやはり画像不良となる
)を行う際に1段あたりのリングダイオードにかかる電
圧を小さくし検査を確実にするためである)。この場合
も画像表示部のTPTのゲート電極とソース電極間には
ダイオードのしきい値の1倍以上の電圧はかからなくな
っておりゲート電極とソース電極間での静電気破壊が起
こりにくくなる。、 従って、第4図のアクティブマトリックスアレイ基板を
用いて液晶表示装置を製造する場合、一括した断線の検
査及びショート検査により不良基板の選別が可能であり
ながらも外部から流入した電荷が速やかに裁板全体に分
散され静電気によるアクティブ素子の破壊や特性の変動
が起こりにくくなる。また基板の切断と独立して任意の
時点に第3の配線と第4の配線による電気的な短絡をエ
ツチングにより切り離すことが可能となり、静電気破壊
のおこりにくい柔軟性のある製造工程を提供できる。
FIG. 4 shows an active matrix array substrate used in the third embodiment. The configuration of the image display section surrounded by the broken line EFGH is exactly the same as that of the first embodiment.
At the outer periphery of the active matrix array substrate,
A wiring group of four first wirings 101, a wiring group of six second wirings 102, and a common electrode wiring UA 105 are connected to each other through a ring diode to form a fourth wiring 104.
b, 104c, and 104d (however, 104b, 104c, and 104d are actually composed of n stages of link diodes in series; this is the connection between the first wiring and the second wiring). This is to reduce the voltage applied to the ring diode per stage and ensure reliable inspection when inspecting short circuits between the common electrode wiring and common electrode wiring (short circuits will result in poor images). In this case as well, a voltage of more than one time the threshold of the diode is not applied between the gate electrode and the source electrode of the TPT in the image display section, making it difficult for electrostatic breakdown to occur between the gate electrode and the source electrode. Therefore, when manufacturing a liquid crystal display device using the active matrix array substrate shown in FIG. 4, it is possible to select defective substrates by performing a batch inspection for disconnections and short circuits, but it is also possible to quickly dispose of charges flowing in from outside. It is dispersed throughout the board, making it difficult for active elements to be destroyed or their characteristics to fluctuate due to static electricity. Further, it becomes possible to separate the electrical short circuit between the third wiring and the fourth wiring by etching at any time independently of cutting the substrate, and it is possible to provide a flexible manufacturing process in which electrostatic damage is less likely to occur.

尚、本発明の上記3実施例においては説明のため第1の
配線101と第2の配線102が合計10本のもので表
現したが、実際の数100〜数1000本の配線を有す
るアクティブマトリックスアレイ基板についても原理的
に全く同様のことが行える。また、上記3奥方缶例では
切断線ABCD上に第1の配線と第2の配線やこれらに
つながる配線材料が無いため基板切断時のカッターや切
断後の基板を保持するキャリアや容器と直接配線材料が
触れる確率が従来例に比べて非常に小さくなっており、
カッターや治具や容器からの静電気的な破壊も少なくな
っている。
In addition, in the above three embodiments of the present invention, the first wiring 101 and the second wiring 102 are expressed as 10 in total for the sake of explanation, but in reality, an active matrix having several 100 to several 1000 wirings is used. In principle, exactly the same thing can be done for the array substrate. In addition, in the above example of the third can, there is no first wiring, second wiring, or wiring material connected to them on the cutting line ABCD, so the wiring is directly connected to the cutter used to cut the board, or to the carrier or container that holds the board after cutting. The probability of material contact is much smaller than in conventional cases.
Electrostatic damage from cutters, jigs, and containers is also reduced.

発明の効果 以上述べてきたように本発明のアクティブマトリックス
アレイ基板を用いることにより、基板の切断と独立した
任意の時点まで一括した断線の検査を可能としながらも
静電気によるアクティブ素子の破壊や特性の変動発生も
低減でき、静電気(こよる不良発生を抑え、コストの低
減と生産性の向上をはかれ、実用的にきわめて有効であ
る。
Effects of the Invention As described above, by using the active matrix array substrate of the present invention, it is possible to inspect for disconnections at any point independent of the cutting of the substrate, while also preventing damage to active elements due to static electricity and changes in characteristics. It also reduces the occurrence of fluctuations, suppresses the occurrence of defects caused by static electricity, reduces costs, and improves productivity, making it extremely effective in practical terms.

また本発明の上記3実施例で、1枚の基板から1枚のア
クティブマトリックスアレイ基板しか作らない場合には
、切断線ABCDの外側は実現しようとする液晶表示装
置と関係しないので、基板切断を全くおこなわなくても
特に問題はなく、この場合には切断作業を省略でき工程
が簡略化されるという効果も生ずる。
In addition, in the above three embodiments of the present invention, when only one active matrix array substrate is made from one substrate, the outside of the cutting line ABCD is not related to the liquid crystal display device to be realized, so cutting the substrate is not necessary. There is no problem even if the cutting operation is not performed at all, and in this case, the cutting operation can be omitted and the process can be simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例のアクティブマトリック
スアレイ基板の要部平面図、第2図は第1図における第
1の配線間のリングダイオードを介した第4の配線によ
る接続の説明図であり、第2図(a)が回路図、第2図
(b)は要部平面図、第2図(c)と第2図(d)はそ
れぞれ第2図(b)のAB線とCD線での断面図、第3
図は第2の実施例のアクティブマトリックスアレイ基板
の要部平面図、第4図は第3の実施例のアクティブマト
リックスアレイ基板の要部平面図、第5図は従来のアク
ティブマトリックスアレイ基板の要部平面図である。 100・・・基板、101・・・第1の配線、102・
・・第2の配線、103・・・第3の配線、104・・
・第4の配線、105・・・共通電極配線、107・・
・ダイオード。 代理人の氏名 弁理士 中尾敏男 ばか1名第2図 (久) 恢      く ’:J’* 5 UM        、。
FIG. 1 is a plan view of the main parts of an active matrix array substrate according to the first embodiment of the present invention, and FIG. 2 is an explanation of the connection by the fourth wiring via the ring diode between the first wirings in FIG. 1. FIG. 2(a) is a circuit diagram, FIG. 2(b) is a plan view of the main part, and FIG. 2(c) and FIG. 2(d) are the AB line of FIG. and cross-sectional view along CD line, 3rd
The figure is a plan view of main parts of an active matrix array substrate of a second embodiment, FIG. 4 is a plan view of main parts of an active matrix array substrate of a third embodiment, and FIG. 5 is a main part of a conventional active matrix array substrate. FIG. 100... Substrate, 101... First wiring, 102...
...Second wiring, 103...Third wiring, 104...
・Fourth wiring, 105... Common electrode wiring, 107...
·diode. Name of agent: Patent attorney Toshio Nakao Idiot 1 figure 2 (his) 恢ku':J'*5 UM,.

Claims (7)

【特許請求の範囲】[Claims] (1)複数本の第1の配線と複数本の第2の配線を絶縁
層を介して互いに交差するように有し、前記第1の配線
と前記第2の配線に電気的に接続されたアクティブ素子
をマトリックス状に有し、前記第1の配線あるいは前記
第2の配線に属する複数本の配線群の隣接する配線どう
しが配線の末端付近で第3の配線による接続あるいは非
線型素子を介した第4の配線による接続によって互いに
接続され、且つ前記第3の配線による接続により前記配
線群を連続的に蛇行した一本の配線とした構成のアクテ
ィブマトリックスアレイ基板を用い、前記アクティブマ
トリックスアレイ基板に対して切断作業や表面処理作業
あるいは他の部品との接合作業等を行い、この後に前記
第3の配線による接続と非線型素子を介した前記第4の
配線による接続をエッチングにより切り離すことを特徴
とするアクティブマトリックス駆動型装置の製造方法。
(1) It has a plurality of first wirings and a plurality of second wirings intersecting with each other via an insulating layer, and is electrically connected to the first wiring and the second wiring. Active elements are arranged in a matrix, and adjacent wires of a group of wires belonging to the first wire or the second wire are connected to each other by a third wire or via a non-linear element near the end of the wire. using an active matrix array substrate configured such that the wires are connected to each other by a fourth wire connected to each other, and the wire group is made into a continuous meandering wire by a connection by the third wire; Cutting work, surface treatment work, or joining work with other parts is performed on the material, and then the connection by the third wiring and the connection by the fourth wiring via the non-linear element are separated by etching. A method of manufacturing a featured active matrix drive type device.
(2)第3の配線と第4の配線を形成した後に絶縁層を
形成し、その後に前記第3の配線と前記第4の配線の少
なくとも一部分が露出するように前記絶縁層を選択形成
した構成のアクティブマトリックスアレイ基板を用い、
前記第3の配線による接続と非線型素子を介した前記第
4の配線による接続の切り離しを前記露出部分の配線の
材料をエッチングにより除去することによりおこなうこ
とを特徴とする特許請求の範囲第1項記載のアクティブ
マトリックス駆動型装置の製造方法。
(2) After forming the third wiring and the fourth wiring, an insulating layer is formed, and then the insulating layer is selectively formed so that at least a portion of the third wiring and the fourth wiring is exposed. Using an active matrix array substrate of the configuration,
Claim 1, characterized in that the connection by the third wiring and the connection by the fourth wiring via the non-linear element are separated by removing the material of the exposed portion of the wiring by etching. A method for manufacturing an active matrix driven device as described in .
(3)第3の配線と第4の配線の非線型素子を除いた部
分が第1の配線あるいは第2の配線のいずれか一方と同
時に形成されたアクティブマトリックスアレイ基板を用
いることを特徴とする特許請求の範囲第1項記載のアク
ティブマトリックス駆動型装置の製造方法。
(3) It is characterized by using an active matrix array substrate in which the portions of the third wiring and the fourth wiring excluding the non-linear elements are formed simultaneously with either the first wiring or the second wiring. A method of manufacturing an active matrix drive type device according to claim 1.
(4)第1の配線と第2の配線とが非線型素子を介した
第4の配線により接続されたアクティブマトリックスア
レイ基板を用いることを特徴とする特許請求の範囲第1
項記載のアクティブマトリックス駆動型装置の製造方法
(4) Claim 1, characterized in that an active matrix array substrate is used in which the first wiring and the second wiring are connected by a fourth wiring via a non-linear element.
A method for manufacturing an active matrix driven device as described in .
(5)コンデンサを介してアクティブ素子に接続された
共通電極配線を有し前記共通電極配線と第1の配線ある
いは前記共通電極配線と第2の配線とが第3の配線によ
り接続されるかあるいは非線型素子を介した第4の配線
により接続されたアクティブマトリックスアレイ基板を
用いることを特徴とする特許請求の範囲第1項記載のア
クティブマトリックス駆動型装置の製造方法。
(5) A common electrode wiring is connected to the active element via a capacitor, and the common electrode wiring and the first wiring or the common electrode wiring and the second wiring are connected by a third wiring, or The method of manufacturing an active matrix drive type device according to claim 1, characterized in that an active matrix array substrate connected by a fourth wiring via a non-linear element is used.
(6)非線型素子を介した第4の配線がダイオードを介
した配線であるアクティブマトリックスアレイ基板を用
いることを特徴とする特許請求の範囲第1項記載のアク
ティブマトリックス駆動型装置の製造方法。
(6) A method of manufacturing an active matrix drive type device according to claim 1, characterized in that an active matrix array substrate is used in which the fourth wiring via a non-linear element is wiring via a diode.
(7)ダイオードを介した第4の配線がリングダイオー
ドを介した配線であることを特徴とする特許請求の範囲
第6項記載のアクティブマトリックス駆動型装置の製造
方法。
(7) The method for manufacturing an active matrix drive type device according to claim 6, wherein the fourth wiring through a diode is wiring through a ring diode.
JP61254026A 1986-10-24 1986-10-24 Manufacture of active matrix driven-type device Pending JPS63106788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61254026A JPS63106788A (en) 1986-10-24 1986-10-24 Manufacture of active matrix driven-type device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61254026A JPS63106788A (en) 1986-10-24 1986-10-24 Manufacture of active matrix driven-type device

Publications (1)

Publication Number Publication Date
JPS63106788A true JPS63106788A (en) 1988-05-11

Family

ID=17259205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61254026A Pending JPS63106788A (en) 1986-10-24 1986-10-24 Manufacture of active matrix driven-type device

Country Status (1)

Country Link
JP (1) JPS63106788A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (en) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd Manufacture and inspection of matrix type image display device and protecting circuit for such device
JPH0372321A (en) * 1989-08-14 1991-03-27 Sharp Corp Active matrix display device
JPH03296725A (en) * 1990-04-17 1991-12-27 Nec Corp Matrix electrode substrate
WO1997006465A1 (en) * 1995-08-07 1997-02-20 Hitachi, Ltd. Active matrix type liquid crystal display device resistant to static electricity
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
US6122030A (en) * 1996-11-28 2000-09-19 Sharp Kabushiki Kaisha Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device
US6342931B2 (en) 1998-03-20 2002-01-29 Sharp Kabushiki Kaisha Active-matrix substrate and inspecting method thereof
US6411348B2 (en) 1996-07-02 2002-06-25 Sharp Kabushiki Kaisha Active matrix substrate and producing method of the same
US7335953B2 (en) 2002-10-29 2008-02-26 Seiko Epson Corporation Circuit substrate, electro-optical device, and electronic apparatus
JP2018128701A (en) * 2004-05-21 2018-08-16 株式会社半導体エネルギー研究所 Display device
JP2019184938A (en) * 2018-04-16 2019-10-24 シャープ株式会社 Active matrix substrate, display device, and defect correction method of active matrix substrate
JP2021121848A (en) * 2008-10-08 2021-08-26 株式会社半導体エネルギー研究所 Liquid crystal display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118617A (en) * 1988-10-28 1990-05-02 Matsushita Electric Ind Co Ltd Manufacture and inspection of matrix type image display device and protecting circuit for such device
JPH0372321A (en) * 1989-08-14 1991-03-27 Sharp Corp Active matrix display device
JPH03296725A (en) * 1990-04-17 1991-12-27 Nec Corp Matrix electrode substrate
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
WO1997006465A1 (en) * 1995-08-07 1997-02-20 Hitachi, Ltd. Active matrix type liquid crystal display device resistant to static electricity
US6411348B2 (en) 1996-07-02 2002-06-25 Sharp Kabushiki Kaisha Active matrix substrate and producing method of the same
US6122030A (en) * 1996-11-28 2000-09-19 Sharp Kabushiki Kaisha Insulating-film layer and sealant arrangement for protective circuit devices in a liquid crystal display device
US6342931B2 (en) 1998-03-20 2002-01-29 Sharp Kabushiki Kaisha Active-matrix substrate and inspecting method thereof
US7335953B2 (en) 2002-10-29 2008-02-26 Seiko Epson Corporation Circuit substrate, electro-optical device, and electronic apparatus
JP2018128701A (en) * 2004-05-21 2018-08-16 株式会社半導体エネルギー研究所 Display device
JP2021121848A (en) * 2008-10-08 2021-08-26 株式会社半導体エネルギー研究所 Liquid crystal display device
JP2019184938A (en) * 2018-04-16 2019-10-24 シャープ株式会社 Active matrix substrate, display device, and defect correction method of active matrix substrate
CN110390915A (en) * 2018-04-16 2019-10-29 夏普株式会社 The defect correcting method of active-matrix substrate, display device and active-matrix substrate
US10854639B2 (en) 2018-04-16 2020-12-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for repairing defect of active matrix substrate
CN110390915B (en) * 2018-04-16 2021-10-12 夏普株式会社 Active matrix substrate, display device, and method for correcting defect of active matrix substrate

Similar Documents

Publication Publication Date Title
KR0152375B1 (en) Liquid crystal display device
KR940006156B1 (en) Method of manufacturing liquid crystal display device
US8780309B2 (en) Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same
JP5053479B2 (en) Matrix array substrate and manufacturing method thereof
KR20040062161A (en) display substrate including multi array cell and manufacturing method the same
JPS63106788A (en) Manufacture of active matrix driven-type device
JPH09160073A (en) Liquid crystal display device
JPS61249078A (en) Matrix type display unit
JPH05341246A (en) Manufacture of matrix type display element
JP2583891B2 (en) Method of manufacturing active matrix display device
KR101354317B1 (en) Display device having electrostatic protection structure
JPH028817A (en) Manufacture of electric device
KR100621533B1 (en) Array substrate for Liquid crystal display and method for fabricating thereof
JPS62265688A (en) Active matrix array
JPS62265689A (en) Manufacture of active matrix driver
JPS6112268B2 (en)
JPS63316084A (en) Manufacture of thin film active element array
JP3273905B2 (en) Active matrix substrate for liquid crystal display device and inspection method therefor
JPH04355729A (en) Liquid crystal display device and its manufacture
JP2773130B2 (en) Method for manufacturing active matrix type liquid crystal display device
JPH09113562A (en) Inspecting method for liquid crystal matrix display panel
JPH09113923A (en) Manufacture of liquid crystal display device
JPH11119257A (en) Tft substrate and its production
JPH05134261A (en) Liquid crystal display device
JPH0457114B2 (en)