JPS626576Y2 - - Google Patents

Info

Publication number
JPS626576Y2
JPS626576Y2 JP1980114021U JP11402180U JPS626576Y2 JP S626576 Y2 JPS626576 Y2 JP S626576Y2 JP 1980114021 U JP1980114021 U JP 1980114021U JP 11402180 U JP11402180 U JP 11402180U JP S626576 Y2 JPS626576 Y2 JP S626576Y2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
circuit
resistor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980114021U
Other languages
Japanese (ja)
Other versions
JPS5738321U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980114021U priority Critical patent/JPS626576Y2/ja
Publication of JPS5738321U publication Critical patent/JPS5738321U/ja
Application granted granted Critical
Publication of JPS626576Y2 publication Critical patent/JPS626576Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は、例えばテープレコーダ等の音声回路
にバイアス電源を供給する電源スイツチング回路
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power switching circuit that supplies bias power to an audio circuit such as a tape recorder.

テープレコーダ等における録音バイアス電源の
ON−OFF時に発生する雑音(ノイズ)は、その
バイアス電圧波形の立上り及び立下り特性によつ
て大きく左右されるものであるため、従来は許容
時間(例えば100msec又は200msec)内に徐々に
変化するようにしている。このような従来回路の
一例として第1図に示すものを挙げることができ
る。この回路は、+B電源と接地間に設けられた
切換スイツチSWと、抵抗R0を介して+B電源が
コレクタに接続され、ベースと接地間にコンデン
サC1が接続されたNPNスイツチングトランジス
タQ0と、このトランジスタQ0のエミツタ側出力
を入力とする発振回路(又はバツフア回路)
OSCと、この発振回路OSCの出力側と接地間に
挿入接続された録音ヘツドHDとによつて構成さ
れ、切換スイツチSWをON,OFFすることによ
り、このスイツチSWとトランジスタQ0のベース
との間に挿入接続された抵抗R1と前記コンデン
サC1との時定数に基づく立上り及び立下り特性
を有する第2図に示すような電圧波形VA,VB
トランジスタQ0の出力点A及び発振回路OSCの
出力点Bにそれぞれ発生するようになつている。
Recording bias power supply for tape recorders etc.
Since the noise generated during ON-OFF is largely influenced by the rise and fall characteristics of the bias voltage waveform, conventionally it changes gradually within a permissible time (e.g. 100msec or 200msec). That's what I do. An example of such a conventional circuit is shown in FIG. This circuit consists of a changeover switch SW provided between the +B power supply and ground, an NPN switching transistor Q 0 whose collector is connected to the +B power supply via a resistor R 0 , and a capacitor C 1 connected between its base and ground. and an oscillation circuit (or buffer circuit) that takes the emitter side output of this transistor Q 0 as input.
It consists of an OSC and a recording head HD inserted and connected between the output side of this oscillation circuit OSC and the ground.By turning the changeover switch SW ON and OFF, the switch SW and the base of the transistor Q0 are connected. The voltage waveforms V A and V B as shown in FIG. 2, which have rise and fall characteristics based on the time constants of the resistor R 1 and the capacitor C 1 inserted between them, are applied to the output point A of the transistor Q 0 and They are generated at output point B of the oscillation circuit OSC.

第1図におけるA点の電圧波形VA(第2図に
示す)の立上り特性TONは次式(1)により、又立下
り特性TOFFは次式(2)によつて表わされるカーブ
となる。尚、tは時間である。
The rising characteristic T ON of the voltage waveform V A at point A in Fig. 1 (shown in Fig. 2) is expressed by the following equation (1), and the falling characteristic T OFF is expressed by the following equation (2). Become. Note that t is time.

ここで立上りを考えてみると、初めの1時定数
(x=t/C1R1)では約70%の速い立上りを示
し、2時定数で86%、3時定数で95%というよう
にレベルが大きくなるに従つて緩やかに立上るこ
とになり、ノイズの出やすいレベルの大きなとこ
ろでの立上りスピードが遅くなるので略理想的な
立上り特性を示している。
If we consider the rise here, the first 1 time constant (x = t/C 1 R 1 ) shows a fast rise of about 70%, the 2nd time constant shows a fast rise of about 70%, the 3rd time constant shows a fast rise of 95%, and so on. As the level increases, the rise becomes more gradual, and the rise speed becomes slower at high levels where noise is likely to occur, thus exhibiting approximately ideal rise characteristics.

これに対して立下りを考えてみると、初めの1
時定数で70%の速い立下りを示し、その後は緩や
かに立下る特性を示し、ノイズの出やすいレベル
の高いところで急速に立下ることになるため好ま
しくない。ここで、立下りスピードを遅くするた
めには立下り時定数を立上り時定数の3倍程度に
設定する必要があるが、一般に業務用のテープレ
コーダにあつては立上り及び立下り時間を短縮化
する要求があり、単に立下り時定数を長くするこ
とは前記要求を満足しないことになる。
On the other hand, if we consider the falling edge, the first 1
It exhibits a fast fall with a time constant of 70% and then a slow fall, which is undesirable because it falls quickly at a high level where noise is likely to occur. Here, in order to slow down the falling speed, it is necessary to set the falling time constant to about three times the rising time constant, but in general, for professional tape recorders, the rising and falling times are shortened. Simply increasing the falling time constant will not satisfy the above requirement.

本考案は前記事情に鑑みてなされたものであ
り、立上り時間と同等の立下り時間を有するもの
でありながらバイアス電源のスイツチング時のノ
イズ発生を低減化することができる電源スイツチ
ング回路を提供することを目的とするものであ
る。
The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to provide a power supply switching circuit that has a fall time equivalent to the rise time and is capable of reducing noise generation when switching a bias power supply. The purpose is to

以下実施例により本考案を具体的に説明する。 The present invention will be specifically explained below with reference to Examples.

第3図は本考案回路の一実施例回路図である。
この回路は+B電源側にOFF接点(黒丸)が接
続され、接地側にON接点(白丸)が接続され抵
抗R5を介して接触子が+B電源に接続された切
換スイツチSWと、+B電源にエミツタが接続さ
れ、ベースが抵抗を介して前記スイツチSWの
接触子に接続されたPNPスイツチングトランジス
タQ1と、このトランジスタQ1のコレクタと接地
間に電界効果型トランジスタQ2及び抵抗R7を直
列接続してなる定電流手段CICと、前記トランジ
スタQ1のコレクタとバツフア用NPNトランジス
タQ3のベースとの間に抵抗R4が直列接続され、
トランジスタQ3のベースと接地間にコンデンサ
C3が挿入接続され、放電経路に順方向接続のダ
イオードD2が接続されてなる第1の時定数回路
と、前記切換スイツチSWの接触子と前記定電流
手段CICのトランジスタQ2のソースSとの間に抵
抗R2及びコンデンサC2が直列接続され、抵抗R2
と並列に放電経路に順方向接続のダイオードD1
及び抵抗R3(この抵抗R3はダイオードD1への過
大電流を防止するための低抵抗器である)の直列
回路が接続されてなる第2の時定数回路と、前記
バツフア用トランジスタQ3のエミツタと接地側
に挿入接続された発振回路(又はバツフア回路)
OSCと、この発振回路OSCの出力側に接続され
た録音ヘツドHDとによつて構成されている。
尚、前記定電流手段CIC内のトランジスタQ2は例
えばNチヤンネル接合型電界効果トランジスタで
あり、ゲートGは接地されている。従つてドレイ
ンDの電圧の如何に拘わらずこのトランジスタ
Q2に流れる電流は一定であり、その一定電流の
値はS−G(ソース、ゲート)間電圧によつて変
化し、例えばS−G間電圧が小さいと電流は多く
流れ、S−G間電圧が大きいと逆に少なくなるよ
うに変化する。
FIG. 3 is a circuit diagram of one embodiment of the circuit of the present invention.
This circuit consists of a changeover switch SW with an OFF contact (black circle) connected to the +B power supply side, an ON contact (white circle) connected to the ground side, and a contactor connected to the +B power supply via resistor R5 . A PNP switching transistor Q 1 has its emitter connected and its base connected to the contact of the switch SW via a resistor 6 , and a field effect transistor Q 2 and a resistor R 7 are connected between the collector of this transistor Q 1 and ground . A resistor R4 is connected in series between the collector of the transistor Q1 and the base of the buffer NPN transistor Q3 ,
Capacitor between the base of transistor Q 3 and ground
C 3 is inserted and connected, and a forward-connected diode D 2 is connected to the discharge path, the contactor of the changeover switch SW and the source S of the transistor Q 2 of the constant current means CIC. A resistor R 2 and a capacitor C 2 are connected in series between the resistor R 2
forward connected diode D 1 in the discharge path in parallel with
and a resistor R 3 (this resistor R 3 is a low resistor for preventing excessive current to the diode D 1 ) connected in series, and the buffer transistor Q 3 . Oscillation circuit (or buffer circuit) connected to the emitter and ground side of
It consists of an OSC and a recording head HD connected to the output side of this oscillation circuit OSC.
The transistor Q2 in the constant current means CIC is, for example, an N-channel junction field effect transistor, and its gate G is grounded. Therefore, regardless of the voltage at the drain D, this transistor
The current flowing through Q 2 is constant, and the value of the constant current changes depending on the voltage between SG (source, gate). For example, if the voltage between SG and When the voltage is large, it changes so that it decreases.

次に第4図の波形図をも参照に加えて前記回路
の動作を説明する。
Next, the operation of the circuit will be explained with reference to the waveform diagram of FIG. 4.

今、スイツチSWをRecON接点側(接地側)に
換えると、PNPトランジスタQ1が導通し、この
トランジスタQ1を通して+B電源からの電流が
第1の時定数回路を構成する抵抗R4及びコンデ
ンサC3を介して接地側に流れ、コンデンサC3
充電する。このとき、第2の時定数回路を構成す
る抵抗R2とコンデンサC2の電荷はダイオードD1
と抵抗R3を通じ、更に切換スイツチSWを通して
放電されるが、トランジスタQ1はこれに影響さ
れずに導通するので、第1の時定数回路のコンデ
ンサC3の両端間電圧Eは次式(3)で表わされるこ
とになる。
Now, when the switch SW is changed to the RecON contact side (ground side), the PNP transistor Q 1 becomes conductive, and the current from the +B power supply passes through this transistor Q 1 to the resistor R 4 and capacitor C that constitute the first time constant circuit. 3 to the ground side and charges capacitor C3 . At this time, the charges of the resistor R 2 and capacitor C 2 that constitute the second time constant circuit are transferred to the diode D 1
is discharged through the resistor R 3 and the changeover switch SW, but the transistor Q 1 conducts without being affected by this, so the voltage E across the capacitor C 3 of the first time constant circuit is calculated by the following equation (3 ).

ここでVBは+B電源の電圧、tは時間であ
る。従つて、その立上り特性TONは従来回路と同
様に許容時間t内に立上ると共に、特にレベルの
大きな部分では緩やかに立上る理想的な特性を示
す。ここで、トランジスタQ3の入力インピーダ
ンスが抵抗R4よりも十分大きなものとすればト
ランジスタQ3のエミツタからは前記電圧Eと略
同等のバイアス電圧が得られることになる。
Here, V B is the voltage of the +B power supply, and t is the time. Therefore, the rise characteristic T ON exhibits an ideal characteristic in that it rises within the allowable time t as in the conventional circuit, and also rises slowly especially in the large level portion. Here, if the input impedance of the transistor Q3 is sufficiently larger than the resistor R4 , a bias voltage substantially equivalent to the voltage E can be obtained from the emitter of the transistor Q3 .

次に、スイツチSWをRecOFF接点側(+B電
源側)に切換えると、PNPトランジスタQ1は非
導通となり、第1の時定数回路のコンデンサC3
に蓄積された電荷はダイオードD2を通して定電
流手段CICのトランジスタQ2及び抵抗R7を介し
て放電される。このとき同時に+B電源からスイ
ツチSWを通して第2の時定数回路を構成する抵
抗R2及びコンデンサC2、そして抵抗R7を介して
接地側に電流Iが流れ、コンデンサC2に充電が
行なわれる。このときの電流Iは第4図に示すよ
うに第2の時定数回路の抵抗R2,コンデンサC2
及び抵抗R7で決まる時定数によつて減少するよ
うに変化する。このため、定電流手段CICのトラ
ンジスタQ2のソースS(A点)の電圧VAは前記
スイツチOFFの瞬間に立上り、前記電流Iの変
化に対応して減少する波形となる。従つて定電流
手段CIC内のトランジスタQ2のソース・ゲート間
電圧が高い状態から急激に低くなるように変化す
るため定電流値が小さな値から大きな値へと変化
する。この結果、前記第1の時定数回路を構成す
るコンデンサC3の放電は最初緩やかに、そして
後半部分で速くなるように変化し、第4図のよう
な理想的な立下り特性TOFFを有する電圧Eが得
られることになる。即ち、もし仮にR2,C2の時
定数回路がないと、立下り波形は第4図のE波形
の鎖線Xのような直線を示し、理想的な立下り波
形とはならない。従つて、発振回路OSCの電圧
Cは第4図に示すような波形を示す。尚、前記
実施例回路において、各時定数回路及び定電流手
段を構成する場合、前記立上り及び立下り時間t
は同等の短時間内に含まれるように設定されるも
のであることは言う迄もない。又、第2の時定数
回路のコンデンサC2に蓄積された電荷はRecON
の時に抵抗R3及びダイオードD1,スイツチSWを
介して放電される。
Next, when the switch SW is switched to the Rec OFF contact side (+B power supply side), the PNP transistor Q 1 becomes non-conductive, and the capacitor C 3 of the first time constant circuit
The charge accumulated in is discharged through the diode D 2 through the transistor Q 2 and the resistor R 7 of the constant current means CIC. At the same time, a current I flows from the +B power supply through the switch SW to the ground side through the resistor R 2 and capacitor C 2 forming the second time constant circuit, and through the resistor R 7 to charge the capacitor C 2 . At this time, the current I is connected to the resistor R 2 of the second time constant circuit and the capacitor C 2 as shown in FIG.
and the time constant determined by the resistor R7 . Therefore, the voltage V A at the source S (point A) of the transistor Q 2 of the constant current means CIC has a waveform that rises at the moment the switch is turned off and decreases in response to the change in the current I. Therefore, the source-gate voltage of the transistor Q2 in the constant current means CIC changes from a high state to a sudden low value, so that the constant current value changes from a small value to a large value. As a result, the discharge of the capacitor C3 constituting the first time constant circuit changes slowly at first and then becomes faster in the latter half, and has an ideal falling characteristic TOFF as shown in FIG. A voltage E will be obtained. That is, if the time constant circuits R 2 and C 2 were not provided, the falling waveform would show a straight line like the chain line X of the E waveform in FIG. 4, and would not be an ideal falling waveform. Therefore, the voltage V C of the oscillation circuit OSC exhibits a waveform as shown in FIG. In the above embodiment circuit, when configuring each time constant circuit and constant current means, the rise and fall times t
It goes without saying that these are set to be included within an equivalent short period of time. Also, the charge accumulated in the capacitor C2 of the second time constant circuit is R ec ON
When , the voltage is discharged through the resistor R 3 , diode D 1 , and switch SW.

本考案は前記実施例に限定されず、例えば定電
流手段は時定数回路によつて定電流値が変えられ
るものであれば、どのような組合せによつて構成
しても構わない。又トランジスタの極性と電源の
極性を全く逆にして構成してもよい。
The present invention is not limited to the above-mentioned embodiments; for example, the constant current means may be configured in any combination as long as the constant current value can be changed by a time constant circuit. Alternatively, the polarity of the transistor and the polarity of the power source may be completely reversed.

以上詳述した本考案によれば、立上り時間と同
等の立下り時間を有するものでありながらバイア
ス電源のスイツチング時のノイズ発生を低減化す
ることができる電源スイツチング回路を提供する
ことができる。
According to the present invention described in detail above, it is possible to provide a power supply switching circuit which has a fall time equivalent to a rise time and is capable of reducing noise generation when switching a bias power supply.

また、本考案においては立下りのときに、第1
の時定数回路のコンデンサ3に充電されていた電
荷を定電流手段CICを通じて放電すると共に、そ
の放電電流を第2の時定数回路R2,C2の充電
電流で補正するように構成した。そのため、立下
りのときのコンデンサC3の電圧Eは、定電流手
段CICと第2の時定数回路R2,C2の特性を組
み合せた特性となり、単一の時定数回路の特性又
は単一の定電流手段の特性の場合よりも短い立下
り時間でかつ雑音を生じさせないテープレコーダ
における電源スイツチング回路が得られる。
In addition, in the present invention, the first
The electric charge stored in the capacitor 3 of the time constant circuit is discharged through the constant current means CIC, and the discharge current is corrected by the charging current of the second time constant circuit R2, C2. Therefore, the voltage E of the capacitor C3 at the time of falling has a characteristic that combines the characteristics of the constant current means CIC and the second time constant circuit R2, C2, and has the characteristic of a single time constant circuit or the characteristic of a single constant current circuit. A power switching circuit in a tape recorder is obtained which has a shorter fall time than in the case of the characteristics of the means and which does not generate noise.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来回路の一例を示す回路図、第2図
はその動作説明のための波形図、第3図は本考案
回路の一実施例回路図、第4図はその動作説明の
ための波形図である。 SW……切換スイツチ、Q1,Q2……トランジス
タ、Q2……電界効果トランジスタ、R1〜R7……
抵抗、C2,C3……コンデンサ、D1,D2……ダイ
オード、OSC……発振回路、CIC……定電流手
段、HD……録音ヘツド。
Figure 1 is a circuit diagram showing an example of a conventional circuit, Figure 2 is a waveform diagram for explaining its operation, Figure 3 is a circuit diagram of an embodiment of the circuit of the present invention, and Figure 4 is a diagram for explaining its operation. FIG. SW...Switch, Q1 , Q2 ...Transistor, Q2 ...Field effect transistor, R1 to R7 ...
Resistor, C 2 , C 3 ... Capacitor, D 1 , D 2 ... Diode, OSC ... Oscillator circuit, CIC ... Constant current means, HD ... Recording head.

Claims (1)

【実用新案登録請求の範囲】 テープレコーダの回路電源を接続するためのテ
ープレコーダにおける電源スイツチング回路にお
いて、 一方が電源に、他の一方が接地に接続された切
換スイツチSWと、 前記切換スイツチSWが接地に切換えられたと
きに導通となり、電源に切換えられたときに非導
通となるように前記切換スイツチに接続されたト
ランジスタQ1と、 前記トランジスタQ1の出力側に接続され、前
記トランジスタQ1が導通となつたときに充電が
開始される抵抗R4及びコンデンサC3で、形成
された第1の時定数回路と、 前記トランジスタQ1が非導通となつたとき
に、 前記コンデンサC3の放電路を形成するダイオ
ードD2と、 前記トランジスタQ1が非導通となつたとき
に、前記コンデンサC3の放電電流が一定になる
ように、前記コンデンサC3の放電路に接続され
た電界効果トランジスタQ2及び抵抗R7によつ
て形成された定電流手段CICと、 前記切換えスイツチSWが電源に切換えられた
ときに充電が開始されるように、一端が前記切換
スイツチSWに接続されていると共に、充電電流
を前記定電流手段CICに流すために、他の一端が
前記抵抗R7に接続された抵抗R2及びコンデン
サC2によつて形成された第2の時定数回路と、 前記第1の時定数回路のコンデンサC3の電圧
によつて、導通又は非導通に切換わるようにコン
デンサC3に接続されると共に、電源と前記テー
プレコーダーの回路部との間に接続されたトラン
ジスタQ3と によつて構成されたことを特徴とするテープレコ
ーダにおける電源スイツチング回路。
[Claims for Utility Model Registration] In a power switching circuit in a tape recorder for connecting the circuit power supply of the tape recorder, a changeover switch SW having one end connected to a power supply and the other end connected to ground; a transistor Q1 connected to said changeover switch so as to be conductive when switched to ground and non-conductive when switched to power; and a transistor Q1 connected to the output side of said transistor Q1 so that said transistor Q1 becomes conductive. a first time constant circuit formed by a resistor R4 and a capacitor C3 that start charging when the transistor Q1 becomes non-conducting; and a diode D2 that forms a discharge path for the capacitor C3 when the transistor Q1 becomes non-conductive. and a field effect transistor Q2 connected to the discharge path of the capacitor C3 and a resistor R7 so that the discharge current of the capacitor C3 becomes constant when the transistor Q1 becomes non-conductive. a constant current means CIC, one end of which is connected to the changeover switch SW so that charging is started when the changeover switch SW is switched to the power source, and a charging current flowing through the constant current means CIC; A second time constant circuit formed by a resistor R2 and a capacitor C2, the other end of which is connected to the resistor R7, and a capacitor C3 of the first time constant circuit are electrically connected or connected by the voltage of the capacitor C3. A power switching circuit in a tape recorder, characterized in that the transistor Q3 is connected to a capacitor C3 so as to be non-conductive, and is connected between a power supply and a circuit section of the tape recorder. .
JP1980114021U 1980-08-12 1980-08-12 Expired JPS626576Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980114021U JPS626576Y2 (en) 1980-08-12 1980-08-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980114021U JPS626576Y2 (en) 1980-08-12 1980-08-12

Publications (2)

Publication Number Publication Date
JPS5738321U JPS5738321U (en) 1982-03-01
JPS626576Y2 true JPS626576Y2 (en) 1987-02-16

Family

ID=29475021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980114021U Expired JPS626576Y2 (en) 1980-08-12 1980-08-12

Country Status (1)

Country Link
JP (1) JPS626576Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0121924Y2 (en) * 1985-08-27 1989-06-29
JPH0139682Y2 (en) * 1985-08-27 1989-11-29

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4722563U (en) * 1971-03-03 1972-11-14

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4722563U (en) * 1971-03-03 1972-11-14

Also Published As

Publication number Publication date
JPS5738321U (en) 1982-03-01

Similar Documents

Publication Publication Date Title
US4359649A (en) Monolithically integrable squarewave pulse generator
JPS6360634B2 (en)
CA2037944C (en) Switching converter
JPS626576Y2 (en)
US5847940A (en) Power-supply circuit
JP3704856B2 (en) Load drive circuit
JP3620766B2 (en) Voltage supply circuit for amplifier
JPS5953747B2 (en) Track interruption device
JPH11220877A (en) Switching power-supply apparatus
JP2999781B2 (en) Oscillation circuit
JP3429969B2 (en) Bias circuit
JPH065985B2 (en) Switching drive circuit
JPS6122345Y2 (en)
JP2623739B2 (en) Sawtooth oscillation circuit
JPH043130B2 (en)
JP2564054Y2 (en) Switching power supply
JPH0115217Y2 (en)
JPH0130852Y2 (en)
JPS6311768Y2 (en)
JPS5837131Y2 (en) Amplifier power supply circuit
JPS6016054B2 (en) Relay drive circuit
JPH047604B2 (en)
JPS6012580B2 (en) Input buffer circuit device
JPS5813634Y2 (en) Muting signal generation circuit
JPH024500Y2 (en)