JPS6258194B2 - - Google Patents

Info

Publication number
JPS6258194B2
JPS6258194B2 JP51005109A JP510976A JPS6258194B2 JP S6258194 B2 JPS6258194 B2 JP S6258194B2 JP 51005109 A JP51005109 A JP 51005109A JP 510976 A JP510976 A JP 510976A JP S6258194 B2 JPS6258194 B2 JP S6258194B2
Authority
JP
Japan
Prior art keywords
threshold level
display
signal
intensity
display system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51005109A
Other languages
Japanese (ja)
Other versions
JPS5197919A (en
Inventor
Haabaato Ninku Uiriamu
Norisu Judeisu Chaaruzu
Sherudon Robaatsu Chaaruzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/542,862 external-priority patent/US3959583A/en
Priority claimed from US542861*A external-priority patent/US3925609A/en
Priority claimed from US05/542,863 external-priority patent/US3937878A/en
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS5197919A publication Critical patent/JPS5197919A/ja
Publication of JPS6258194B2 publication Critical patent/JPS6258194B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Radiation-Therapy Devices (AREA)
  • Nuclear Medicine (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はデイスプレイ・システムに関する。2
レベルデイスプレイ・システムにおいては、2つ
の発光状態のいずれかを取ることができ、密接し
て並べられた複数個のデイスプレイセルのマトリ
クスから成るデイスプレイパネルが用いられる。
すなわち、各デイスプレイセルは、完全に励起さ
れる(オン)か、全く励起されない(オフ)かの
いずれかである。画像や他のグラフ・データはセ
ルを選択的に励起することによつて2レベルデイ
スプレイパネル上に表示することができる。 2レベルデイスプレイパネルの各セルは完全に
オンとなるか、完全にオフであるかのいずれかで
あるため、パネルは再生すべき像のグレーレベル
(中間明度)を表示する能力を本質的に持たな
い。しかしながら、“デイザ処理”として知られ
ている技術を用いるとグレーレベルの印象を再生
できることが知られている。いわゆる“デイザー
ド・デイスプレイ・システム”においては、オン
及びオフのセルを適切に配置することによつて観
察者は種々のグレーレベル、すなわち種々の明度
を知覚する。 デイザ処理は、2レベルデイスプレイ・システ
ムにおいて、再生されるべき像を画素のマトリツ
クスに分割し、各画素をデイスプレイパネルの各
セルに対応づけることによつて実現される。各デ
イスプレイセルには予め定めたデイザしきい値が
割当てられている。ある画素の強度(明度)が、
対応するセルに割当てられたデイザしきい値より
も大きいと、そのセルはオンにされる。そうでな
ければそのセルはオフに保たれる。 動画像を表示できるデイザード・デイスプレ
イ・システムは、理論上は、画像フレームを目に
チラツキのでないような十分な早さで順次デイザ
表示することによつて実現できる。 “書込み”すなわち“励起”信号はあるフレー
ムにおいてオンとすべきセルの各々に印加され、
“消去”又は反励起”信号はそのフレームでオフ
とすべきセルに印加される。しかしながら、この
ような動画技術では、あるフレームにおけるセル
の状態が前のフレームにおける状態と異つている
か否かにかかわらずセルがアクセスされるため書
込み又は消去信号は極めて高い頻度で送出されね
ばならない。都合の悪いことに、ある2レベルデ
イスプレイパネル、特に一例として市販されてお
り最も入手しやすいプラズマデイスプレイパネル
の速度は、良好な動画像を表示するために1秒当
りに必要な多数のアクセスをできるほど速くはな
い。これが可能であるような2レベルデイスプレ
イパネルは極めて高価である。 本発明に従えば、選択的に励起及び反励起され
てその各々が表示すべき像の画素に対応している
複数個の2レベルデイスプレイ領域と、非励起状
態にある領域であり対応する像画素の強度がその
領域に関連したしきい値レベルと第1の予め定め
た関係にあるデイスプレイ領域の各々のみを及び
励起状態にある領域であり対応する画素へ強度が
その領域に関連したしきい値レベルと第2の予め
定めた関係にあるデイスプレイ領域の各々のみと
をアクセスする手段とを含んだデイスプレイ・シ
ステムが提供されている。 デイスプレイ領域はn領域×n領域の形式の複
数個のサブマトリクスを含むマトリクスとして構
成することができ、サブマトリクスの各々におけ
る領域にはサブマトリクスに共通なしきい値マト
リクスDoから得られ、異つたしきい値レベルが
割り当てられている。nは2の整数べき乗の数で
あり、該マトリクスDoは2×2の形式でマトリ
クス k〔4Do/2〕、k〔4Do/2+Uo/2〕、k〔4Do/2
+2Uo/2〕及びk〔4Do/2+3Uo/2〕から成
り、D2は数“0”,“1”,“2”及び“3”から
成る2×2のマトリクスであり、Uo/2は全要素
が“1”のn/2×n/2のマトリクスであり、
kは予め定めたスカラ定数である。 該アクセス手段は、非励起状態にある領域であ
りその領域に対応した像画素の強度が該領域に関
連したしきい値レベルより大きな上部しきい値レ
ベルを越えているデイスプレイ領域のみを及び励
起状態にある領域であり該領域に対応した像画素
の強度が該領域に関連したしきい値レベルよりも
小さな下部しきい値レベルよりも低いデイスプレ
イ領域のみをアクセスするよう構成されている。 アクセス手段は、その各々がデイスプレイ領域
に対応しかつこの領域が励起されているか否かを
示す複数個のビツトを蓄えるためのメモリと、像
画素の各々の強度が該画素に対応するデイスプレ
イ領域に関連したしきい値レベルと第1の予め定
めた関係にあることに応動して第1の信号を発生
し、また像画素の各々の強度がこの画素に対応す
るデイスプレイ領域に関連したしきい値レベルと
第2の予め定めた関係にあることに応動して第2
の信号を発生する手段と、第1の信号が存在しか
つメモリ内のビツトが非励起領域であることを示
している場合と、第2の信号が存在しかつメモリ
内のビツトが励起領域であることを示している場
合とにおいて、領域をアクセスするための信号を
発生する手段とを含んでいる。 アクセス手段はしきい値レベルを示す信号を蓄
えるための別のメモリを含み、第1及び第2の信
号を発生するための手段は各像画素の強度と対応
して蓄えられているしきい値レベルとを比較して
画素の強度がしきい値レベルより大きいか小さい
かにそれぞれ応動して第1及び第2の信号を発生
するための比較器を含んでいる。 対応する像画素の強度が上部又は下部しきい値
より大きいか小さい時に、それぞれ非励起及び励
起状態にあるデイスプレイ領域のみがアクセスさ
れる場合には、アクセス手段はしきい値レベルを
表わす信号を蓄えるための別のメモリと、メモリ
に蓄えられた対応するビツトが非励起又は励起領
域のいずれであるかを示しているかに応じて別の
メモリに蓄えられた信号に値を加算し又は減算す
ることによつて上部又は下部しきい値を設定する
手段とを含み、また第1及び第2の信号を発生す
る手段は像画素の強度と付随する上部又は下部し
きい値レベルとを比較するための比較器を含み、
画素の強度が上部しきい値レベルより大きいか、
あるいは下部しきい値レベルより小さいかに応じ
て第1又は第2の信号を発生する。 該上部及び下部しきい値レベルの差を可変とす
ると都合が良い。デイスプレイ領域へのアクセス
頻度が予め定めたレベルを越えたことに応動し
て、別のメモリに蓄えられた信号に加算又は減算
する値を増加させる手段を設けることもできる。 本発明は添付の図を参照しながら例を見ること
により、より明確となろう。 第1図は動画デイザ・デイスプレイ・システム
を示しており、これはカメラ10、信号処理器4
0及び2レベルデイスプレイパネル70を含んで
いる。パネル70は例えば米国特許第3671938号
に示されているようなプラズマデイスプレイパネ
ルを用いることができる。しかし、本発明は任意
の形式の2レベルデイスプレイパネルによつて実
現できる。パネル70は4096個のデイスプレイ領
域すなわちデイスプレイセルを含んでおり、これ
らは64行・64列のマトリクスとして配置されてい
る。ここで、いうまでもなくデイスプレイセルの
数は単なる一例にすぎないことは明らかである。
2レベルデイスプレイパネル70の各セルは、2
つの状態、すなわち完全に励起されてオンである
状態又は全く励起されずにオフである状態のいず
れかにある。 パネル70の右下の部分が拡大されて第2図に
示されている。その各セルにはデイザしきい値が
割り当てられており、その値は次のような予め定
めた16要素“デイザ・マトリクス”から取られて
いる。 第2図に示されているように、パネル70は複
数個のサブマトリクスに分割されているものとみ
なすことができ、その各々が16個のセルを含んで
いることになる。任意のサブマトリクス内の各セ
ルには、上のデイザ・マトリクスから取られた異
なつたしきい値が与えられている。 このデイザ・マトリクスは、使用目的に応じて
16要素よりも多くの要素を含むより大きいもの、
あるいはより小さいものを用いることもできる。
デイザ・マトリクス当りのセル数を増加させる
と、像の分解能を落すことなくグレー・レベルの
数を増加させることができる。逆にデイザ・マト
リクス当りのセル数を減少させるとグレイ・レベ
ルが限定されてしまう。 最良の結果を得るためには、その大きさにはか
かわらず、デイザ・マトリクス内で数値的に連続
したしきい値は、マトリクス内で空間的に互いに
離さねばならない。nを2のベき乗の整数とする
とき一般的にnセル×nセルのデイザ・マトリク
スDoで上の条件を満足するものは、4つのマト
リクスk〔4Do/2〕,k〔4Do/2+Uo/2〕,k
〔4Do/2+2Uo/2〕及びk〔4Do/2+3Uo/2〕を
2×2の方法で次のように配置することによつて
構成できることが知られている。 これは明らかに回帰的な定義であり、n=2と
した時のD2は数“0”,“1”,“2”及び“3”
を含む2×2のマトリクス
The present invention relates to display systems. 2
Level display systems employ a display panel consisting of a matrix of closely spaced display cells that can assume either of two light emitting states.
That is, each display cell is either fully excited (on) or not excited at all (off). Images and other graphical data can be displayed on the two-level display panel by selectively exciting the cells. Because each cell in a two-level display panel is either fully on or completely off, the panel inherently has the ability to display a gray level (intermediate brightness) of the image to be reproduced. do not have. However, it is known that the impression of gray levels can be reproduced using a technique known as "dithering". In so-called "dizard display systems", by appropriately arranging on and off cells, the viewer perceives different gray levels, ie different brightnesses. Dithering is accomplished in two-level display systems by dividing the image to be reproduced into a matrix of pixels, each pixel being associated with a cell in the display panel. Each display cell is assigned a predetermined dither threshold. The intensity (brightness) of a certain pixel is
A cell is turned on if it is greater than the dither threshold assigned to the corresponding cell. Otherwise the cell is kept off. A dithered display system capable of displaying moving images could theoretically be implemented by dithering image frames in sequence at a speed sufficient to avoid flickering to the eye. A “write” or “excitation” signal is applied to each cell to be turned on in a frame;
An "erasure" or de-excitation" signal is applied to the cells that are to be turned off in that frame. However, in such video techniques, it is difficult to determine whether the state of a cell in one frame is different from the state in the previous frame. Unfortunately, the write or erase signals must be sent very frequently as the cells are accessed regardless of the speed of some two-level display panels, particularly plasma display panels, which are the most readily available on the market. is not fast enough to accommodate the large number of accesses per second required to display good moving images; two-level display panels that can do this are extremely expensive. a plurality of two-level display regions, each of which is excited and de-excited, each corresponding to a pixel of the image to be displayed; and a region which is in a non-excited state, and the intensity of the corresponding image pixel is related to that region. only each of the display regions is in a first predetermined relationship with the threshold level associated with the region and the intensity of the region in the excited state and the corresponding pixel is in a first predetermined relationship with the threshold level associated with that region. and means for accessing only each of the related display areas. The display areas are configured as a matrix including a plurality of submatrices in the form of n areas by n areas. , and regions in each of the submatrices are assigned different threshold levels, derived from a threshold matrix D o common to the submatrices, where n is an integer power of 2; D o is a matrix k [4D o/2 ], k [4D o/2 + U o/2 ], k [4D o/ 2 ] in 2×2 format.
+2U o/2 ] and k[4D o/2 +3U o/2 ], D 2 is a 2×2 matrix consisting of the numbers “0”, “1”, “2” and “3”, and U o/2 is an n/2×n/2 matrix with all elements being “1”,
k is a predetermined scalar constant. The access means is configured to access only those areas of the display which are in an unexcited state and for which the intensity of the image pixel corresponding to that area exceeds an upper threshold level greater than the threshold level associated with the area, and which are in an excited state. The display is configured to access only those display areas that are located in a region where the intensity of the image pixel corresponding to the area is below a lower threshold level that is less than the threshold level associated with the area. The access means includes a memory for storing a plurality of bits, each of which corresponds to a display area and indicates whether or not this area is excited; generating a first signal in response to being in a first predetermined relationship with an associated threshold level, and wherein the intensity of each image pixel is in a first predetermined relationship with an associated threshold level; In response to the fact that the level has a second predetermined relationship, the second
a first signal is present and indicates that the bit in the memory is in the non-excited region; and a second signal is present and the bit in the memory is in the excited region; and means for generating a signal for accessing the area. The access means includes another memory for storing a signal indicative of the threshold level, and the means for generating the first and second signals corresponds to the stored threshold level for each image pixel intensity. and a comparator for generating first and second signals in response to whether the intensity of the pixel is greater or less than the threshold level. The access means stores a signal representative of the threshold level if only the display areas in the unexcited and excited states are accessed when the intensity of the corresponding image pixel is greater or less than the upper or lower threshold, respectively. and adding or subtracting values to the signal stored in the separate memory depending on whether the corresponding bit stored in the memory indicates whether it is in the non-excited or excited region. and means for generating the first and second signals for comparing the intensity of the image pixel with the associated upper or lower threshold level. includes a comparator,
Is the pixel intensity greater than the upper threshold level?
Alternatively, the first or second signal is generated depending on whether the lower threshold level is lower than the lower threshold level. It is advantageous if the difference between the upper and lower threshold levels is variable. Means may also be provided for increasing the value added to or subtracted from the signal stored in another memory in response to the frequency of access to the display area exceeding a predetermined level. The invention will become more clearly understood by an example with reference to the accompanying figures. FIG. 1 shows a video dither display system, which includes a camera 10, a signal processor 4
0 and 2 level display panels 70 are included. Panel 70 may be a plasma display panel, such as that shown in US Pat. No. 3,671,938. However, the invention can be implemented with any type of two-level display panel. Panel 70 includes 4096 display areas or display cells arranged in a matrix of 64 rows and 64 columns. It goes without saying that the number of display cells is merely an example.
Each cell of the two-level display panel 70 has two
It can be in one of two states: fully excited and on, or completely unexcited and off. The lower right portion of panel 70 is shown enlarged in FIG. Each cell is assigned a dither threshold value taken from a predetermined 16-element "dither matrix" as follows: As shown in FIG. 2, panel 70 can be viewed as being divided into a plurality of submatrices, each containing 16 cells. Each cell within any submatrix is given a different threshold value taken from the dither matrix above. This dither matrix can be used depending on the purpose of use.
larger ones containing more than 16 elements,
Alternatively, a smaller one can also be used.
Increasing the number of cells per dither matrix allows increasing the number of gray levels without reducing image resolution. Conversely, reducing the number of cells per dither matrix limits the gray levels. For best results, numerically consecutive thresholds within a dither matrix, regardless of their size, should be spatially separated from each other within the matrix. When n is an integer that is a power of 2, the dither matrices D o of n cells x n cells that satisfy the above conditions are generally four matrices k [4D o/2 ], k [4D o/2 + U o/2 ],k
It is known that it can be constructed by arranging [4D o/2 + 2U o/2 ] and k [4D o/2 + 3U o/2 ] in a 2x2 manner as follows. This is obviously a recursive definition, and when n = 2, D 2 is the number “0”, “1”, “2” and “3”.
2x2 matrix containing

【式】であり、 U2は全要素が“1”である2×2のマトリクス
であり、また上のkは予め定めたスカラ定数であ
る。第1図のデイスプレイ・システムで用いられ
ている16要素のデイザザ・マトリクスD4はkを
16として上の定義を適用することによつて得られ
る。必要ならば、64要素のデイザ・マトリクス
D8も、デイザ・マトリクスD4に上の定義を適用
することによつて得られる。必ずしも必要ではな
いが、マトリクスk〔4Do/2〕とk〔4Do/2+U
o/2〕とはデイザ・マトリクスDoの対角線上に
あることが望ましく、またマトリクスD2の数字
“0”及び“1”もD2内で対角線上にあることが
望ましい。 パネル70に表わすべき像は一定のフオーマツ
トでスキヤンされ、64行64列からなる4096個の画
素に分解される。よつて、スキヤンされた画素の
各々はパネル70のセルの1つに対応している。
本実施例においては、各画素の光の強度は256個
の強度レベルに量子化される。各画素の量子化さ
れた強度レベルは、対応するデイスプレイ・セル
に割当てられているデイザしきい値と比較され
る。このとき、もし強度レベルがセルに割り当て
られているデイザしきい値よりも大きければ、そ
のセルはオンとなる。逆に画素の強度レベルがセ
ルに割り当てられているデイザしきい値に等しい
かこれより小さければ、そのセルはオフのままと
なる。 第3図はパネル70に表示すべき像の一部の画
素の強度の一例を示している。これらの画素は第
2図のパネル70の右下の部分のセルに対応して
いる。第4図はパネル70を拡大したものであ
り、選択されたセルが励起されてデイザ画像を示
している。第4図の白い部分はオンとなつている
セルを表わしている。同様に黒い部分はオフであ
るセルに対応している。第4図の右下の部分のオ
ン及びオフ・セルのパターンは、第3図の画素強
度値パターンを、第2図に示したデイザしきい値
と比較することによつて得られる。第4図のパネ
ル70の像を離して見れば明らかなように、像に
種々のグレーレベルが現われているが、これは前
記のデイザ処理の結果である。 上記の方法によつてパネル70にデイザ画像を
表示するための、第1図の回路は、カメラ10及
び信号処理器40を含んでおり、該処理器40は
クロツク11、アナログ・デジタル変換器12、
アドレスレジスタ15,16語リードオンリーメ
モリROM16、比較器21及びアドレスレジス
タ45を含んでいる。 表示すべき像はカメラ10によつてスキヤンさ
れ、像は64行64列から成る4096個の画素のマトリ
クスに分解される。スキヤンは上の行から始ま
り、各行では左から右に行われる。カメラ10は
スキヤンされている画素の強度を表わすアナログ
信号を発生する。クロツク11から周期的なパル
スにより、画素の強度を表わす信号はカメラ10
からアナログデジタル変換器12に送られ、ここ
で256レベルの信号に量子化される。このレベル
を表わす多ビツト2進信号はリード13及びケー
ブル14を介して比較器21に送られる。 クロツク11からのパルスはアドレスレジスタ
15にも送られる。レジスタ15は8段2進カウ
ンタを含んでおり、このカウンタはクロツク11
からのクロツクによつて1計数分だけ進められ
る。ROM16の2本の下位アドレスリード16
Aはレジスタ15の下位の2段の出力に接続され
ている。ROM16の2本の上位アドレスリード
16Bはレジスタ15の上位2段の出力に接続さ
れている。第2図に示したパネル70のサブマト
リクス各々内の各セルに割当てられている16ケの
デイザしきい値は、ROMにおいて、0,12
8,32,160,192,64,224,9
6,48,176,16,144,240,11
2,208,80の順に記憶されている。 これから明らかなように、クロツク11からの
256ケの相つづくパルスのグループが印加される
たびに、ROM16からの出力はまず0,128,
32,160の列が16回繰返えされ、次に192,64,
224,96が16回繰返し、続いて48,176,16,144
が16回繰返し、さらに240,112,208,80が16回
繰返される。 このしきい値の列はROM16の出力リード1
7に1進形式で出力され、ケーブル18、ケーブ
ルスイツチ22及びケーブル24を介して比較器
21に印加される。以上のように、各画素の量子
化された強度値と、該画素に対応してパネネル7
0のセルに割当てられたデイザしきい値とが同時
に比較器21に印加される。 比較器21の出力は、1ビツトの2進信号であ
り、リード26を介してパネル70のデータ入力
端子DTに印加される。ケーブル14上の強度値
がケーブル24上のデイザしきい値よりも大きけ
れば、リード26上の信号は“1”となる。この
“1”は、現在スキヤンされている画素に対応し
たセルをオンにすべきことを示す。パネル70内
の回路がこのセルへの“書込み”すなわち“励
起”信号を印加する。一方、ケーブル14上の強
度信号がケーブル24上のデイザしきい値よりも
小さいか等しい時には、リード26上の信号は
“0”となり、そのセルをオフにすべきことが示
される。この場合にはそのセルには“消去”すな
わち“反励起”信号が印加される。 現在スキヤンされている画素に対応したセルの
位置を示す多ビツト2進号は、アドレスレジスタ
45からリード61及びケーブル46を介してパ
ネル70のアドレス入力ADに印加される。レジ
スタ45は、例えば、12段の2進カウンタであ
り、クロツク11からパルスが印加される度に1
だけ進められる。リード61の上位6ビツトと、
下位6ビツトがそれぞれ問題としているセルの行
及び列を指定する。 動画デイザ像は、第1図に示したようなデイ
ザ・デイスプレイ・システムにおいて、単に像の
相続くフレームをスキヤンし、上記のような“書
込み”又は“消去”信号によつてデイスプレイパ
ネルをアクセスすることによつて表示することが
できる。しかし、前記のように、遅いアクセス速
度を持つたセルを用いたデイスプレイ・システム
でこのような動画技術を用いることは実用的では
ない。なぜなら各フレームごとに各セルをアクセ
スしなければならないからである。パネル70
は、例えば、そのようなセルを含んでいるものと
する。 しかし、第1図のデイザ・デイスプレイ・シス
テムは条件つきアクセスを行う回路によつてこの
ような動画像を表示できる。すなわち、ある任意
のフレームにおいて“励起”あるいは“反励起”
信号を受けるようアクセスされるセルは、そのフ
レームの状態が前のフレームの状態と異なるセル
のみである。その他のセルは全くアクセスされな
いが、以前のオン又はオフの状態はそのまま維持
される。例えば顔のような、種々のタイプの動画
デイザ像を表示する場合、相続くフレームにおい
てごく一部のセルしかその状態は変わらない。よ
つて、プラズマデイスプレイ・システムあるいは
低アクセス速度のセルを持つた他のデイスプレ
イ・システムにおいて上記のような条件つきアク
セス技術を実現すると、動画デイザ像の相つづく
フレームは、スムーズで連続的と見えるのに十分
なフレーム速度で表示することができる。 上記のような条件つきアクセス技術による動画
像を実現する回路は排他的論理和回路41、遅延
装置42及びフレームメモリ50を含んでいる。
フレームメモリ50は4096ビツトを蓄えることが
でき、その各々はパネル70のデイスプレイ・セ
ルの各々に対応している。メモリ50の各ビツト
の値は対応するセルの現在の状態を表わす。すな
わち“1”がオンであり、“0”がオフであるこ
とを示す。メモリ50は出力付勢リード52上の
信号に応動して動作し、ケーブル46上のアドレ
スによつて示されるセルの状態を示す信号ビツト
をデータ出力リード51に発生する。出力付勢リ
ード52上の信号は、クロツク11からのパルス
を遅延装置42に通すことによつて得られる。こ
れは、メモリ50からデータ出力を取り出す前に
アドレスレジスタ45の状態を“整定”させるた
めのものである。 今、動画像の最初のフレームが前記のような方
法でパネル70に表示され、かつカメラ10が次
のフレームのスキヤンを開始したものと仮定す
る。前と同様、リード26上の信号は現在スキヤ
ンされている画素に対応したセルの状態を示すも
のである。またケーブル46上の信号はそのセル
の位置をパネル70に示している。しかし、この
セルは、値“1”の2進信号がパネル70の状態
変更端子CSに印加されない限り、アクセスされ
ず、“書込み”又は“消去”信号も印加されな
い。 状態変更端子CSへの信号は、排他的論理和回
路41で作られてリード43を介してパネル70
に印加される。排他的論理和回路41はリード2
6及び51上の信号に応動する。よつて、現在ス
キヤンされている画素に対応したセルの状態が第
1と第2のフレームで異なる場合にのみ、排他的
論理和回路41はリード43に2進“1”を発生
する。状態が異なつていると、ケーブル46上の
アドレスによつて示されたセルはパネル70内で
アクセスされて、その状態はリード26で示され
ている状態に変えられる。 リード26及び43上の信号はそれぞれメモリ
50のデータ入力リード47及び入力付勢リード
48にも接続されている。リード48上の信号が
“1”であると、セルの新しい状態を示すリード
47上の信号がメモリ50の適切なメモリ位置に
書き込まれる。 第1図のメモリシステムは上記のような方法で
動作し、動画の各フレーム毎にスキヤンされた像
を表示するが、各フレーム毎にデイスプレイパネ
ルのすべてのセルがアクセスされる必要はない。 この、条件つきアクセス技術は、低速のデイ
ザ・デイスプレイ・システムにおいて有効なもの
であるが、一般にデイザ・デイスプレイ・システ
ムにおいて好ましくない効果も表わす。この効果
はデイスプレイのセルの全体にわたるランダムな
ちらつき、すなわちシンチレーシヨンである。動
画デイザ・デイスプレイにおけるシンチレーシヨ
ンは、たとえば比較的一定な画素強度の値が対応
するセルに割当てられたデイザしきい値に極めて
近い時に生じる。すなわち、このような場合にデ
イスプレイ内の雑音信号が強度信号に重畳される
と、フレームごとにランダムにしきい値より大き
くなつたり小さくなつたりするため、セルのラン
ダムなシンチレーシヨンが生じる。 このようなシンチレーシヨン効果の性質は第5
図により明らかである。第5図は単一の画素の、
相つづくフレームにおける強度を表わす信号ISを
示している。第5図に示したように、信号ISには
小振幅の雑音成分が重畳されている。また、上記
画素に対応しているセルに割当てられた規約上
の、すなわち“公称”デイザしきい値は“160”
になつている。信号ISはフレームの定まつた位置
において、1フレーム毎に1回スキヤン、すなわ
ちサンプルされる。第5図でこのスキヤン位置は
横軸に示したフレーム番号の位置によつて示され
る。このスキヤン位置における信号ISの正確な値
は黒丸によつて示されている。 フレーム番号1,2,及び5―9のスキヤン位
置においては、強度信号ISの値はデイザしきい値
“160”より小さい。よつて、第5図の下部の線1
01によつて示したように、これらのフレームで
はセルはオフとなる。フレーム3及び4では強度
信号ISは“160”より大きく、セルはこれらのフ
レームでオンとなる。フレーム10乃至15にお
いては、信号ISの平均値はデイザしきい値よりわ
ずかだけ小さい。しかし、雑音がこれに重畳され
ているため、フレーム10―15においてしきい
値を数回にわたつて横ぎり、ランダムな間隔でシ
ンチレーシヨンを生じる。 このシンチレーシヨンを低減するために種々の
手法をとることができる。その1つは、画素の強
度がある一定数のフレームの間、たとえば2フレ
ームの間、しきい値の片側に留まらない限り、セ
ルの状態を変化させないというものである。また
他の方法では問題としているセルの付近の領域に
おける平均強度を変えないような変化に対して
は、セルの状態を変化させないという手法をと
る。 しかし、上記のいずれよりも簡単で、少なくと
も同じ効果を持つたシンチレーシヨン低減技術と
して、いわゆる“ヒステリシス・デイザしきい値
法”がある。この方法ではデイザしきい値の各々
に対して、ヒステリシスを持つた幅が設定され
る。この幅は、公称値の両側に設けた上部しきい
値及び下部しきい値によつて限定される。オフに
なつているセルは、対応する画素の強度が上部し
きい値を越えた時にのみオンにされる。オンのセ
ルは、対応する画素の強度が下部しきい値より小
さくなつた時にのみオフになる。 第5図に示したように、上部及び下部しきい値
は、公称デイザしきい値“160”の上下それぞれ
“164”及び“156”の位置に設定されている。第
5図の下部に102によつて示したように、問題と
しているセルはフレーム1及び2においてはオフ
になつている。フレーム3では、信号ISが公称し
きい値以上であるにもかかわらず、信号ISは上部
しきい値より小さいため、セルはオフのままであ
る。しかしフレーム4ではセルはオンとなる。1
度セルがオンになると、信号ISが下部しきい値よ
り小さくなるまでオフとはならない。よつて、フ
レーム5では、信号ISが公称しきい値より小さい
にもかかわらず、セルはオンになつている。しか
し、フレーム6で信号ISは下部しきい値よりも小
さくなり、セルはオフとなる。フレーム7乃至1
5では、信号ISは上部しきい値を越えることはな
いため、セルはオフのままである。フレーム10
―15における前記のランダム・シンチレーシヨ
ンはこのようにして除去されている。 このようなヒステリシス・デイザしきい値法を
直接実現しようとすると、1画素(すなわち1セ
ル)当り2ビツト必要である。すなわち、1ビツ
トは現在のフレームにおけるセルの状態が前のフ
レームにおける状態と同じであるか否かを決定す
るためにセルの現在の状態を蓄積する。他のビツ
トは画素の強度信号を上部及び下部しきい値のい
ずれと比較するべきかを記憶している。 しかし、動画デイザ・デイスプレイにおいて1
画素当り1ビツトのメモリしか持たないヒステリ
シス・デイザしきい値法を実現することができ
る。このための回路は第1図のデイザ・デイスプ
レイ・システムの実施例に含まれており、ケーブ
ル・スイツチ22、加減算器31、ヒステリシス
レジスタ32及びインバータ34を含んでいる。
この回路はスイツチ22がROM16の出力でな
く、加減算器31の出力リード35の位置にある
ときに動作する。 ヒステリシスレジスタ32は例えば2進カウン
タを含みリード33及びケーブル38に多ビツト
2進信号を発生する。この信号は上部及び下部し
きい値を与えるために公称しきい値に加算しある
いは減算する予め定めた数を与える。この実施例
においては、この数は2進“100”、すなわち10進
の“4”である。 ケーブル38は加減算器31の1つのデータ端
子に接続されている。ケーブル18が他のデータ
端子に接続されている。加減算器31は“1”及
び“0”がそれぞれ“十”及び“一”制御端子に
印加されている時にケーブル18及び38上の数
を加算する。制御端子への入力が逆の場合にはこ
れらの数を減算する。 ある画素の強度を上部又は下部デイザしきい値
のいずれと比較するかの判定は対応するセルの現
在の状態に応じて決められる。前述のように第1
図のデイスプレイ・システムの各セルの現在の状
態はフレームメモリ50に蓄えられており、その
セルに対応する画素がスキヤンされたときにリー
ド51に現われる。第1図に示したように加減算
器31の“+”及び“−”制御端子にはリード5
1上のビツトが印加されている。すなわち“−”
端子は直接、又、“+”端子はインバータ34を
介してリード51に接続されている。 現在スキヤンされている画素に対応するセルが
オンであると“1”がリード51に現われて加減
算器31の“−”端子に印加される。同時に
“0”がその“+”端子に印加される。この結果
ケーブル38上の数がケーブル18上の公称しき
い値から減算される。よつて比較器21はスキヤ
ンされている画素の量子化された強度値と、それ
に対応するセルに割り当てられた下部しきい値と
を比較する。 逆に、スキヤンされている画素に対応するセル
がオフであると“1”及び“0”が加減算器31
の“+”及び“−”端子にそれぞれ印加される。
この結果ケーブル18及び38上の数が加算され
る。比較器21はスキヤンされている画素の量子
化された強度値と、対応するセルに割り当てられ
た上部しきい値とを比較する。 第1図のデイスプレイ・システムにおける条件
つきアクセス技術は前記のようにフレーム当りに
アクセスされるセルの数を少なくするものである
が、あるフレームにおいてアクセスされるセルは
パネル上でランダムに分布しているのではなくフ
レーム周期の比較的小さな部分に集まつているこ
とがある。これは例えば表示されている像の動き
が話をしている人の口のように1部に限られてい
るためである。このような場合には少ないセルで
あつても十分はやくアクセスできないことがあ
る。よつてパネル70内の回路は通常の先着順サ
ービスのバツフア(図示していない)を含んでお
り、セルがアクセスされるまでの間データとアド
レス情報を蓄える。 このようなバツフアの他に第1図のデイスプレ
イ・システムは、フレーム当り異常に多いセルの
状態変化に対応するためにデイザしきい値のヒス
テリシスの幅を変化させる回路を含むことができ
る。この方法は像の質をある程度劣化させるが各
フレームにおいて状態を変えるべきセルの数を減
少させるという利点を持つ。パネル70からのオ
ーバーフローリード71はこの目的のためのもの
である。セルの状態変更率が予め定めたレベルに
達したことが例えばパネル70内のバツフアのデ
ータ量によつて示されると、第1の信号がオーバ
ーフローリード71に印加される。この信号はヒ
ステリシスレジスタ32の計数値を増加させ、そ
れによつてヒステリシス幅が拡大される。パネル
70内のバツフアにおけるオーバーフローが無く
なると、リード71に第2の信号があらわれ、レ
ジスタ32の計数値はもとにもどされる。 第1図のデイスプレイ・システムにおいてリー
ド43の状態変更信号はパネル70に接続されて
いるが、この信号は処理装置40の内部のみで用
い、デイスプレイパネルへのデータ及びアドレス
情報をゲートするのに用いてもよいことは明らか
である。このような構成においては、データビツ
ト及び対応するアドレスがデイスプレイパネルに
送られるということは、指定されたセルの状態を
変化すべきことを示す。 条件つきアクセス技術は、デイスプレイパネル
に動画デイザ像を表示するために単位時間当りに
印加すべき情報ビツトの量を減少させることは明
らかである。このような像の情報をパネルに転送
するための帯域も減少している。さらに、上記の
ヒステリシスデイザしきい値法により、パネルに
転送すべき情報ビツトの数が減らされている。 さらに、以上の説明では、単色像の表示のみに
ついて、またその動画について述べたが、デイザ
処理は単一フレームのみの表示にも、また動画の
カラー表示にも使用できることは明らかである。
このような場合には、デイスプレイパネルの各セ
ルは複数個のデイスプレイ素子から成り、その
各々は異なつた色を出す(例えば3素子から成つ
て赤、緑及び青色を発光する)ものとなる。単色
のデイザ・デイスプレイ・システムと同様に、こ
れらデイザスプレイ素子は完全にオンとなるか、
完全にオフとなるかの2状態しか取らない。 再生すべき像がスキヤンされている時に、各画
素について3つの強度信号が作られる。これらの
各強度は、画素における3色の1つの強度を表わ
す。セルに対応した強度値の各々はセルに割当て
られたデイザしきい値と比較される。デイザしき
い値を越える強度信号に対して、対応するセル内
の対応するデイスプレイ素子が励起される。逆
に、デイザしきい値を越えない強度信号に対応し
たデイスプレイ素子はオフとなる。この結果得ら
れるカラー画像は良好なものであり、動画とする
こともできる。各セル内のデイスプレイ素子は、
オン又はオフのいずれかの状態しか取らないが、
像の強弱及びカラーは良好なものとなる。
[Formula], U 2 is a 2×2 matrix in which all elements are “1”, and k above is a predetermined scalar constant. The 16-element dithering matrix D4 used in the display system shown in Figure 1 has k
16 by applying the above definition. 64-element dither matrix if needed
D 8 is also obtained by applying the above definition to the dither matrix D 4 . Although not necessarily required, matrices k[4D o/2 ] and k[4D o/2 +U
o/2 ] is preferably on the diagonal of the dither matrix D o , and it is also desirable that the numbers "0" and "1" of the matrix D2 are also on the diagonal within D2 . The image to be displayed on the panel 70 is scanned in a fixed format and decomposed into 4096 pixels arranged in 64 rows and 64 columns. Thus, each scanned pixel corresponds to one of the cells of panel 70.
In this example, the light intensity of each pixel is quantized into 256 intensity levels. The quantized intensity level of each pixel is compared to the dither threshold assigned to the corresponding display cell. At this time, if the intensity level is greater than the dither threshold assigned to the cell, the cell is turned on. Conversely, if the pixel's intensity level is less than or equal to the dither threshold assigned to the cell, the cell will remain off. FIG. 3 shows an example of the intensity of some pixels of an image to be displayed on the panel 70. These pixels correspond to cells in the lower right portion of panel 70 in FIG. FIG. 4 is an enlarged view of panel 70 showing the dithered image with selected cells excited. The white areas in FIG. 4 represent cells that are turned on. Similarly, black portions correspond to cells that are off. The pattern of on and off cells in the lower right portion of FIG. 4 is obtained by comparing the pixel intensity value pattern of FIG. 3 with the dither threshold shown in FIG. When looking at the image of panel 70 in FIG. 4 at a distance, it is apparent that the image exhibits various gray levels, which are the result of the dithering described above. The circuit of FIG. 1 for displaying a dithered image on a panel 70 by the method described above includes a camera 10 and a signal processor 40, which includes a clock 11 and an analog-to-digital converter 12. ,
It includes an address register 15, a 16-word read-only memory ROM 16, a comparator 21, and an address register 45. The image to be displayed is scanned by camera 10, and the image is decomposed into a matrix of 4096 pixels arranged in 64 rows and 64 columns. Scanning starts from the top row and goes from left to right in each row. Camera 10 generates an analog signal representing the intensity of the pixel being scanned. A signal representing the intensity of the pixel is sent to the camera 10 by periodic pulses from the clock 11.
The signal is then sent to the analog-to-digital converter 12, where it is quantized into a 256-level signal. A multi-bit binary signal representing this level is sent via lead 13 and cable 14 to comparator 21. Pulses from clock 11 are also sent to address register 15. Register 15 includes an 8-stage binary counter, which is clocked by clock 11.
It is advanced by one count by the clock from . Two lower address read 16 of ROM16
A is connected to the outputs of the lower two stages of the register 15. The two upper address leads 16B of the ROM 16 are connected to the outputs of the two upper stages of the register 15. The 16 dither thresholds assigned to each cell within each submatrix of panel 70 shown in FIG.
8, 32, 160, 192, 64, 224, 9
6,48,176,16,144,240,11
They are stored in the order of 2,208,80. As is clear from this, from clock 11
Each time a group of 256 consecutive pulses is applied, the output from ROM 16 is first 0, 128,
The column of 32,160 is repeated 16 times, then 192,64,
224, 96 repeated 16 times, followed by 48, 176, 16, 144
is repeated 16 times, and then 240, 112, 208, 80 are repeated 16 times. This threshold value column is the output lead 1 of ROM16.
7 in decimal format and applied to the comparator 21 via the cable 18, cable switch 22, and cable 24. As described above, the quantized intensity value of each pixel and the panel 7
The dither threshold assigned to the 0 cell is applied to comparator 21 at the same time. The output of comparator 21 is a 1-bit binary signal and is applied via lead 26 to data input terminal DT of panel 70. If the intensity value on cable 14 is greater than the dither threshold on cable 24, the signal on lead 26 will be a "1". This "1" indicates that the cell corresponding to the pixel currently being scanned should be turned on. Circuitry within panel 70 applies a "write" or "excite" signal to this cell. On the other hand, when the intensity signal on cable 14 is less than or equal to the dither threshold on cable 24, the signal on lead 26 will be a "0" indicating that the cell should be turned off. In this case, an "erasure" or "de-excitation" signal is applied to that cell. A multi-bit binary code indicating the location of the cell corresponding to the pixel currently being scanned is applied from address register 45 via lead 61 and cable 46 to address input AD of panel 70. The register 45 is, for example, a 12-stage binary counter, and each time a pulse is applied from the clock 11,
You can only proceed. The top 6 bits of lead 61 and
The lower 6 bits specify the row and column of the cell in question. Animated dithered images are created in a dithered display system such as that shown in FIG. 1 by simply scanning successive frames of the image and accessing the display panel by a "write" or "erase" signal as described above. It can be displayed by However, as mentioned above, it is impractical to use such video techniques in display systems using cells with slow access speeds. This is because each cell must be accessed every frame. panel 70
For example, it is assumed that the cell contains such a cell. However, the dither display system of FIG. 1 is capable of displaying such moving images through conditional access circuitry. In other words, “excitation” or “deexcitation” in any given frame
The only cells that are accessed to receive the signal are those whose state in that frame is different from the state in the previous frame. Other cells are not accessed at all, but their previous on or off state remains intact. When displaying various types of animated dithered images, such as faces, only a small number of cells change their state in successive frames. Therefore, when implementing conditional access techniques such as those described above in plasma display systems or other display systems with low access speed cells, successive frames of a video dithered image appear smooth and continuous. can be displayed at a sufficient frame rate. A circuit that realizes a moving image using the conditional access technique as described above includes an exclusive OR circuit 41, a delay device 42, and a frame memory 50.
Frame memory 50 can store 4096 bits, each corresponding to each display cell of panel 70. The value of each bit in memory 50 represents the current state of the corresponding cell. That is, "1" indicates on and "0" indicates off. Memory 50 operates in response to signals on output enable lead 52 and generates signal bits on data output lead 51 indicating the state of the cell indicated by the address on cable 46. The signal on output energization lead 52 is obtained by passing pulses from clock 11 through delay device 42. This is to allow the state of address register 45 to "settle" before retrieving the data output from memory 50. Assume now that the first frame of a moving image has been displayed on panel 70 in the manner described above, and that camera 10 has begun scanning the next frame. As before, the signal on lead 26 indicates the state of the cell corresponding to the pixel currently being scanned. The signal on cable 46 also indicates to panel 70 the location of that cell. However, this cell will not be accessed, nor will a "write" or "erase" signal be applied, unless a binary signal of value "1" is applied to the state change terminal CS of panel 70. A signal to the state change terminal CS is generated by the exclusive OR circuit 41 and sent to the panel 70 via the lead 43.
is applied to Exclusive OR circuit 41 is lead 2
6 and 51. Therefore, exclusive OR circuit 41 generates a binary "1" on lead 43 only if the state of the cell corresponding to the currently scanned pixel is different between the first and second frames. If the state is different, the cell indicated by the address on cable 46 is accessed in panel 70 and its state is changed to that indicated by lead 26. The signals on leads 26 and 43 are also connected to data input lead 47 and input enable lead 48 of memory 50, respectively. When the signal on lead 48 is a "1", the signal on lead 47 indicating the new state of the cell is written to the appropriate memory location in memory 50. Although the memory system of FIG. 1 operates in the manner described above to display the scanned image for each frame of the motion picture, it is not necessary that all cells of the display panel be accessed for each frame. Although this conditional access technique is effective in slow dither display systems, it also generally exhibits undesirable effects in dither display systems. The effect is a random flicker or scintillation across the cells of the display. Scintillation in a motion picture dither display occurs, for example, when a relatively constant pixel intensity value is very close to the dither threshold assigned to the corresponding cell. That is, in such a case, when the noise signal in the display is superimposed on the intensity signal, it will randomly become larger or smaller than the threshold for each frame, resulting in random scintillation of the cells. The nature of this scintillation effect is the fifth
This is clear from the figure. Figure 5 shows a single pixel.
The signal IS is shown representing the intensity in successive frames. As shown in FIG. 5, a small amplitude noise component is superimposed on the signal IS. Also, the conventional or “nominal” dither threshold assigned to the cell corresponding to the above pixel is “160”.
It's getting old. The signal IS is scanned or sampled once per frame at fixed positions in the frame. In FIG. 5, this scan position is indicated by the position of the frame number shown on the horizontal axis. The exact value of the signal IS at this scan position is indicated by the black circle. At the scan positions of frame numbers 1, 2, and 5-9, the value of the intensity signal IS is smaller than the dither threshold "160". Therefore, line 1 at the bottom of Figure 5
As indicated by 01, the cell is off in these frames. In frames 3 and 4 the strength signal IS is greater than "160" and the cell is on in these frames. In frames 10-15, the average value of signal IS is only slightly less than the dither threshold. However, since noise is superimposed on this, the threshold is crossed several times in frames 10-15, causing scintillation at random intervals. Various methods can be taken to reduce this scintillation. One is that the cell does not change state unless the pixel's intensity remains on one side of the threshold for a certain number of frames, say two frames. Furthermore, in response to changes that would not change the average intensity in a region near the cell in question in other methods, a method is used in which the state of the cell is not changed. However, a scintillation reduction technique that is simpler than any of the above and has at least the same effect is the so-called "hysteresis dither threshold method." In this method, a width with hysteresis is set for each dither threshold. This width is limited by upper and lower thresholds on either side of the nominal value. Cells that are turned off are turned on only when the intensity of the corresponding pixel exceeds the upper threshold. A cell that is on will only turn off when the intensity of the corresponding pixel becomes less than the lower threshold. As shown in FIG. 5, the upper and lower thresholds are set at positions "164" and "156" above and below the nominal dither threshold "160", respectively. The cell in question is turned off in frames 1 and 2, as indicated by 102 at the bottom of FIG. In frame 3, even though the signal IS is above the nominal threshold, the cell remains off because the signal IS is less than the upper threshold. However, in frame 4, the cell is turned on. 1
Once the cell is turned on, it will not turn off until the signal IS is less than the lower threshold. Thus, in frame 5, the cell is on even though the signal IS is less than the nominal threshold. However, in frame 6 the signal IS becomes less than the lower threshold and the cell is turned off. Frames 7 to 1
5, the signal IS never exceeds the upper threshold, so the cell remains off. frame 10
The random scintillation mentioned above in -15 is thus removed. Direct implementation of such a hysteresis dither threshold method requires two bits per pixel (ie, one cell). That is, one bit stores the current state of the cell to determine whether the state of the cell in the current frame is the same as the state in the previous frame. Other bits store whether the pixel's intensity signal is to be compared to the upper or lower threshold. However, in the video day display, 1
A hysteresis dither threshold method can be implemented with only one bit of memory per pixel. Circuitry for this purpose is included in the embodiment of the dither display system of FIG. 1 and includes cable switch 22, adder/subtractor 31, hysteresis register 32, and inverter 34.
This circuit operates when the switch 22 is in the position of the output lead 35 of the adder/subtractor 31 rather than the output of the ROM 16. Hysteresis register 32 includes, for example, a binary counter and generates a multi-bit binary signal on lead 33 and cable 38. This signal provides a predetermined number that is added to or subtracted from the nominal threshold to provide the upper and lower thresholds. In this example, this number is binary "100", or decimal "4". Cable 38 is connected to one data terminal of adder/subtractor 31. A cable 18 is connected to the other data terminals. Adder/subtractor 31 adds the numbers on cables 18 and 38 when "1" and "0" are applied to the "10" and "1" control terminals, respectively. These numbers are subtracted if the inputs to the control terminals are reversed. The decision whether to compare the intensity of a given pixel to the upper or lower dither threshold depends on the current state of the corresponding cell. As mentioned above, the first
The current state of each cell in the illustrated display system is stored in frame memory 50 and appears on lead 51 when the pixel corresponding to that cell is scanned. As shown in FIG. 1, the "+" and "-" control terminals of the adder/subtractor 31 are
The bit above 1 is applied. In other words “-”
The terminals are connected directly to the lead 51, and the "+" terminal is connected to the lead 51 via the inverter 34. When the cell corresponding to the pixel currently being scanned is on, a "1" appears on the lead 51 and is applied to the "-" terminal of the adder/subtractor 31. At the same time, "0" is applied to its "+" terminal. The resulting number on cable 38 is subtracted from the nominal threshold on cable 18. The comparator 21 thus compares the quantized intensity value of the pixel being scanned with the lower threshold assigned to the corresponding cell. Conversely, when the cell corresponding to the pixel being scanned is off, "1" and "0" are added to the adder/subtractor 31.
is applied to the "+" and "-" terminals of the "+" and "-" terminals, respectively.
This results in the numbers on cables 18 and 38 being added. Comparator 21 compares the quantized intensity value of the pixel being scanned with the upper threshold value assigned to the corresponding cell. The conditional access technique in the display system of FIG. 1 reduces the number of cells accessed per frame as described above, but the cells accessed in a given frame are randomly distributed on the panel. They may be clustered in a relatively small part of the frame period instead of all over the place. This is because the movement of the displayed image is limited to one part, such as the mouth of a person speaking. In such a case, even if there are few cells, it may not be possible to access them quickly enough. Thus, the circuitry within panel 70 includes a conventional first-come, first-serve buffer (not shown) to store data and address information until the cell is accessed. In addition to such buffers, the display system of FIG. 1 may include circuitry to vary the width of the dither threshold hysteresis to accommodate an unusually large number of cell state changes per frame. Although this method degrades the image quality to some extent, it has the advantage of reducing the number of cells that must change state in each frame. Overflow leads 71 from panel 70 are for this purpose. A first signal is applied to overflow lead 71 when the cell state change rate has reached a predetermined level, as indicated by, for example, the amount of data in the buffer in panel 70. This signal increases the count value of hysteresis register 32, thereby expanding the hysteresis width. When the overflow in the buffer in panel 70 is eliminated, a second signal appears on lead 71, and the count value in register 32 is restored to its original value. In the display system of FIG. 1, the state change signal on lead 43 is connected to panel 70, but this signal is used only within processing unit 40 and is used to gate data and address information to the display panel. It is clear that it is possible. In such an arrangement, a data bit and corresponding address sent to the display panel indicates that the state of the specified cell is to be changed. It is clear that conditional access techniques reduce the amount of information bits that must be applied per unit of time to display an animated dithered image on a display panel. The bandwidth for transmitting such image information to the panel is also decreasing. Additionally, the hysteresis dither threshold method described above reduces the number of information bits that must be transferred to the panel. Furthermore, although the above description has been made regarding the display of monochromatic images and moving images thereof, it is clear that dithering can be used to display only a single frame or to display moving images in color.
In such a case, each cell of the display panel would consist of a plurality of display elements, each of which would emit a different color (for example, three elements would emit red, green, and blue). Similar to monochromatic dither display systems, these dither display elements can be either fully on or
There are only two states: completely off. When the image to be reconstructed is being scanned, three intensity signals are produced for each pixel. Each of these intensities represents the intensity of one of the three colors at the pixel. Each intensity value corresponding to a cell is compared to a dither threshold assigned to the cell. For intensity signals that exceed the dither threshold, the corresponding display elements in the corresponding cells are excited. Conversely, display elements corresponding to intensity signals that do not exceed the dither threshold are turned off. The color image obtained as a result is good and can also be made into a moving image. The display element within each cell is
It can only be in either the on or off state, but
The strength and color of the image will be good.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例であるデイザード・
デイスプレイ・システムのブロツク図であり、第
2図は第1図のデイスプレイ・システムで用いら
れるデイスプレイ・パネルの一部の拡大図であ
り、第3図は第1図のデイスプレイ・システムに
よつて表示される像の一例の一部の画素強度のマ
ツプの例であり、第4図は第1図のデイスプレ
イ・システムで用いられるデイスプレイパネルで
励起したセルを持つた例であり、第5図は第1図
のデイスプレイ・システムで動画像の1画素の強
度の時間変化を示す。 図面の主要部分の説明、デイスプレイ領域……
第1図のパネル70内のセル、アクセス手段……
第1図の信号処理器40、しきい値マトリクスD
o……第2図のサブマトリクス内のマトリクス、
メモリ……第1図のメモリ50、第1及び第2の
信号を発生する手段……第1図の比較器21、信
号を発生する手段……第1図のゲート41段、別
のメモリ……第1図のROM16、比較器……第
1図の比較器21、しきい値レベルを設定する手
段……第1図の加減算器31、ヒステリシスレジ
スタ32及びインバータ34、値を増加させる手
段……第1図のパネル70及びフイードバツク経
路71。
FIG. 1 shows a dithered
2 is a block diagram of a display system, FIG. 2 is an enlarged view of a portion of a display panel used in the display system of FIG. 1, and FIG. 3 is a block diagram of a display system shown in FIG. FIG. 4 is an example of a map of the pixel intensity of a part of an example of an image to be displayed. FIG. 4 is an example of a display panel used in the display system of FIG. The display system shown in Figure 1 shows the temporal change in intensity of one pixel of a moving image. Explanation of the main parts of the drawing, display area...
Cells in panel 70 in FIG. 1, access means...
Signal processor 40 in FIG. 1, threshold matrix D
o ...Matrix within the submatrix of Figure 2,
Memories...memory 50 in FIG. 1, means for generating the first and second signals...comparator 21 in FIG. 1, means for generating signals...gate 41 stage in FIG. 1, another memory... ...ROM 16 in FIG. 1, comparator...Comparator 21 in FIG. 1, means for setting a threshold level...Adder/subtractor 31, hysteresis register 32 and inverter 34 in FIG. 1, means for increasing a value... ...Panel 70 and feedback path 71 of FIG.

Claims (1)

【特許請求の範囲】 1 各々が表示すべき像の画素に対応し選択的に
励起及び非励起される複数個の2レベルデイスプ
レイ領域と、該デイスプレイ領域を励起及び非励
起できるように該領域をアクセスする手段40と
を含むデイスプレイ・システムであつて、 前記デイスプレイ領域の各々は該領域に関連す
る高しきい値レベルと低しきい値レベルと公称の
しきい値レベルとを有し、該公称のしきい値レベ
ルは該高しきい値レベルと低しきい値レベルの中
間にあり、 前記アクセス手段は、 その対応する像画素の強度が該領域に関連して
いる前記高しきい値レベルよりも高いレベルにあ
るため励起されるべき各非励起領域のみとその対
応する像画素の強度が該領域に関連した前記低し
きい値レベルよりも低いレベルにあるため非励起
されるべき各励起領域のみとをアクセスするよう
に構成され、 その対応する像画素の強度にノイズが重じよう
して前記デイスプレイ領域を励起し又は非励起す
る可能性を減ずるようにした、デイスプレイ・シ
ステム。 2 特許請求の範囲第1項に記載のデイスプレ
イ・システムにおいて、前記デイスプレイ領域が
n領域×n領域の概念的な複数個のサブマトリク
スからなるマトリクス状に構成されており、各サ
ブマトリクスにおける該デイスプレイ領域が該サ
ブマトリクスに共通な公称のしきい値マトリクス
oから得られた互いに異なつた公称のしきい値
レベルと関連付けられていることを特徴とするデ
イスプレイ・システム。 3 特許請求の範囲第2項に記載のデイスプレ
イ・システムにおいて、nが2の整数べき乗の数
であり、該マトリクスDoが2×2の配列でマト
リクスk〔4Do/2〕、k〔4Do/2+Uo/2〕k
〔4Do/2+2Uo/2〕及びk〔4Do/2+3Uo/2〕か
らなり、D2が数“0”、“1”、“2”及び“3”
からなる2×2のマトリクスであり、Uo/2が全
要素が“1”のo/2×o/2のマトリクスであり、
及びkが予め定めたスカラー定数であることを特
徴とするデイスプレイ・システム。 4 特許請求の範囲第1項乃至第3項のいずれか
に記載のデイスプレイ・システムにおいて、前記
アクセス手段40は、各々が前記デイスプレイ領
域の1つに対応しかつ該領域が励起されているか
非励起されているかを示している複数個のビツト
を蓄えるための第1のメモリ50と、対応するデ
イスプレイ領域に関連した前記高しきい値レベル
よりも高いレベルにある各像画素の強度に応動し
て第1の信号を発生し、対応するデイスプレイ領
域に関連した前記低しきい値レベルよりも低いレ
ベルにある各像画素の強度に応動して第2の信号
を発生する手段21と、該第1の信号が存在し前
記第1のメモリ50内のビツトが非励起領域であ
ることを示している場合か若しくは該第2の信号
が存在しかつ該第1のメモリ内のビツトが励起領
域であることを示している場合かに応じてのみそ
の対応するデイスプレイ領域をアクセスするため
の信号を発生する手段41とを含むことを特徴と
するデイスプレイ・システム。 5 特許請求の範囲第4項に記載のデイスプレ
イ・システムにおいて、前記アクセス手段40
が、前記公称のしきい値レベルを表わす信号を蓄
えるための第2のメモリ16と、前記第1のメモ
リに蓄えられた対応するビツトが夫々非励起領域
を示すか又は励起領域を示すかに従い該第2のメ
モリに蓄えられた信号から前記高しきい値レベル
又は低しきい値レベルを得るための手段31,3
2,34とを含み、前記第1及び第2の信号を発
生する手段が各像画素の強度を該画素に関連する
高しきい値レベル又は低しきい値レベルと比較し
てそれぞれ該画素強度が該高しきい値レベル又は
低しきい値レベルよりも高いレベルにあるか又は
低いレベルにあることに応動して該第1又は第2
の信号を発生する比較器21を有していることを
特徴とするデイスプレイ・システム。 6 特許請求の範囲第1項乃至第5項のいずれか
に記載のデイスプレイ・システムにおいて、前記
高しきい値レベル及び低しきい値レベルの差が可
変であることを特徴とするデイスプレイ・システ
ム。 7 特許請求の範囲第6項に記載のデイスプレ
イ・システムにおいて、前記デイスプレイ領域へ
のアクセスの割合が予めさだめたレベルを越えた
ことに応動して、前記高しきい値レベル及び低し
きい値レベル間の差を増加させるための手段7
0,71をもうけることを特徴とするデイスプレ
イ・システム。
[Scope of Claims] 1. A plurality of two-level display regions each corresponding to a pixel of an image to be displayed and selectively excited and de-excited; means 40 for accessing the display system, each of the display areas having a high threshold level, a low threshold level and a nominal threshold level associated with the area; the threshold level of is intermediate between the high threshold level and the low threshold level, and the access means is arranged such that the intensity of the corresponding image pixel is below the high threshold level associated with the region. only each non-excited region that should be excited because it is at a high level and each excited region that should be non-excited because the intensity of its corresponding image pixel is at a level below said low threshold level associated with that region. 1. A display system configured to access only an image pixel and to reduce the likelihood that noise will superimpose the intensity of its corresponding image pixel to excite or de-excite said display area. 2. In the display system according to claim 1, the display area is configured in a matrix shape consisting of a conceptual plurality of sub-matrices of n area x n area, and the display area in each sub-matrix is A display system characterized in that the regions are associated with different nominal threshold levels derived from a nominal threshold matrix D o common to the sub-matrices. 3. In the display system according to claim 2, n is a number that is an integer power of 2, and the matrix D o is a 2×2 array, and the matrix k [4D o/2 ], k [4D o/2 +U o/2 〕k
Consists of [4D o/2 +2U o/2 ] and k [4D o/2 +3U o/2 ], where D 2 is the number “0”, “1”, “2” and “3”
It is a 2 × 2 matrix consisting of U o/2 is an o/2 × o/2 matrix in which all elements are “1”,
and k are predetermined scalar constants. 4. A display system according to any one of claims 1 to 3, wherein each of the access means 40 corresponds to one of the display areas and whether the area is excited or not. a first memory 50 for storing a plurality of bits indicative of whether the image pixel is being displayed, and responsive to the intensity of each image pixel being at a level above the high threshold level associated with the corresponding display area; means 21 for generating a first signal and generating a second signal in response to the intensity of each image pixel being at a level below said low threshold level associated with the corresponding display area; signal is present and indicates that the bit in the first memory 50 is in the non-excited region, or the second signal is present and the bit in the first memory is in the excited region. means 41 for generating a signal for accessing its corresponding display area only in response to an indication that the display system 5. In the display system according to claim 4, the access means 40
a second memory 16 for storing a signal representative of said nominal threshold level and depending on whether the corresponding bits stored in said first memory indicate a non-excited region or an excited region, respectively. means 31,3 for obtaining said high threshold level or low threshold level from the signal stored in said second memory;
2, 34, wherein the means for generating the first and second signals compares the intensity of each image pixel to a high threshold level or a low threshold level associated with the pixel to determine the pixel intensity, respectively. is at a level higher than or lower than the high threshold level or the low threshold level.
A display system characterized in that it has a comparator 21 which generates a signal. 6. The display system according to claim 1, wherein the difference between the high threshold level and the low threshold level is variable. 7. In the display system according to claim 6, the high threshold level and the low threshold level are adjusted in response to a percentage of accesses to the display area exceeding a predetermined level. Means 7 for increasing the difference between
A display system characterized by producing 0.71.
JP51005109A 1975-01-21 1976-01-21 Expired JPS6258194B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US05/542,862 US3959583A (en) 1975-01-21 1975-01-21 Animated dithered display systems
US542861*A US3925609A (en) 1975-01-21 1975-01-21 Animated display systems with dither threshold hysteresis band
US05/542,863 US3937878A (en) 1975-01-21 1975-01-21 Animated dithered display systems

Publications (2)

Publication Number Publication Date
JPS5197919A JPS5197919A (en) 1976-08-28
JPS6258194B2 true JPS6258194B2 (en) 1987-12-04

Family

ID=27415398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51005109A Expired JPS6258194B2 (en) 1975-01-21 1976-01-21

Country Status (8)

Country Link
JP (1) JPS6258194B2 (en)
DE (1) DE2602126C2 (en)
ES (1) ES444421A1 (en)
FR (1) FR2298846A1 (en)
GB (1) GB1488801A (en)
IT (1) IT1055831B (en)
NL (1) NL7600444A (en)
SE (1) SE403529B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS546421A (en) * 1977-06-16 1979-01-18 Sony Corp Picture display unit
GB2121658A (en) * 1982-05-28 1983-12-21 Linotype Paul Ltd Mapping ram for a modulated display
CN112319222B (en) * 2020-10-23 2022-04-22 延锋伟世通电子科技(南京)有限公司 Function display method and system based on electric vehicle power meter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1399371A (en) * 1972-03-15 1975-07-02 Int Computers Ltd Image display apparatus
JPS4996625A (en) * 1973-01-16 1974-09-12
US3845243A (en) * 1973-02-28 1974-10-29 Owens Illinois Inc System for producing a gray scale with a gaseous display and storage panel using multiple discharge elements
JPS5416895B2 (en) * 1974-08-29 1979-06-26

Also Published As

Publication number Publication date
IT1055831B (en) 1982-01-11
FR2298846A1 (en) 1976-08-20
DE2602126A1 (en) 1976-07-22
JPS5197919A (en) 1976-08-28
DE2602126C2 (en) 1986-05-28
GB1488801A (en) 1977-10-12
NL7600444A (en) 1976-07-23
SE403529B (en) 1978-08-21
SE7600290L (en) 1976-07-22
ES444421A1 (en) 1977-09-16
FR2298846B1 (en) 1981-08-28

Similar Documents

Publication Publication Date Title
US3937878A (en) Animated dithered display systems
JP3982099B2 (en) Display device driving circuit, display device, display method, machine-readable recording medium, and display system
KR100616383B1 (en) Spatial-temporal multiplexing for high bit-depth resolution displays
JP2853998B2 (en) Display device and method of operating display device
US5598184A (en) Method and apparatus for improved color recovery in a computer graphics system
US5724058A (en) Gray scale display driving method of a matrix liquid crystal display and driving apparatus therefor
US3997719A (en) Bi-level display systems
US8416256B2 (en) Programmable dithering for video displays
US3967052A (en) Image transmission method and apparatus
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
JPH11243490A (en) Method for processing error diffusion value
KR20010081083A (en) Fast readout of multiple digital bit planes for display of greyscale images
US3959583A (en) Animated dithered display systems
KR101077251B1 (en) Method for processing video pictures for false contours and dithering noise compensation
JPS6258194B2 (en)
US7460275B2 (en) Odd/even error diffusion filter
US3925609A (en) Animated display systems with dither threshold hysteresis band
CN115914519A (en) Frame rate conversion device and method based on directional modulation and dithering
JPH0792650B2 (en) Display device
US4800443A (en) Method and apparatus for carrying out a dithering operation
JP2003513317A (en) Display circuit for grayscale control
JPH09311669A (en) Image processor and image processing method therefor
JPH01212073A (en) Picture data reducing device
CN115914520A (en) Dynamic motion detection method and device for display
JP2809231B2 (en) Image display device