JPS6240819A - Threshold voltage detecting circuit - Google Patents

Threshold voltage detecting circuit

Info

Publication number
JPS6240819A
JPS6240819A JP60180791A JP18079185A JPS6240819A JP S6240819 A JPS6240819 A JP S6240819A JP 60180791 A JP60180791 A JP 60180791A JP 18079185 A JP18079185 A JP 18079185A JP S6240819 A JPS6240819 A JP S6240819A
Authority
JP
Japan
Prior art keywords
circuit
threshold voltage
output
input
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60180791A
Other languages
Japanese (ja)
Inventor
Shigenori Teramatsu
寺松 滋則
Masahiko Ozawa
昌彦 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60180791A priority Critical patent/JPS6240819A/en
Publication of JPS6240819A publication Critical patent/JPS6240819A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To detect automatically a threshold voltage of a logical gate by inputting an analog signal to be inputted to a digital circuit from an analog circuit, to the logical gate for inverting the polarity of its input, and feeding back its output to the input. CONSTITUTION:An input signal from an analog circuit is inputted to a point A. In case the point A has become a level being near a low level, its output becomes a level being near a high level by an inverter (logical gate circuit) 30. It is fed back by resistances 41, 42 and the point A becomes a high level side. By repeating this feedback, the point A is varied so that input/output power of the inverter 30 becomes equal. Accordingly, the potential of the point A becomes a threshold voltage, and even if a power supply voltage, etc. are varied, the point A is varied by following a drift of the input signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ回路の出力が入力されるディジタ
ル回路のしきい値電圧を検出する回路に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for detecting the threshold voltage of a digital circuit into which the output of an analog circuit is input.

〔従来の技術〕[Conventional technology]

従来、アナログ回路とその出力が入力されるディジタル
回路の一例として、例えば基準パルスの1周期内の任意
のタイミングで論理を反転させる遅延回路があり、これ
は第3図に示すように抵抗2とコンデンサ3とからなる
積分回路20を論理ゲー1−1a、lbに組み合わせた
ものである。
Conventionally, as an example of an analog circuit and a digital circuit into which the output thereof is input, there is a delay circuit that inverts the logic at an arbitrary timing within one period of a reference pulse, and this circuit is connected to a resistor 2 and a resistor 2 as shown in FIG. An integrating circuit 20 consisting of a capacitor 3 is combined with logic games 1-1a and 1-1b.

同図(a)はその回路図であり、抵抗2とコンデンサ3
はIC外部に取り付ける。この遅延回路の遅延タイミン
グは抵抗2か容N3のいずれかを可変にすることにより
変化させることができる。
Figure (a) is its circuit diagram, with resistor 2 and capacitor 3.
is attached outside the IC. The delay timing of this delay circuit can be changed by making either the resistor 2 or the capacitor N3 variable.

次に動作について説明する。同図(bl ;こ示ずよう
にそのi!延開回路入力にあるパルスを加え、ると最初
の論理ゲー]・1aの出力には該パルスを反転したパル
スが得られる。この反転パルスを抵抗2とコンデンサ3
を用いて積分してやれば、P点での電圧波形は鋸歯状の
形となる。これを2番目の論理ゲート1bに入力すると
この論理ゲートlbは、人力波形がこの論理ゲートlb
のしきい値電圧以下ならばロウレベルと判断して、ハイ
レヘルを出力し、該しきい値電圧より託いレヘルになる
と、ロウレベルを出力する。このようにして出力電圧反
転するパルス波形となる。そしてこの出力パルス波形の
入力パルス波形に対する遅延の度合は、ic外部取り付
けによる抵抗2の抵抗値あるいはコンデンサ3の容量値
を変化させることによって決定される時定数の変化と論
理ゲー1)a、lbのしきい値電圧のばらつきによって
決定される。
Next, the operation will be explained. The same figure (bl; As shown in this figure, when a certain pulse is added to the input of the i! expansion circuit, the first logic game) ・A pulse which is the inversion of the pulse is obtained at the output of 1a.This inversion pulse is Resistor 2 and capacitor 3
If it is integrated using , the voltage waveform at point P will have a sawtooth shape. When this is inputted to the second logic gate 1b, this logic gate 1b is inputted to the second logic gate 1b.
If the voltage is below the threshold voltage, it is determined to be a low level and a high level is output, and when the level is below the threshold voltage, a low level is output. In this way, a pulse waveform is obtained in which the output voltage is inverted. The degree of delay of this output pulse waveform with respect to the input pulse waveform is determined by changing the time constant determined by changing the resistance value of the resistor 2 or the capacitance value of the capacitor 3 attached externally to the IC and the logic game 1) a, lb is determined by the variation in threshold voltage.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このように、従来の遅延回路においては論理ゲートの電
源電圧の変化によってそのしきい値電圧が変動するため
に遅れの度合いが不安定となる欠点があり、また遅、h
の度合いを決定するために外部取り付けの抵抗があるい
はコンデンサの値を調節しなければならないとい・う欠
点があった。
As described above, conventional delay circuits have the drawback that the degree of delay is unstable because the threshold voltage fluctuates due to changes in the power supply voltage of the logic gate.
The disadvantage is that an externally installed resistor or capacitor value must be adjusted to determine the degree of

この発明は、上記のような従来のものの問題点を解消す
るためになされたもので、ディジタル回路に入力すべき
アナログ回路の出力のドリフトに追従してディジタル回
路の論理ゲートのしきい値組1Fを自動検出でき、ディ
ジタル回路を安定に!IJ作さゼることのできるしきい
値電圧検出回路を提供することを目的としている。
This invention was made in order to solve the problems of the conventional ones as described above, and the threshold value set 1F of the logic gate of the digital circuit is can be detected automatically, making digital circuits stable! It is an object of the present invention to provide a threshold voltage detection circuit that can perform IJ production.

〔問題点を解消するための手段〕[Means to resolve the problem]

この発明に係るしきい値電圧検出回路は、ディジタル回
路に入力されるアナログ回路の出力が入力されこれの極
性を反転する論理ゲー1−と、該論理ゲートの人、出力
端子間を接続する抵抗とを設けたものである。
The threshold voltage detection circuit according to the present invention includes a logic gate 1- which receives the output of an analog circuit which is input into a digital circuit and inverts its polarity, and a resistor connected between the output terminal of the logic gate and the output terminal of the logic gate. It has been established that

また上記抵抗の接続点より出力される−[記ディジタル
回路のしきい値電圧を−1−記アナログ回路の出力中の
直流成分に代えて該出力に加えるようにしたものである
Further, the threshold voltage of the digital circuit output from the connection point of the resistors is added to the output of the analog circuit in place of the DC component in the output of the analog circuit.

〔作用〕[Effect]

この発明においては、入力の極性を反転した論理デー1
−出力が抵抗によりその入力に帰還されるから、該フィ
ートバンクループがアナログ回路からの入力信号に追従
しまたしきい値電圧を出力する。
In this invention, the logic data 1 whose input polarity is inverted is
- Since the output is fed back to its input by a resistor, the footbank loop follows the input signal from the analog circuit and outputs a threshold voltage.

また該しきい値電圧が上記アナログ回路の出力中の直流
分に代えてこれに印加されるから、ディジタル回路の動
作が安定化される。
Furthermore, since the threshold voltage is applied to the analog circuit in place of the DC component being output, the operation of the digital circuit is stabilized.

〔実施例〕〔Example〕

以下、この発明の一実施例を図に一ついて説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるしきし)値電圧検出回
路を示し、図において、30は図示し1H5zディジタ
ル回路の初段の論理回路と同一のゲー1−を用いて構成
されたイン)<−夕(論理ゲート回f#G)、41.4
2は該インバータ30の出力電圧をその入力電圧に等し
くなるように帰還するための抵抗、40は電源VDDと
抵抗41.’42の接続点人間Gこ接続された抵抗、4
3は上記接続点Aとグランド間に接続されたコンデンサ
である。
FIG. 1 shows a threshold voltage detection circuit according to an embodiment of the present invention, and in the figure, 30 is an input circuit constructed using the same gate 1- as the first stage logic circuit of the 1H5Z digital circuit shown in the figure. <-Yu (logic gate times f#G), 41.4
2 is a resistor for feeding back the output voltage of the inverter 30 to be equal to its input voltage, and 40 is a power supply VDD and a resistor 41. '42 connection point human G-connected resistance, 4
3 is a capacitor connected between the connection point A and the ground.

次に動作について説明する。図示しなし1アナログ回路
からの入力信号は第1図中のA点G二人力されるが、該
A点が仮りにロウレヘルに近むルヘルになったとすると
、インバータ30によりその出カバハイレベルに近い1
ノベルとなり、これ力(抵抗41.42により帰還され
てA点はより)\イレベル側となる。以後、上述のよう
なフィートノ\・7りの繰り返しにより、インバータ3
0の人、出力電圧が等しくなるように変化し、該フィー
ドバックグループは安定点付近で発振する。従ってA点
の電位はしきい値電圧となり、電源電圧等の変動があっ
たとしてもA点は入力信号のドリフトに追従して変化す
る。
Next, the operation will be explained. An input signal from an analog circuit (not shown) is input to point A and G in FIG. Near 1
This force (feedback by the resistors 41 and 42 makes point A more)\I level side. After that, by repeating the above-mentioned steps, inverter 3
0, the output voltage changes to be equal, and the feedback group oscillates around the stable point. Therefore, the potential at point A becomes a threshold voltage, and even if there are fluctuations in the power supply voltage, etc., point A changes to follow the drift of the input signal.

第2図は」−記実施例回路を用いて構成された遅延回路
を示し、該回路は大別して3つのブロックに分けること
ができる。図において、10は入力端子、1)は鋸歯状
波発生回路(アナログ回路)、22はコンデンサ、12
はしきい値電圧検出回路、13は論理ゲート(ディジタ
ル回路)である。
FIG. 2 shows a delay circuit constructed using the circuit of the embodiment described above, and the circuit can be roughly divided into three blocks. In the figure, 10 is an input terminal, 1) is a sawtooth wave generation circuit (analog circuit), 22 is a capacitor, 12
1 is a threshold voltage detection circuit, and 13 is a logic gate (digital circuit).

本遅延回路では鋸歯状波発生回路1)が入力端子10の
基準パルスをその抵抗とコンデンサによって積分し調波
形状の波形を作成する。この出力波形をコンデンサ22
を通すことによりDC電圧をカントし今度は今回考案し
たし2きい値電圧検出回路12からのDC電圧を印加す
る。この波形を論理ゲート13に入力することにより、
従来と同じ波形がより安定にかつ調節なしで得ることが
できる。
In this delay circuit, a sawtooth wave generating circuit 1) integrates a reference pulse at an input terminal 10 using its resistor and capacitor to create a harmonic waveform. This output waveform is transferred to the capacitor 22
The DC voltage from the two-threshold voltage detection circuit 12 devised this time is applied. By inputting this waveform to the logic gate 13,
The same waveform as before can be obtained more stably and without adjustment.

ここで第4図にその具体的な構成を示す。第2図との対
比で示すと、図において、1)が鋸歯状発生回路、12
がしきい値電圧検出回路、13が論理ゲートである。
Here, FIG. 4 shows its specific configuration. In comparison with FIG. 2, in the figure, 1) is a sawtooth generating circuit, 12
1 is a threshold voltage detection circuit, and 13 is a logic gate.

なお同図におい°ζ、44は抵抗である。Note that in the same figure, °ζ and 44 are resistances.

なお第5図に第2図の他の置体例として、N。In addition, FIG. 5 shows N as another example of the installation shown in FIG.

Rデー1−を用いた1/2周期の遅延回路を示し、第6
図にそのタイミングチャートを示す。図において、IC
l−IC4は全てN OR回路であり、45.46は抵
抗である。
A 1/2 period delay circuit using R data 1- is shown, and the sixth
The timing chart is shown in the figure. In the figure, I.C.
l-IC4 is a NOR circuit, and 45.46 is a resistor.

本回路では、ICIによって基準パルスを反転し、抵抗
2.コンデンサ3によってこのパルスを積分することに
より鋸歯状波を得る。この直流電圧をコンデンサ22に
よってカッI・し、これにIC2によって検出したしき
い値電圧を加えて103の入力とする。この出力パルス
と基準パルスをIC31C4の入力とすることにより、
IC4の出力パルスの立ち上がりはちょうど基準パルス
より1/2周期遅れたタイミングで立ち上がるパルスを
発生することができる。
In this circuit, the reference pulse is inverted by the ICI, and the resistor 2. By integrating this pulse by capacitor 3, a sawtooth wave is obtained. This DC voltage is capacitated by a capacitor 22, and the threshold voltage detected by the IC 2 is added thereto to provide an input to the input circuit 103. By inputting this output pulse and reference pulse to IC31C4,
The output pulse of IC4 can generate a pulse that rises exactly 1/2 cycle later than the reference pulse.

なお第5図の回路は1/2周期のタイミングの遅れを得
るパルス回路であったが、しきい値電圧にクランプ回路
の出力などを加えることによって、任意の遅れを得るこ
とができる。
Although the circuit shown in FIG. 5 is a pulse circuit that obtains a timing delay of 1/2 cycle, any delay can be obtained by adding the output of a clamp circuit to the threshold voltage.

また、分周回路はデジタル回路でよく使用されているが
、この回路を用いることによって倍の周波数を得る回路
にも応用することができる。
Furthermore, although frequency dividing circuits are often used in digital circuits, they can also be applied to circuits that double the frequency.

このように、従来の遅延回路において、外部調整により
基準パルスの遅延出力を得ていたものが本実施例による
しきい値電圧検出回路を設けることにより、調整を内部
で自動的に行うことができ、また電源電圧が変化しても
しきい値電圧はその変動に追随することができ、再度の
調整は不要であり、しかも論理ゲートのばらつきも1千
ツブIC化することにより特に考えなくてもよく、また
抵抗、コンデンサも含めて1チツプIC化出来れば素子
のばらつきも少なく、比較的精度よく遅延回路を構成す
ることができる。
In this way, in the conventional delay circuit, the delayed output of the reference pulse was obtained by external adjustment, but by providing the threshold voltage detection circuit according to this embodiment, the adjustment can be automatically performed internally. In addition, even if the power supply voltage changes, the threshold voltage can follow the change, so there is no need to adjust it again, and there is no need to think about the variation in logic gates because it is made into a 1,000-sub IC. Furthermore, if resistors and capacitors can be integrated into one chip, there will be less variation in elements, and a delay circuit can be constructed with relatively high accuracy.

また−ト記実施例ではしきい値電圧検出回路を遅延回路
に適用したものについて説明したが、アナログディジタ
ル混在回路におけるインクフェイス部分、特にアナログ
回路の出力がディジタル回路に入力される部分であれば
どのような回路に対しでも通用でき、ディジタル回路を
安定に動作させることのできる効果がある。
In addition, in the above embodiment, the threshold voltage detection circuit was applied to the delay circuit, but if the ink face part in the analog-digital mixed circuit, especially the part where the output of the analog circuit is input to the digital circuit, It can be applied to any type of circuit and has the effect of stably operating digital circuits.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明に係るしきい値電圧検出回路に
よれば、アナログ回路からディジタル回路に入力すべき
アナログ信号をその入力の極性を反転する論理ゲートに
入力し該論理ゲートの出力を入力に帰還するようにした
ので、アナログ回路の出力がドリフトしてもこれに追従
したディジタル回路の論理ゲートのしきい値を自動検出
でき、ディジタル回路を安定に動作できる効果がある。
As described above, according to the threshold voltage detection circuit according to the present invention, an analog signal to be input from an analog circuit to a digital circuit is input to a logic gate that inverts the polarity of the input, and the output of the logic gate is input. Therefore, even if the output of the analog circuit drifts, the threshold value of the logic gate of the digital circuit that follows it can be automatically detected, which has the effect of stably operating the digital circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例によるしきい値電圧検出回
路を示す図、第2図は第1図の回路を用いた遅延回路を
示す図、第3図は通常の遅延回路の構成および動作タイ
ミングを示す図、第4図および第5図は第2図の回路の
具体的な構成を示す図、第6図は第5図の回路のタイミ
ングチャート図である。 図において、30はインバータ(論理ゲート回路)、4
0〜42は抵抗、43はコンデンサ、12はしきい値電
圧検出回路、1)は鋸歯状波発生回路(アナログ回路)
、13は論理ゲート(ディジタル回路)である。
FIG. 1 is a diagram showing a threshold voltage detection circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing a delay circuit using the circuit in FIG. 1, and FIG. 3 is a diagram showing the configuration of a normal delay circuit. 4 and 5 are diagrams showing the specific configuration of the circuit of FIG. 2, and FIG. 6 is a timing chart of the circuit of FIG. 5. In the figure, 30 is an inverter (logic gate circuit), 4
0 to 42 are resistors, 43 is a capacitor, 12 is a threshold voltage detection circuit, 1) is a sawtooth wave generation circuit (analog circuit)
, 13 are logic gates (digital circuits).

Claims (2)

【特許請求の範囲】[Claims] (1)ディジタル回路に入力すべきアナログ回路の出力
が入力され、該入力の極性を反転して出力する論理ゲー
ト回路と、 該論理ゲート回路の入力端子と出力端子とを接続する抵
抗とを備え、該接続点より上記ディジタル回路の論理ゲ
ートのしきい値電圧を出力することを特徴とするしきい
値電圧検出回路。
(1) A logic gate circuit that receives the output of an analog circuit that should be input to a digital circuit, inverts the polarity of the input, and outputs it; and a resistor that connects the input terminal and output terminal of the logic gate circuit. , a threshold voltage detection circuit outputting a threshold voltage of a logic gate of the digital circuit from the connection point.
(2)上記しきい値電圧は、上記アナログ回路の出力の
直流成分に代えて該出力に印加されることを特徴とする
特許請求の範囲第1項記載のしきい値電圧検出回路。
(2) The threshold voltage detection circuit according to claim 1, wherein the threshold voltage is applied to the output of the analog circuit instead of a DC component of the output.
JP60180791A 1985-08-16 1985-08-16 Threshold voltage detecting circuit Pending JPS6240819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60180791A JPS6240819A (en) 1985-08-16 1985-08-16 Threshold voltage detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60180791A JPS6240819A (en) 1985-08-16 1985-08-16 Threshold voltage detecting circuit

Publications (1)

Publication Number Publication Date
JPS6240819A true JPS6240819A (en) 1987-02-21

Family

ID=16089390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60180791A Pending JPS6240819A (en) 1985-08-16 1985-08-16 Threshold voltage detecting circuit

Country Status (1)

Country Link
JP (1) JPS6240819A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008029039A (en) * 2007-10-12 2008-02-07 Advantest Corp Delay device
JPWO2007116468A1 (en) * 2006-03-31 2009-08-20 富士通株式会社 Threshold correction circuit, circuit and circuit board with threshold correction function

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105320A (en) * 1983-11-14 1985-06-10 Nippon Telegr & Teleph Corp <Ntt> Level converting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105320A (en) * 1983-11-14 1985-06-10 Nippon Telegr & Teleph Corp <Ntt> Level converting circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007116468A1 (en) * 2006-03-31 2009-08-20 富士通株式会社 Threshold correction circuit, circuit and circuit board with threshold correction function
JP4638939B2 (en) * 2006-03-31 2011-02-23 富士通株式会社 Threshold correction circuit, circuit and circuit board with threshold correction function
JP2008029039A (en) * 2007-10-12 2008-02-07 Advantest Corp Delay device

Similar Documents

Publication Publication Date Title
EP0797870B1 (en) Cmos voltage-controlled oscillator having a wide frequency range
US5179303A (en) Signal delay apparatus employing a phase locked loop
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
US6265918B1 (en) Clock signal processing circuit and semiconductor device in which a clock signal is processed in improved method
JPH0511805B2 (en)
KR970004350A (en) Time counting circuit, sampling circuit, skew adjusting circuit and logic judgment circuit
JPS62149215A (en) Time constant circuit
JPS60223319A (en) Frequency doubler having 50percent duty cycle output signal
US4024414A (en) Electrical circuit means for detecting the frequency of input signals
US4774479A (en) Phase locked loop circuit
US4207539A (en) Frequency synthesizer
US5367204A (en) Multiple digital clock edge generator circuit and method
JPS58191522A (en) Frequency multiplier circuit for smiconductor integrated circuit
JP2002176340A (en) Delay circuit and voltage-controlled oscillation circuit
JP3431053B2 (en) Timing generator
JPS6240819A (en) Threshold voltage detecting circuit
US20060114042A1 (en) Duty cycle correction circuit
US7609119B2 (en) Reference voltage generator for logic elements providing stable and predefined gate propagation time
JPS58107727A (en) Phase synchronous circuit
JPH0599756A (en) Detector for temperature
CN111722520A (en) Time-to-digital converter and phase difference detection method
JP3600817B2 (en) Voltage comparison circuit
JPH08265112A (en) Duty ratio correction circuit
KR910009045Y1 (en) Noise detecter circuit
JPS6143819A (en) Phase comparator