JPS6233793B2 - - Google Patents

Info

Publication number
JPS6233793B2
JPS6233793B2 JP51130197A JP13019776A JPS6233793B2 JP S6233793 B2 JPS6233793 B2 JP S6233793B2 JP 51130197 A JP51130197 A JP 51130197A JP 13019776 A JP13019776 A JP 13019776A JP S6233793 B2 JPS6233793 B2 JP S6233793B2
Authority
JP
Japan
Prior art keywords
signal
black
white
encoding circuit
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51130197A
Other languages
Japanese (ja)
Other versions
JPS5354917A (en
Inventor
Fumio Takano
Osamu Mizogami
Kenji Watanabe
Koichi Kohitsu
Mitsuo Togashi
Tetsuhiko Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOEICHO GIJUTSU KENKYU HONBUCHO
Original Assignee
BOEICHO GIJUTSU KENKYU HONBUCHO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOEICHO GIJUTSU KENKYU HONBUCHO filed Critical BOEICHO GIJUTSU KENKYU HONBUCHO
Priority to JP13019776A priority Critical patent/JPS5354917A/en
Publication of JPS5354917A publication Critical patent/JPS5354917A/en
Publication of JPS6233793B2 publication Critical patent/JPS6233793B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はフアクシミリ信号の冗長度を除去して
伝送の効率化を企図したフアクシミリ信号の符号
化方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a facsimile signal encoding method intended to improve transmission efficiency by removing redundancy of facsimile signals.

従来フアクシミリ信号の符号化は1ライン又は
2ライン毎に画信号を符号化することが行われて
いるが、一般にフアクシミリ信号は隣接するライ
ン間の信号の相関性が高く、特に原稿の行間等に
みられる全白区間或いは全黒区間では同一符号を
繰返し伝送することとなり徒らに信号を冗長し、
伝送効率の向上を阻害していた。
Conventionally, facsimile signals are encoded by encoding image signals every one or two lines, but in general, facsimile signals have a high correlation between signals between adjacent lines, especially between the lines of a document. In the all-white section or all-black section, the same code is repeatedly transmitted, making the signal redundant.
This hindered the improvement of transmission efficiency.

本発明はかかる実情に鑑みてなされたものであ
つて、前記欠点を除去するため全白又は全黒区間
の信号を数ラインまとめて符号化して、従来方式
における繰返し符号の発生をなくしフアクシミリ
信号の効率的な信号系列を得ることにより、フア
クシミリ信号から冗長度を除去し効率のよい伝送
を行うようにしたフアクシミリ信号の符号化方式
を提供することをその目的とするものである。
The present invention has been made in view of the above-mentioned circumstances, and in order to eliminate the above-mentioned drawbacks, the signal in the all-white or all-black section is encoded in several lines at once, thereby eliminating the generation of repetitive codes in the conventional system and improving the facsimile signal. The object of the present invention is to provide a facsimile signal encoding method that removes redundancy from facsimile signals and performs efficient transmission by obtaining an efficient signal sequence.

以下、図面を参照し、実施例に基づいて本発明
を説明する。
Hereinafter, the present invention will be described based on examples with reference to the drawings.

第1図は、本発明方式に適用されるフアクシミ
リ送信装置の一実施例を、また、第2図イ,ロは
画情報の信号送出形式をさらに第3図は送信原稿
の一例を示す。
FIG. 1 shows an embodiment of a facsimile transmitting device applied to the method of the present invention, FIG. 2 (a) and (b) show a signal transmission format for image information, and FIG. 3 shows an example of a transmitted original.

まず、第1図について説明すると、読取部1で
読取られて白黒2値化された画信号aは、1又は
2ライン符号化回路2内のメモリに貯えられる。
First, referring to FIG. 1, an image signal a read by a reading section 1 and converted into black and white binarized is stored in a memory in a 1 or 2 line encoding circuit 2.

同時にこの画信号aは本発明に係る全白全黒検
出回路3にも導入され、該回路において、全白か
又は全黒か或いはそれ以外かを検定する。
At the same time, this image signal a is also introduced to the all-white/all-black detection circuit 3 according to the present invention, and this circuit verifies whether it is all white, all black, or something else.

この検定結果が、 (i) 全白及び全黒以外であるときは、1又は2ラ
イン符号化回路2において画信号aの1ライン
又は2ライン毎に符号化が行われ、これに同期
符号及び画情報符号を付加して第2図ロに示す
形式に整えられたのち、信号fとしてバツフア
メモリ6に転送される。
If the test result is (i) other than all white and all black, the 1 or 2 line encoding circuit 2 encodes every 1 or 2 lines of the image signal a, and adds a synchronization code and After adding an image information code and arranging it into the format shown in FIG. 2B, it is transferred to the buffer memory 6 as a signal f.

(ii) 次に、全白又は全黒であるときは、1又は2
ライン符号化回路2は、全白全黒検出回路3か
ら発せられる信号bにより符号化を停止せしめ
られ、同時に全白又は全黒区間符号化回路4に
おいて、全白又は全黒にそれぞれ特定の符号を
割当て、かつ、連続する全白又は全黒のライン
数を計数する。全白又は全黒区間が終了する
と、同期符号、全白又は全黒符号、全白又は全
黒区間のライン数及びチエツクビツト(一般の
フレームチエツクシーケンスCRCと同じ)か
らなる第2図イに示す如き形式の信号とし、こ
の信号gを数回連続してバツフアメモリ6へ転
送する。同時に、1又は2ライン符号化回路2
に対して全白又は全黒区間終了の信号cを送出
し、該回路2における符号化を再開させてい
る。
(ii) Next, if it is all white or all black, 1 or 2
The line encoding circuit 2 is made to stop encoding by the signal b issued from the all-white and all-black detection circuit 3, and at the same time, the all-white or all-black section encoding circuit 4 assigns a specific code to all-white or all-black, respectively. and count the number of consecutive all-white or all-black lines. When the all-white or all-black section ends, the frame check sequence shown in Fig. 2A consists of a synchronization code, an all-white or all-black code, the number of lines in the all-white or all-black section, and a check bit (same as a general frame check sequence CRC). This signal g is transferred to the buffer memory 6 several times in succession. At the same time, 1 or 2 line encoding circuit 2
A signal c indicating the end of the all-white or all-black section is sent to the circuit 2, and the encoding in the circuit 2 is restarted.

全白又は全黒区間が長く、その計数期間中バツ
フアメモリ6が空になつてしまう場合には、バツ
フアメモリ6が空であることを示す信号iによ
り、信号gが送出されるまでダミー信号発生回路
5を動作させてバツフアメモリ6に対しダミー信
号hを送出せしめる。
If the all-white or all-black section is long and the buffer memory 6 becomes empty during the counting period, a signal i indicating that the buffer memory 6 is empty causes the dummy signal generation circuit 5 to output the signal g. is operated to send out a dummy signal h to the buffer memory 6.

また、全白又は全黒区間符号化回路4において
作成する符号中に同期符号等の制御符号と同一パ
ターンの符号が発生した場合、該発生符号にゼロ
挿入して制御信号と区別するため、信号dにより
ダミー信号発生部5を動作してダミー信号を付加
(例えば出力符号をバイト構成にする場合にはゼ
ロ挿入後にダミー信号を7ビツト付加挿入する)
して同一パターンが現出しないようにしている。
In addition, when a code with the same pattern as a control code such as a synchronization code is generated in the code created in the all-white or all-black section encoding circuit 4, a zero is inserted into the generated code to distinguish it from the control signal. d activates the dummy signal generator 5 to add a dummy signal (for example, if the output code is made into a byte structure, add 7 bits of the dummy signal after inserting zero)
This is done to prevent the same pattern from appearing.

さらに、伝送信号jを受信する受信側における
全白又は全黒区間の記録には、 (1ラインの記録時間) ×(全白又は全黒区間のライン数) の時間が必要であり、全白又は全黒区間が長いと
受信側のバツフアメモリがオーバーフローするお
それがある。このため、受信側は、画情報の符号
化信号の最長フレームに対応した容量のバツフア
メモリを備え、全白又は全黒信号の次に送出され
る1フレームの画情報の伝送時間を全白又は全黒
区間に記録所要時間と比較して、前記の1フレー
ムの画情報の伝送時間の方が短い場合には、その
差の時間に対応するダミー信号を付加するように
信号eを用いて、ダミー信号発生回路5を制御し
必要なダミー信号を送出せしめている。
Furthermore, recording the all-white or all-black section on the receiving side that receives the transmission signal j requires a time of (recording time for one line) x (number of lines in the all-white or all-black section). Alternatively, if the all-black section is long, there is a risk that the buffer memory on the receiving side will overflow. For this reason, the receiving side is equipped with a buffer memory with a capacity corresponding to the longest frame of the encoded signal of image information, and the transmission time of one frame of image information sent next to the all-white or all-black signal is If the transmission time of one frame of image information is shorter than the recording time required for the black section, the signal e is used to add a dummy signal corresponding to the time difference. The signal generating circuit 5 is controlled to send out necessary dummy signals.

このように、本発明方式では、ダミー信号発生
回路を有効に利用することにより、一定容量のバ
ツフアメモリを使用して如何なる長さの全白又は
全黒区間に対しても効率のよい伝送が可能とな
る。
As described above, in the method of the present invention, by effectively utilizing the dummy signal generation circuit, efficient transmission is possible for all-white or all-black sections of any length using a buffer memory of a certain capacity. Become.

以上の如く本発明は、走査読取によつて得られ
た画信号を1ライン又は2ライン毎に検出して、
連続する全白又は全黒のラインを計数し、その結
果を符号化するものであるから、繰り返し符号の
発生をなくして伝送時間の短縮が可能となるもの
で、効率のよいフアクシミリ信号の伝送手段を提
出しうることとなり発明の所期の目的を達成しう
る。
As described above, the present invention detects an image signal obtained by scanning reading every one line or every two lines,
Since it counts consecutive all-white or all-black lines and encodes the result, it eliminates the generation of repeated codes and reduces transmission time, making it an efficient means of transmitting facsimile signals. Therefore, the intended purpose of the invention can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明方式に適用されるフアクシミリ
送信装置の一実施例を示すブロツク図、第2図
イ,ロは画情報の信号送出形式を示す説明図、第
3図は送信原稿の一例を示す説明図である。 1…読取部、2…1又は2ライン符号化回路、
3…全白全黒検出回路、4…全白又は全黒区間符
号化回路、5…ダミー信号発生回路、6…バツフ
アメモリ。
FIG. 1 is a block diagram showing an embodiment of a facsimile transmission device applied to the method of the present invention, FIG. FIG. 1...Reading unit, 2...1 or 2 line encoding circuit,
3... All white/all black detection circuit, 4... All white or all black section encoding circuit, 5... Dummy signal generation circuit, 6... Buffer memory.

Claims (1)

【特許請求の範囲】 1 送信原稿を読取り走査し白黒2値化された画
信号を出力する読取部と、 この読取部からの画信号を1ライン又は2ライ
ン毎に符号化しこれに同期符号および画情報符号
を付した符号化画信号を出力するとともに、1フ
レームの符号化画信号の伝送時間が受信側の記録
所要時間よりも短かい場合には、その時間差に対
応するダミー信号を付加するように指示する制御
信号を出力する符号化回路と、 前記読取部からの1ライン又は2ラインの画信
号が全白か、全黒か、あるいは白黒混在かを検定
し、その検定結果が全白又は全黒の場合には、全
白又は全黒の検定信号を出力するとともに前記符
号化回路の符号化動作を停止させる全白全黒検出
回路と、 この全白全黒検出回路からの全白又は全黒の検
定信号を入力してその連続するライン数を計数し
て符号化し、同期符号、全白又は全黒符号および
チエツクビツトを付した全白又は全黒ライン信号
を出力するとともに、全白又は全黒区間終了信号
を前記符号化回路へ出力して符号化動作を再開さ
せ、さらに、同期符号等の制御符号と同一パター
ンの符号が発生した場合には、該発生符号にダミ
ー信号を付するように指示する制御信号を出力す
る全白又は全黒区間符号化回路と、 前記符号化回路の符号化画信号、前記全白又は
全黒区間符号化回路の全白又は全黒ライン信号お
よびダミー信号発生回路の出力信号を入力して伝
送信号を出力するとともに、前記全白又は全黒区
間符号化回路が全白又は全黒の連続するライン数
の計数期間中にメモリが空になつた場合には、メ
モリが空であることを示す制御信号を出力するバ
ツフアメモリと、 このバツフアメモリからの制御信号を入力して
前記全白又は全黒区間符号化回路が全白又全黒ラ
イン信号を前記バツフアメモリへ出力するまでダ
ミー信号を該バツフアメモリへ出力し続け、か
つ、前記符号化回路からの時間差に対応する制御
信号によつて時間差分だけ前記バツフアメモリへ
ダミー信号を出力し、さらに、前記全白又は全黒
区間符号化回路からの同一パターン符号発生の制
御信号を入力した場合には、それと区別するため
のダミー信号を前記バツフアメモリへ出力するダ
ミー信号発生回路とを、 具備したフアクシミリ信号の符号化方式。
[Scope of Claims] 1. A reading unit that reads and scans a transmitted original and outputs a black-and-white binary image signal, and encodes the image signal from this reading unit every line or two lines, and adds a synchronization code and Outputs a coded image signal with an image information code attached, and if the transmission time of one frame of the coded image signal is shorter than the recording time required on the receiving side, a dummy signal corresponding to the time difference is added. an encoding circuit that outputs a control signal instructing the reader to read the image; Or, in the case of all black, an all-white all-black detection circuit that outputs an all-white or all-black verification signal and stops the encoding operation of the encoding circuit; Or input an all-black test signal, count and encode the number of consecutive lines, output an all-white or all-black line signal with a synchronization code, an all-white or all-black code, and a check bit, and Alternatively, an all-black interval end signal is output to the encoding circuit to restart the encoding operation, and if a code having the same pattern as a control code such as a synchronization code is generated, a dummy signal is attached to the generated code. an all-white or all-black section encoding circuit that outputs a control signal instructing the encoding circuit to perform an all-white or all-black section; an encoded image signal of the encoding circuit, an all-white or all-black line signal of the all-white or all-black section encoding circuit; While inputting the output signal of the dummy signal generation circuit and outputting the transmission signal, the memory becomes empty while the all-white or all-black section encoding circuit is counting the number of consecutive all-white or all-black lines. In this case, a buffer memory outputs a control signal indicating that the memory is empty, and the all-white or all-black section encoding circuit inputs the control signal from this buffer memory and converts the all-white or all-black line signal into the all-white or all-black line signal. The dummy signal continues to be output to the buffer memory until the dummy signal is output to the buffer memory, and the dummy signal is output to the buffer memory by the time difference according to the control signal corresponding to the time difference from the encoding circuit. A facsimile signal encoding method comprising: a dummy signal generation circuit that outputs a dummy signal to the buffer memory to distinguish it from the control signal for generating the same pattern code when inputted from the all-black interval encoding circuit. .
JP13019776A 1976-10-29 1976-10-29 Facsimile signal coding system Granted JPS5354917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13019776A JPS5354917A (en) 1976-10-29 1976-10-29 Facsimile signal coding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13019776A JPS5354917A (en) 1976-10-29 1976-10-29 Facsimile signal coding system

Publications (2)

Publication Number Publication Date
JPS5354917A JPS5354917A (en) 1978-05-18
JPS6233793B2 true JPS6233793B2 (en) 1987-07-22

Family

ID=15028398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13019776A Granted JPS5354917A (en) 1976-10-29 1976-10-29 Facsimile signal coding system

Country Status (1)

Country Link
JP (1) JPS5354917A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194463A (en) * 1982-05-10 1983-11-12 Ricoh Co Ltd Picture information processor
JPS61251276A (en) * 1985-04-27 1986-11-08 Japan Radio Co Ltd Picture data encoding system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120518A (en) * 1973-03-16 1974-11-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120518A (en) * 1973-03-16 1974-11-18

Also Published As

Publication number Publication date
JPS5354917A (en) 1978-05-18

Similar Documents

Publication Publication Date Title
US4131915A (en) Facsimile signal transmission system
JPH05284367A (en) Image encoding device
JPS6043703B2 (en) Binary signal facsimile data compression method
JPS6145429B2 (en)
US3804975A (en) Video signal data signal compression system
JPH07264417A (en) Image coding method
JPS6233793B2 (en)
JPH0789618B2 (en) Image coding method
JP2000217003A (en) Coding system and decoding system
JP2790755B2 (en) Facsimile machine
GB1570914A (en) Method and apparatus for bandwidth compression
JPS6351429B2 (en)
JP2611380B2 (en) Facsimile transmission control method
JPS58136172A (en) Facsimile code transmission method
JPS63123271A (en) Image processing system
JPS5926691Y2 (en) Facsimile signal transmission equipment
JPS5915553B2 (en) Predictive coding device
JPH0214830B2 (en)
JPS5949750B2 (en) Variable scanning line density control method
JPS6022876A (en) Picture coding system
JPH0145269B2 (en)
JPH05183759A (en) Encoder and decoder using arithmetic code
JPH0360225B2 (en)
JPS6243260A (en) Facsimile equipment
JPS6394781A (en) Encoding method for dither image