JPS62274633A - Surface inspection of wafer or substrate - Google Patents
Surface inspection of wafer or substrateInfo
- Publication number
- JPS62274633A JPS62274633A JP11717686A JP11717686A JPS62274633A JP S62274633 A JPS62274633 A JP S62274633A JP 11717686 A JP11717686 A JP 11717686A JP 11717686 A JP11717686 A JP 11717686A JP S62274633 A JPS62274633 A JP S62274633A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- scattered light
- signal
- image information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- 238000007689 inspection Methods 0.000 title claims description 15
- 239000002245 particle Substances 0.000 claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000012935 Averaging Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 11
- 230000010365 information processing Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は、同一形状のチップが複数個形成されたウェハ
表面又は、複数の同一形状のチップが設けられた基板表
面の異物粒子を検査する技術に関し、特に、製造プロセ
スによって形成された溝や穴等のパターンに影響される
ことなく異物粒子を検査するのに有効な技術に関するも
のである。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a wafer surface on which a plurality of chips of the same shape are formed, or a substrate on which a plurality of chips of the same shape are provided. The present invention relates to a technique for inspecting foreign particles on a surface, and particularly to a technique effective for inspecting foreign particles without being influenced by patterns such as grooves and holes formed in a manufacturing process.
半導体デバイス等の微細パターンを形成する製造技術の
発展は近年目覚しく、微細パターンの高密度・高集積化
の技術探索が進められている。この高密度・高集積化に
とって、スーパクリーンルーム等により塵埃等を除去す
る技術が増々重要となってきている。塵埃等の異物粒子
は、ウェハ表面に付着して不良原因となるため、半導体
デバイス製造において、各製造プロセスを通して常に検
査し、管理する必要がある。The development of manufacturing technology for forming fine patterns for semiconductor devices and the like has been remarkable in recent years, and the search for technologies for increasing the density and integration of fine patterns is progressing. In order to achieve this high density and high integration, technology for removing dust and the like using super clean rooms and the like is becoming increasingly important. Since foreign particles such as dust adhere to the wafer surface and cause defects, they must be constantly inspected and controlled throughout each manufacturing process in semiconductor device manufacturing.
従来の半導体ディバスの製造プロセスにおける異物管理
は、鏡面状態のウェハを必要箇所に一定時間放置して、
この上に付着する異物粒子に光を照射し、異物粒子によ
って散乱された散乱光を受光して読み取る方法によって
行っている。Foreign matter management in the conventional semiconductor device manufacturing process involves leaving a mirror-finish wafer in the required location for a certain period of time.
This is done by irradiating light onto the foreign particles adhering to the surface, and receiving and reading the scattered light scattered by the foreign particles.
また、1μm以上の異物粒子や欠陥パターンについては
、顕微鏡を用いた目視検査やパターン検査自動化が研究
されつつある。(原端彦他、電子通信学会論文誌、 V
ol、 J 69− Ct’ No、 4 、 P 、
385゜また、各製造プロセスで付着する異物粒子の検
査のためには、ウェハに溝や穴等の加工を施さない一部
分を設け、各製造プロセス終了後に、この部分の異物粒
子を検査し、ウェハ全体の異物粒子を推定するという方
法がとられていた。Furthermore, for foreign particles of 1 μm or more and defect patterns, research is underway into visual inspection using a microscope and automated pattern inspection. (Hatahiko Hara et al., Transactions of the Institute of Electronics and Communication Engineers, V
ol, J 69- Ct' No, 4, P,
385° Also, in order to inspect foreign particles that adhere during each manufacturing process, a part of the wafer is prepared without processing such as grooves or holes, and after each manufacturing process is completed, this part is inspected for foreign particles, and the wafer is inspected for foreign particles. The method used was to estimate the total number of foreign particles.
しかしながら、前記前者の従来の散乱光検出によってウ
ェハ表面のパターンを読み取るウェハ表面検査方法では
、ウェハの表面は、鏡面状態が必要であり、一度プロセ
スを通過して表面に溝や穴等の加工を受けたウェハは、
異物粒子や欠陥パターンが1μm以下になると、表面状
態を電子顕微鏡等で111する以外には異物粒子を測定
できないという問題があった。However, in the former conventional wafer surface inspection method of reading the pattern on the wafer surface by detecting scattered light, the wafer surface needs to be in a mirror-like state, and once the wafer has passed through a process, it has not been processed to form grooves or holes on the surface. The received wafer is
When foreign particles or defect patterns are smaller than 1 μm, there is a problem that the foreign particles cannot be measured except by examining the surface condition using an electron microscope or the like.
また、前記後者の様な従来のウェハ表面検査方法では、
実際の製造プロセス中の異物粒子によるウェハ表面の汚
染状態を直接的に検査することができなかった。Furthermore, in conventional wafer surface inspection methods such as the latter,
It has not been possible to directly inspect the contamination state of the wafer surface due to foreign particles during the actual manufacturing process.
本発明は、前記問題点を解決するためになされたもので
あり、
本発明の目的は、半導体ディバス製造プロセスにおいて
、ウェハ上に加工された溝や穴等のパターンの影響を受
けることなくウェハ表面に付着した異物粒子を検査する
ことができる技術を提供することにある。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to improve the wafer surface without being affected by patterns such as grooves and holes machined on the wafer in the semiconductor device manufacturing process. An object of the present invention is to provide a technology that can inspect foreign particles attached to a surface.
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の以下の記述及び添付図面によって説明する。The above and other objects and novel features of the present invention will be explained by the following description of the specification and the accompanying drawings.
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of one typical invention disclosed in this application is as follows.
すなわち、半導体製造プロセス又は同一形状物体を同時
に製造する製造プロセスで、ウェハ又は基板表面のチッ
プに加工された溝や穴のパターン及び製造プロセス中に
付着した異物粒子に光を照射し、その光照射によって発
生した散乱光から異物粒子を検出するウェハ又は基板表
面検査方法であって、前記ウェハ又は基板上の複数チッ
プからそれぞれ発生した散乱光から基準信号を抽出する
過程と、該基準信号と各チップから発生した散乱光の信
号を比較する過程と、該比較結果から、各チップ上にそ
れぞれ付着した異物粒子を検出する過程を具備したこと
を特徴とするものである。In other words, in a semiconductor manufacturing process or a manufacturing process that simultaneously manufactures objects of the same shape, light is irradiated onto patterns of grooves and holes processed into chips on the surface of a wafer or substrate, and foreign particles attached during the manufacturing process. A wafer or substrate surface inspection method for detecting foreign particles from scattered light generated by a plurality of chips, the method comprising: extracting a reference signal from scattered light generated from each of a plurality of chips on the wafer or substrate; The present invention is characterized by comprising a process of comparing signals of scattered light generated from the chips, and a process of detecting foreign particles attached to each chip from the comparison results.
前記手段によれば、前記ウェハ又は基板上のチップから
それぞれ発生した散乱光から基準信号を抽出し、該基準
信号と各チップから発生した散乱光の信号を比較し、該
比較結果から各チップ上にそれぞれ付着した異物粒子を
検出する。According to the means, a reference signal is extracted from the scattered light generated from each chip on the wafer or substrate, the reference signal and the signal of the scattered light generated from each chip are compared, and from the comparison result, the signal on each chip is extracted. Detect foreign particles attached to each.
例えば、ウェハ上の一箇所又は複数箇所のチップに光を
照射し、散乱によって発生したパターンを読み取り、画
像情報処理用コンピュータの記憶装置部に記憶させて、
擬似設計データとし、この擬似設計データと別の箇所の
チップとを比較する操作を繰り返して行い、擬似設計デ
ータを次第に設計データに精度よく近似させ、最後にこ
の近似データと各チップを比較して、チップ上の異物粒
子を検出することにより、従来の技術では検出できなか
った製造プロセスで加工されたチップ上の異物粒子を検
査することができる。For example, by irradiating light onto one or more chips on a wafer, reading the pattern generated by scattering, and storing the pattern in a storage unit of an image information processing computer,
The pseudo design data is used as pseudo design data, and the operation of comparing this pseudo design data with chips at different locations is repeated, the pseudo design data is gradually approximated to the design data with high accuracy, and finally, this approximate data is compared with each chip. By detecting foreign particles on a chip, it is possible to inspect foreign particles on a chip processed in a manufacturing process, which could not be detected using conventional techniques.
以下1本発明の一実施例を図面を用いて具体的に説明す
る。An embodiment of the present invention will be specifically described below with reference to the drawings.
なお、実施例を説明するための全回において。In addition, in all the times for explaining the example.
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。Components having the same function are given the same reference numerals, and repeated explanations thereof will be omitted.
[実施例Iコ
第1図は、本発明の実施例工のウェハ又は基板表面検査
方法を説明するためのその実施装置の概略構成を示すブ
ロック図である。Embodiment I FIG. 1 is a block diagram showing a schematic configuration of an apparatus for explaining a wafer or substrate surface inspection method according to an embodiment of the present invention.
第1図において、1は定盤等の支持台、2はX−Yの空
気軸受ステージであり、このX−Yの空気軸受ステージ
2は支持台1に移動自在に支持されている。3はX−Y
の空気軸受ステージ2のX軸駆動モータであり、4はY
軸駆動モータである。In FIG. 1, 1 is a support such as a surface plate, and 2 is an X-Y air bearing stage, and this X-Y air bearing stage 2 is movably supported by the support 1. 3 is X-Y
4 is the X-axis drive motor of the air bearing stage 2, and 4 is the Y-axis drive motor of the air bearing stage 2.
It is a shaft drive motor.
5は半導体からなるウェハであり、6はウェハ5上に形
成された同一形状に加工されたチップである。7はヘリ
ウム・ネオン(Hs−Ne)等のレーザ光源であり、8
はレーザ光源7から放射されたレーザ光をウェハ5又は
チップ6上に集光させるための集光レンズである。9は
前記ウェハ5又はチップ6で発生した散乱光をガイドす
る光ガイド部材、10は光を電気信号に変換する光電子
増倍管、11はアナログ・ディジタル(A/D)変換を
行う信号処理系、12は画像情報処理用コンピュータ、
13.13’は第1.第2画像情報記憶部である。5 is a wafer made of a semiconductor, and 6 is a chip formed on the wafer 5 and processed into the same shape. 7 is a laser light source such as helium neon (Hs-Ne); 8
is a condensing lens for condensing the laser light emitted from the laser light source 7 onto the wafer 5 or chip 6 . 9 is a light guide member that guides the scattered light generated by the wafer 5 or chip 6; 10 is a photomultiplier tube that converts the light into an electrical signal; and 11 is a signal processing system that performs analog-to-digital (A/D) conversion. , 12 is an image information processing computer;
13.13' is the first. This is a second image information storage section.
次に、本実施例■のウェハ表面検査方法を第1図を用い
て説明する。Next, the wafer surface inspection method of Example 2 will be explained with reference to FIG.
第1図において、レーザ光源7からの集光レーザ光を集
光レンズ8でウェハ5のチップ6の上に焦点を結ぶよう
に制御し、X−Y空気軸受ステージ2のX−Yテーブル
を移動させて、チップ6全面を走査させる。In FIG. 1, a condensed laser beam from a laser light source 7 is controlled to be focused on a chip 6 of a wafer 5 by a condensing lens 8, and the X-Y table of the X-Y air bearing stage 2 is moved. The entire surface of the chip 6 is scanned.
ここで、レーザ光の走査ピッチは、スポット径と同程度
以下とし、オーバラップ走査を行わせる。Here, the scanning pitch of the laser beam is set to be equal to or less than the spot diameter, and overlapping scanning is performed.
散乱光は集光レンズ8の周囲に包み込む形で複数個配置
した光ガイド部材9で集光し、光電子増倍管10で光電
変換を行い、さらに信号処理系11で散乱光強度を1o
ビツトでアナログ・ディジタル(A/D)変換し、画像
情報処理用コンピュータ12を介して第1画像情報記憶
部13に記憶する。The scattered light is collected by a plurality of light guide members 9 arranged around a condensing lens 8, subjected to photoelectric conversion by a photomultiplier tube 10, and further reduced to 1o by a signal processing system 11.
The data is analog-to-digital (A/D) converted in bits and stored in the first image information storage section 13 via the image information processing computer 12.
次いで、近接のチップ6上にレーザ光が焦点を結ぶよう
にX−Y空気軸受ステージ2でウェハを移動させ、先に
行ったウェハ表面検査操作と同じ操作を行う。この操作
によって得られたディジタル信号と前記第1画像情報記
憶部13に記憶された信号とを画像情報処理用コンピュ
ータ12で比較演算し、同一信号のみを第1画像情報記
憶部13に記憶し、差異信号は別の第2画像情報記憶部
13′に記憶する。さらに、第3番目、第4番目、・・
・・第n番目のチップ6についても同様の信号処理を行
い、差異信号は第2画像情報記憶部13′と比較し、同
一信号が2個以上になった場合に、この同一信号を設計
データとみなして、第1画像情報記憶部13に記憶する
。Next, the wafer is moved by the XY air bearing stage 2 so that the laser beam is focused on the nearby chip 6, and the same operation as the wafer surface inspection operation performed previously is performed. The digital signal obtained by this operation and the signal stored in the first image information storage section 13 are compared and calculated by the image information processing computer 12, and only the same signals are stored in the first image information storage section 13, The difference signal is stored in another second image information storage section 13'. Furthermore, the third, fourth, etc.
...The same signal processing is performed for the n-th chip 6, and the difference signal is compared with the second image information storage unit 13'. If there are two or more identical signals, this same signal is used as the design data. The image information is stored in the first image information storage section 13.
このようにして、第1画像情報記憶部13に記憶された
n番目までの擬似設計データを正しい設計データとし、
第n+1番目からは差異信号が異物粒子であると判定し
、その場所を表示させる。In this way, the pseudo design data up to the n-th stored in the first image information storage unit 13 are set as correct design data,
From the (n+1)th difference signal, it is determined that the difference signal is a foreign particle, and the location thereof is displayed.
最後に、第1番目から第n番目までのチップ6について
も再度繰り返して測定を行う。Finally, measurements are repeated again for the first to nth chips 6.
このようにして、ウェハ全体について異物粒子の分布状
態を検査する。In this way, the distribution state of foreign particles is inspected for the entire wafer.
この結果から明らかなように、ウェハ5上のチップ6が
同一寸法で加工されているという特徴を有効に活用し、
従来ではその測定が不可能であった加工されたチップ6
上の異物粒子を検査することができる。As is clear from this result, the feature that the chips 6 on the wafer 5 are processed with the same dimensions can be effectively utilized.
Processed chips that were previously impossible to measure6
can be inspected for foreign particles on the top.
[実施例■] 第2図は、本発明の実施例■を説明するための。[Example ■] FIG. 2 is for explaining embodiment (2) of the present invention.
その実施装置の概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of an implementation device.
第2図において、14はレーザ光源7を回折する回折格
子である。In FIG. 2, 14 is a diffraction grating that diffracts the laser light source 7.
本実施例■のウェハ表面検査方法は、第2図に示すよう
に、レーザ光源7からのレーザ光は、回折格子14によ
って、±0次、±1次、±2次・・・・±n次の回折光
となる。これらの回折光を距離fだけ離れた位置に配置
した、焦点距離fの集光レンズ8で平行光とし、集光レ
ンズ8からfだけ離れた位置にある各チップ6上で焦点
を結ばせる。As shown in FIG. 2, in the wafer surface inspection method of this embodiment (2), the laser light from the laser light source 7 is transmitted through the diffraction grating 14 to the ±0th order, ±1st order, ±2nd order...±n This becomes the next diffracted light. These diffracted lights are made into parallel light by a condensing lens 8 having a focal length f, which is disposed at a distance f, and are focused on each chip 6 located at a distance f from the condensing lens 8.
また、各チップ6の間隔に合致するように、光学系を調
整する。各チップ6からの散乱光は、それぞれ複数個設
置された光ガイド部材9によって図示されていない光電
子増倍管に入力され、ここで、電気信号に変換される。Further, the optical system is adjusted to match the spacing between each chip 6. The scattered light from each chip 6 is input into a photomultiplier tube (not shown) by a plurality of light guide members 9, and is converted into an electrical signal there.
この電気信号は、信号処理系11でアナログ・ディジタ
ル(A/D)変換され1画像情報処理用コンピュータ1
2で、各回折光を同時に信号処理を行う。そして、同一
信号が2個以上になった時、これを設計データとし、差
異信号を異物粒子として認識する。This electrical signal is converted into an analog/digital (A/D) signal by a signal processing system 11 and converted into an image information processing computer 1.
In step 2, each diffracted light beam is subjected to signal processing at the same time. When there are two or more identical signals, this is used as design data, and the difference signal is recognized as a foreign particle.
このような構成にすることにより、複数個のチップ6を
並列処理でき、検査時間を縮少することができる。With such a configuration, a plurality of chips 6 can be processed in parallel, and inspection time can be reduced.
なお、回折次数によるレーザ光の強度差については、加
工のされていないウェハ上で零レベル調整を電気的に行
っておく必要がある。In addition, regarding the intensity difference of the laser beam depending on the diffraction order, it is necessary to electrically adjust the zero level on the unprocessed wafer.
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above using examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
例えば、前記実施例では、基準信号を得る手段として、
ウェハ5上のチップ6からそれぞれ発生した散乱光の信
号を比較する手段を用いたが、それぞれの散乱光を平均
化処理(演算)する手段を用いてもよい。For example, in the embodiment, as means for obtaining the reference signal,
Although means for comparing the signals of the scattered lights generated from the chips 6 on the wafer 5 was used, means for averaging (calculating) the respective scattered lights may also be used.
また1本発明は、基板上に複数個配置された同一形状の
チップ上に付着した微粒子を検査する場合にも適用でき
る。The present invention can also be applied to the case of inspecting fine particles attached to a plurality of chips of the same shape arranged on a substrate.
以上、説明したように1本発明によれば、ウェハ又は基
板上のチップからそれぞれ発生した散乱光から基準信号
を抽出し、該基準信号と各チップから発生した散乱光の
信号を比較し、該比較結果から各チップ上にそれぞれ付
着した異物粒子を検出する手段により、従来では不可能
であったチップ上に溝や穴が形成された表面上にある異
物粒子を検査することができる。また、各製造プロセス
後の汚染状態を検査することができる。As described above, according to the present invention, a reference signal is extracted from the scattered light generated from each chip on a wafer or a substrate, and the reference signal and the signal of the scattered light generated from each chip are compared. By means of detecting foreign particles attached to each chip from the comparison results, it is possible to inspect foreign particles on the surface of the chip where grooves or holes are formed, which was previously impossible. Moreover, the contamination state after each manufacturing process can be inspected.
第1図は、本発明の実施例Iのウェハ表面検査方法を説
明するためのその実施装置の概略構成を示すブロック図
、
第2図は1本発明の実施例■を説明するための。
その実施装置の概略構成を示すブロック図である。
図中、1・・・支持台、2・・・空気軸受X−Yステー
ジ、3・・・X軸駆動モータ、4・・・Y軸駆動モータ
、5・・・ウェハ、6・・・チップ、7・・・レーザ光
源、8・・・集光レンズ、9・・・光ガイド部材、10
・・・光電子増倍管、11・・・信号処理系、12・・
・画像情報処理用コンピュータ、13.13’・・・第
1.第2画像情報記憶部、14・・・回折格子である。FIG. 1 is a block diagram showing a schematic configuration of an implementation apparatus for explaining a wafer surface inspection method according to Embodiment I of the present invention, and FIG. 2 is a block diagram for explaining Embodiment 1 of the present invention. FIG. 2 is a block diagram showing a schematic configuration of an implementation device. In the figure, 1... Support stand, 2... Air bearing X-Y stage, 3... X-axis drive motor, 4... Y-axis drive motor, 5... Wafer, 6... Chip , 7... Laser light source, 8... Condensing lens, 9... Light guide member, 10
...Photomultiplier tube, 11...Signal processing system, 12...
- Image information processing computer, 13.13'... 1st. Second image information storage unit, 14... is a diffraction grating.
Claims (3)
造する製造プロセスで、ウェハ又は基板表面のチップに
加工された溝や穴のパターン及び製造プロセス中に付着
した異物粒子に光を照射し、その光照射によって発生し
た散乱光から異物粒子を検出するウェハ又は表面検査方
法であって、前記ウェハ又は基板上の複数チップからそ
れぞれ発生した散乱光から基準信号を抽出する過程と、
該基準信号と各チップから発生した散乱光の信号を比較
する過程と、該比較結果から各チップ上にそれぞれ付着
した異物粒子を検出する過程を具備したことを特徴とす
るウェハ又は基板表面検査方法。(1) In a semiconductor manufacturing process or a manufacturing process that simultaneously manufactures objects of the same shape, light is irradiated onto patterns of grooves and holes machined in chips on the surface of a wafer or substrate and foreign particles attached during the manufacturing process. A wafer or surface inspection method for detecting foreign particles from scattered light generated by irradiation, the process comprising: extracting a reference signal from scattered light generated from each of a plurality of chips on the wafer or substrate;
A wafer or substrate surface inspection method comprising the steps of comparing the reference signal with a signal of scattered light generated from each chip, and detecting foreign particles attached to each chip from the comparison result. .
チップからそれぞれ発生した散乱光の信号を比較する過
程と、該比較結果の同一信号のみを平均化処理によって
抽出する過程とからなることを特徴とする特許請求の範
囲第1項に記載のウェハ又は基板表面検査方法。(2) The process of extracting the reference signal consists of a process of comparing signals of scattered light generated from each chip on the wafer, and a process of extracting only the same signals from the comparison results by averaging processing. A wafer or substrate surface inspection method according to claim 1, characterized in that:
とを特徴とする特許請求の範囲第1項又は第2項に記載
のウェハ又は基板表面検査方法。(3) The wafer or substrate surface inspection method according to claim 1 or 2, wherein the light is a single beam or a plurality of parallel beams.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11717686A JPS62274633A (en) | 1986-05-23 | 1986-05-23 | Surface inspection of wafer or substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11717686A JPS62274633A (en) | 1986-05-23 | 1986-05-23 | Surface inspection of wafer or substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62274633A true JPS62274633A (en) | 1987-11-28 |
Family
ID=14705311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11717686A Pending JPS62274633A (en) | 1986-05-23 | 1986-05-23 | Surface inspection of wafer or substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62274633A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292206A (en) * | 1988-05-19 | 1989-11-24 | Nikon Corp | Surface condition measuring apparatus for object |
US6636302B2 (en) | 1994-12-08 | 2003-10-21 | Kla-Tencor Corporation | Scanning system for inspecting anamolies on surfaces |
US6888627B2 (en) | 1996-06-04 | 2005-05-03 | Kla-Tencor Corporation | Optical scanning system for surface inspection |
US7084967B2 (en) | 1994-12-08 | 2006-08-01 | KLA —Tencor Corporation | Scanning system for inspecting anomalies on surfaces |
-
1986
- 1986-05-23 JP JP11717686A patent/JPS62274633A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01292206A (en) * | 1988-05-19 | 1989-11-24 | Nikon Corp | Surface condition measuring apparatus for object |
US6636302B2 (en) | 1994-12-08 | 2003-10-21 | Kla-Tencor Corporation | Scanning system for inspecting anamolies on surfaces |
US7084967B2 (en) | 1994-12-08 | 2006-08-01 | KLA —Tencor Corporation | Scanning system for inspecting anomalies on surfaces |
US6888627B2 (en) | 1996-06-04 | 2005-05-03 | Kla-Tencor Corporation | Optical scanning system for surface inspection |
US7075637B2 (en) | 1996-06-04 | 2006-07-11 | Kla-Tencor Corporation | Optical scanning system for surface inspection |
US7477372B2 (en) | 1996-06-04 | 2009-01-13 | Kla-Tencor Technologies Corporation | Optical scanning system for surface inspection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6918931B2 (en) | Defect marking for semiconductor wafer inspection | |
US7315365B2 (en) | System and methods for classifying anomalies of sample surfaces | |
US7453561B2 (en) | Method and apparatus for inspecting foreign particle defects | |
JP3904581B2 (en) | Defect inspection apparatus and method | |
US7787115B2 (en) | Optical apparatus for defect inspection | |
JP5319876B2 (en) | Surface inspection apparatus and surface inspection method | |
JP2005283190A (en) | Foreign matter inspection method and device therefor | |
JP5463943B2 (en) | Image data processing method and image creation method | |
US11783470B2 (en) | Design-assisted inspection for DRAM and 3D NAND devices | |
JP3981696B2 (en) | Defect inspection apparatus and method | |
JP3904565B2 (en) | Defect inspection apparatus and method | |
US7486392B2 (en) | Method of inspecting for defects and apparatus for performing the method | |
JPS62274633A (en) | Surface inspection of wafer or substrate | |
JPH0458622B2 (en) | ||
US20070053578A1 (en) | Pattern inspection apparatus and method and reticle for use therein | |
TW202146888A (en) | Detecting defects in array regions on specimens | |
JP3314217B2 (en) | Appearance inspection device | |
JPH06347415A (en) | Particle inspecting device and inspecting method therefor | |
JPH0643110A (en) | Detecting method for defect of resist pattern | |
JPH03270250A (en) | Method of testing semiconductor |