JPS6220561B2 - - Google Patents

Info

Publication number
JPS6220561B2
JPS6220561B2 JP52133306A JP13330677A JPS6220561B2 JP S6220561 B2 JPS6220561 B2 JP S6220561B2 JP 52133306 A JP52133306 A JP 52133306A JP 13330677 A JP13330677 A JP 13330677A JP S6220561 B2 JPS6220561 B2 JP S6220561B2
Authority
JP
Japan
Prior art keywords
signal
operation command
counter
value
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52133306A
Other languages
Japanese (ja)
Other versions
JPS5467181A (en
Inventor
Minoru Tanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP13330677A priority Critical patent/JPS5467181A/en
Publication of JPS5467181A publication Critical patent/JPS5467181A/en
Publication of JPS6220561B2 publication Critical patent/JPS6220561B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】 本発明は、コンピユータ特にマイクロコンピユ
ータにより制御を行う装置に於いて、その制御装
置がノイズによつて誤動作されるのを防止する方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for preventing a control device from malfunctioning due to noise in a device controlled by a computer, particularly a microcomputer.

従来、複写機のプリントスタートボタン等の誤
動作を防止する為に第1図に示すような回路が用
いられていた。即ち抵抗rと容量cによつて決ま
る時定数以下の時間しか持続しないスイツチsの
閉成やノイズパルスの発生等によつては、フリツ
プフロツプFFからのスタート信号Qが出力され
ないようにしたものである。なおIはインバータ
である。この回路のように電気回路でノイズを識
別して制御装置が誤動作を起さないようにする場
合はかなりの数の論理素子を必要とするので構造
も複雑となり、コスト高や信頼性低下の原因とな
る。
2. Description of the Related Art Conventionally, a circuit as shown in FIG. 1 has been used to prevent malfunctions of a print start button or the like of a copying machine. In other words, the start signal Q from the flip-flop FF is prevented from being output due to the closing of the switch s, which lasts only for a time shorter than the time constant determined by the resistance r and the capacitance c, or the occurrence of a noise pulse. . Note that I is an inverter. In order to identify noise in an electric circuit and prevent malfunctions in the control device, as in this circuit, a considerable number of logic elements are required, resulting in a complex structure, which can lead to high costs and reduced reliability. becomes.

一方、最近マイクロコンピユータが開発され、
複写機等の作動タイミングの制御がマイクロコン
ピユータで集中的に行なえるようになつたのに伴
ない、真の制御信号を識別して複写機等の内外で
発生されるノイズやスイツチのチヤタリング等に
よる誤動作を防ぐためには、ソフトとハードの適
当な組合せを用いることが、複写機等の制御装置
のコンパクト化、保守の容易化、部品点数の減少
化等の面から非常に有効なものとなる。
On the other hand, microcomputers have recently been developed,
As it has become possible to centrally control the operation timing of copying machines, etc. using microcomputers, it has become possible to identify the true control signal and eliminate noise generated inside and outside the copying machine, switch chatter, etc. In order to prevent malfunctions, using an appropriate combination of software and hardware is very effective in terms of making control devices such as copying machines more compact, easier to maintain, and reducing the number of parts.

本発明は上記の点に鑑みなされたもので、以下
図面を参照しながら詳しく述べる。
The present invention has been made in view of the above points, and will be described in detail below with reference to the drawings.

第2図は本発明の一実施例の要部概略図で、1
は制御装置に内蔵されたマイクロコンピユータ
(以下マイコンと略称する)、2は機械の諸動作を
指令するためのスイツチ、3は動作指令信号P3
の出力端子、4はスイツチ2の開閉状態を検知す
るサンプリング信号P4を発生するサンプリング
信号出力端子、5はスイツチ2の開閉状態をあら
わす信号P5の入力端子、11,12はマイコン
1内のメモリおよびカウンタである。
FIG. 2 is a schematic diagram of the main parts of an embodiment of the present invention.
is a microcomputer built into the control device (hereinafter referred to as microcomputer), 2 is a switch for commanding various operations of the machine, and 3 is an operation command signal P3.
4 is a sampling signal output terminal that generates a sampling signal P4 that detects the open/closed state of switch 2, 5 is an input terminal for a signal P5 that represents the open/closed state of switch 2, and 11 and 12 are memory and It is a counter.

つぎに第2図ないし第4図を参照して本発明の
実施例の動作を説明する。端子4からは一定のイ
ンターバルtを有するサンプリングパルスP4が
常時出力されており、スイツチ2は例えば被制御
機械のスタートスイツチであり、スイツチ2の開
放状態では動作指令信号P3は0であり、スイツ
チ2の閉成状態では1になるものと仮定する。い
まスイツチ2の開放すなわち指令信号P3が0の
状態から時刻T1にスイツチ2が閉成されると、
マイコン1の入力端子5に1つのサンプリングパ
ルスP4=1が入力される(第3図のステツプ
S1)。この入力はメモリ11に記憶され、メモリ
内容Mを1にする(ステツプS2)。サンプリング
パルスは直ちに0にもどる(ステツプS3)。ステ
ツプS4では、マイコン1はその指令信号P3が
0か1かをチエツクする。前記仮定により指令信
号P3は未だ0であるから、次のステツプS5を
経てステツプS6でカウンタ12に1を加える−
この場合カウント値Cは1になる。カウント値を
プリセツト値N1(この例ではN1=5とする)と
比較するが(ステツプS7)、等しくないので1
サンプリングインターバルtの間待機するか、他
の仕事を行なう(ステツプS17)。インターバ
ルtの後再びサンプリングパルスP4が発生さ
れ、前述の各ステツプを経てカウンタ12の値C
は2にカウントアツプされる。以上の操作をくり
返してカウンタ12の値Cがプリセツト値N1
等しくなると動作指令信号P3が0から1に切替
えられ(ステツプS8)、同時にカウンタ12が
クリアされる(ステツプS9)。時刻T2において
スイツチ2が開放されると、サンプリング信号P
4がマイコン1に入力されなくなるのでP5が0
となり、ステツプS2でメモリ12の内容Mが0
にされる。このとき動作指令信号P3は1である
からステツプS10を通り、ステツプS11でカ
ウンタに1が加算されてその値Cが1となる。こ
の状態ではプリセツト値N2(この例ではN2=6
とする)に達していないので(ステツプS1
2)、次のサンプリング時期まで待機するか、他
の仕事を行なう(ステツプS17)。インターバ
ルtの後再びサンプリングパルスP4が発生さ
れ、同様の演算を行なつてカウンタ12の値Cが
2にカウントアツプされる。これをくり返してカ
ウンタ12の値がプリセツト値N2に等しくなる
とステツプS13で動作指令信号P3を1から0
に切替え、同時にカウンタ12をクリアする(ス
テツプS14)。
Next, the operation of the embodiment of the present invention will be explained with reference to FIGS. 2 to 4. A sampling pulse P4 having a constant interval t is constantly outputted from the terminal 4, and the switch 2 is, for example, a start switch for a controlled machine, and when the switch 2 is open, the operation command signal P3 is 0, and the switch 2 Assume that it becomes 1 in the closed state of . When the switch 2 is now closed at time T1 from the state where the switch 2 is open, that is, the command signal P3 is 0,
One sampling pulse P4=1 is input to the input terminal 5 of the microcomputer 1 (steps in Fig. 3).
S1). This input is stored in the memory 11, and the memory content M is set to 1 (step S2). The sampling pulse immediately returns to 0 (step S3). In step S4, the microcomputer 1 checks whether the command signal P3 is 0 or 1. Since the command signal P3 is still 0 according to the above assumption, 1 is added to the counter 12 in step S6 after passing through the next step S5.
In this case, the count value C becomes 1. The count value is compared with the preset value N 1 (N 1 = 5 in this example) (step S7), but since they are not equal, it is set to 1.
It waits for the sampling interval t or performs other work (step S17). After the interval t, the sampling pulse P4 is generated again, and the value C of the counter 12 is changed through each of the steps described above.
is counted up to 2. By repeating the above operations, when the value C of the counter 12 becomes equal to the preset value N1 , the operation command signal P3 is switched from 0 to 1 (step S8), and at the same time the counter 12 is cleared (step S9). When switch 2 is opened at time T 2 , the sampling signal P
Since 4 is no longer input to microcontroller 1, P5 becomes 0.
Then, in step S2, the content M of the memory 12 becomes 0.
be made into At this time, since the operation command signal P3 is 1, the process passes through step S10, and in step S11, 1 is added to the counter and the value C becomes 1. In this state, the preset value N 2 (in this example, N 2 = 6
) has not been reached (step S1).
2) The system waits until the next sampling period or performs other work (step S17). After the interval t, the sampling pulse P4 is generated again, and the value C of the counter 12 is counted up to 2 by performing the same calculation. By repeating this process, when the value of the counter 12 becomes equal to the preset value N2 , the operation command signal P3 is changed from 1 to 0 in step S13.
At the same time, the counter 12 is cleared (step S14).

つぎに、第4図の期間Aで示すように、スイツ
チ2の開放状態においてこれが誤つて短時間閉成
されたり、あるいは電気的なノイズによつてマイ
コンの入力端子5にパルスが加わつた場合は、P
3が0であるから第3図のステツプS4からS
6,S7へ進むが、カウンタ12の値CがN1
達しないうちに入力信号P5が0となり、メモリ
11の内容Mが0になるのでステツプS15にお
いてカウンタ12がクリアされて初期状態に戻
り、誤つてその指令信号P3が1に切替えられる
ことはない。また、第4図の期間Bで示すよう
に、スイツチ2の閉成状態においてこれが誤つて
開放されたり、あるいは電気的ノイズによつてマ
イコン入力端子5に0パルスが加わつた場合は、
P3が1であるからステツプS4からS10,S
11,S12へ進むが、前記同様カウンタ12の
値CがN2に達しないうちに入力信号P5が1と
なり、メモリ11の内容Mが1となるので、ステ
ツプS16においてカウンタ12がクリアされて
初期状態に戻され、誤つてその指令信号P3が0
に切替えられることはない。
Next, as shown in period A in Fig. 4, if the switch 2 is accidentally closed for a short time while it is open, or if a pulse is applied to the input terminal 5 of the microcomputer due to electrical noise, , P
Since 3 is 0, steps S4 to S in FIG.
6, the process proceeds to S7, but the input signal P5 becomes 0 before the value C of the counter 12 reaches N1 , and the content M of the memory 11 becomes 0, so the counter 12 is cleared in step S15 and returns to the initial state. , the command signal P3 will not be switched to 1 by mistake. Furthermore, as shown in period B in FIG. 4, if the switch 2 is accidentally opened while it is closed, or if a 0 pulse is applied to the microcomputer input terminal 5 due to electrical noise,
Since P3 is 1, steps S4 to S10, S
11, the process proceeds to S12, but as before, the input signal P5 becomes 1 before the value C of the counter 12 reaches N2 , and the content M of the memory 11 becomes 1, so the counter 12 is cleared in step S16 and the initialization is completed. state, and the command signal P3 is mistakenly set to 0.
It is never switched to.

第5図は、前記実施例の機能ブロツク図であ
り、図において、第2図と同一の符号は、同一ま
たは同等部分をあらわしている。以下、これにつ
いて説明する。
FIG. 5 is a functional block diagram of the embodiment, in which the same reference numerals as in FIG. 2 represent the same or equivalent parts. This will be explained below.

サンプリングパルス発生手段21から発生され
るサンプリングパルスP4は、スイツチ2の開閉
状態を表わす信号と共に論理積回路22に供給さ
れる。前記論理積回路22の出力(これが第2図
のマイコン入力P5に相当することは明らかであ
る)は、出力端子3の信号である動作指令P3と
共に排他的論理和回路23に入力される。排他的
論理和回路23の論理出力はカウンタ12の入力
端子に直接供給されると共に、インバータ24
を介して前記カウンタ12のリセツト(クリア)
端子Rに供給される。
The sampling pulse P4 generated by the sampling pulse generating means 21 is supplied to the AND circuit 22 together with a signal representing the open/closed state of the switch 2. The output of the AND circuit 22 (which obviously corresponds to the microcomputer input P5 in FIG. 2) is input to the exclusive OR circuit 23 together with the operation command P3, which is the signal at the output terminal 3. The logic output of the exclusive OR circuit 23 is directly supplied to the input terminal of the counter 12, and is also supplied to the inverter 24.
Resetting (clearing) the counter 12 via
Supplied to terminal R.

したがつて、排他的論理和回路23への2入力
が等しいときは、前記カウンタ12がクリアさ
れ、またその2入力が等きくないときは前記カウ
ンタ12のカウント値が1だけ増加される。カウ
ンタ12のカウント値は比較器25に供給され、
そこで基準値設定手段26にプリセツトされた値
(これは前述のプリセツト値N1またはN2に相当す
る)と比較される。カウンタ12のカウント値が
増加して前記プリセツト値以上になると、比較器
25が制御信号を出力し、指令信号反転手段27
を駆動して動作指令出力端子3の指令信号を反転
させる。
Therefore, when the two inputs to the exclusive OR circuit 23 are equal, the counter 12 is cleared, and when the two inputs are not equal, the count value of the counter 12 is incremented by one. The count value of the counter 12 is supplied to a comparator 25,
There, it is compared with the value preset in the reference value setting means 26 (this corresponds to the preset value N1 or N2 mentioned above). When the count value of the counter 12 increases and exceeds the preset value, the comparator 25 outputs a control signal and the command signal inverting means 27
is driven to invert the command signal at the operation command output terminal 3.

なお、基準値設定手段26に設定される基準値
は、指令信号P3に応じて、第5図に点線で示し
たように切換えることもできる。
Note that the reference value set in the reference value setting means 26 can also be switched as shown by the dotted line in FIG. 5 in accordance with the command signal P3.

以上のように、本発明においてはサンプリング
パルスP4とスイツチ2の開閉状態をあらわすマ
イコン入力P5との論理積をとり、その値が予定
の時間(あるいは回数)連続して同じであつた時
にのみ動作指令信号P3を変化させるようにして
いるので、誤つてスイツチに触れたり、電気的ノ
イズが生じたりすることによる誤動作を防止する
ことができる。また、本発明は、内蔵されている
マイコン自身の演算によつて誤動作を防止できる
ので、コストの上昇を伴なわず、構成が簡略化さ
れ、信頼性が向上する。なお、プリセツト値
N1,N2は等しくすることもでき、サンプリング
パルスは外部から供給することも可能である。本
発明は一般的な制御装置に適用できることはもち
ろんであるが、特に複写装置の枚数設定用テンキ
ースイツチ、枚数カウント用マイクロスイツチ、
枚数設定クリア用スイツチなどに適用するのに便
利である。
As described above, in the present invention, the logical product of the sampling pulse P4 and the microcomputer input P5 representing the open/closed state of the switch 2 is taken, and the operation is performed only when the value is the same continuously for a predetermined time (or number of times). Since the command signal P3 is changed, it is possible to prevent malfunctions caused by accidentally touching a switch or generating electrical noise. Further, according to the present invention, malfunctions can be prevented by the built-in microcomputer's own calculations, so the structure is simplified and reliability is improved without increasing costs. In addition, the preset value
N 1 and N 2 can be made equal, and the sampling pulse can also be supplied externally. The present invention is of course applicable to general control devices, but is particularly applicable to numeric keyswitches for setting the number of sheets of copying machines, micro switches for counting the number of sheets,
It is convenient to apply to a switch for setting and clearing the number of sheets.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の制御装置の誤動作防止装置の1
例を示すブロツク図、第2図は本発明方法の一実
施例の要部概略図、第3図は本発明方法の1実施
例の動作を示すフローチヤート、第4図はそのタ
イミングチヤート、第5図は本発明の機能ブロツ
ク図である。 1…マイクロコンピユータ、2…スイツチ、3
…動作指令出力端子、4…サンプリング信号出力
端子、5…入力端子。
Figure 1 shows one example of a malfunction prevention device for a conventional control device.
A block diagram showing an example, FIG. 2 is a schematic diagram of essential parts of an embodiment of the method of the present invention, FIG. 3 is a flowchart showing the operation of an embodiment of the method of the present invention, and FIG. 4 is a timing chart thereof. FIG. 5 is a functional block diagram of the present invention. 1...Microcomputer, 2...Switch, 3
...Operation command output terminal, 4...Sampling signal output terminal, 5...Input terminal.

Claims (1)

【特許請求の範囲】 1 機械の動作を指令するスイツチの開閉状態を
あらわす信号を入力とし、前記信号入力に応答し
て前記機械の動作を制御する動作指令信号を発生
するマイクロコンピユータを内蔵した制御装置の
誤動作防止装置であつて、 予定時間間隔ごとにサンプリングパルスを発生
するサンプリングパルス発生手段と、 前記動作指令スイツチの開閉状態をあらわす2
値信号を発生する開閉状態検知手段と、 前記サンプリングパルスおよび2値信号の論理
積を演算する論理積回路と、 前記論理積と動作指令信号との排他的論理和を
演算する排他的論理和回路と、 前記排他的論理和回路の出力を計数すると共
に、前記出力の反転信号によつてクリアされるカ
ウンタと、 前記カウンタの計数値を、予め設定された基準
値と比較し、前記カウンタの計数値が基準値以上
のときに出力を発生する比較器と、 前記比較器の出力に応答して前記動作指令信号
を反転させる手段とを具備したことを特徴とする
制御装置の誤動作防止装置。 2 前記基準値が、その時に発生されている動作
指令信号に応じて切換えられることを特徴とする
前記特許請求の範囲第1項記載の制御装置の誤動
作防止装置。
[Scope of Claims] 1. A control incorporating a microcomputer that receives as input a signal representing the open/closed state of a switch that commands the operation of a machine, and generates an operation command signal that controls the operation of the machine in response to the signal input. A device for preventing malfunction of the device, which includes a sampling pulse generating means for generating sampling pulses at scheduled time intervals, and 2 representing the open/closed state of the operation command switch.
an open/close state detection means that generates a value signal; an AND circuit that calculates the AND of the sampling pulse and the binary signal; and an exclusive OR circuit that calculates the exclusive OR of the AND and the operation command signal. a counter that counts the output of the exclusive OR circuit and is cleared by an inverted signal of the output; a count value of the counter is compared with a preset reference value; A malfunction prevention device for a control device, comprising: a comparator that generates an output when a numerical value is equal to or greater than a reference value; and means for inverting the operation command signal in response to the output of the comparator. 2. The malfunction prevention device for a control device according to claim 1, wherein the reference value is switched in accordance with an operation command signal being generated at the time.
JP13330677A 1977-11-07 1977-11-07 Method of preventing false operation of controller Granted JPS5467181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13330677A JPS5467181A (en) 1977-11-07 1977-11-07 Method of preventing false operation of controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13330677A JPS5467181A (en) 1977-11-07 1977-11-07 Method of preventing false operation of controller

Publications (2)

Publication Number Publication Date
JPS5467181A JPS5467181A (en) 1979-05-30
JPS6220561B2 true JPS6220561B2 (en) 1987-05-07

Family

ID=15101574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13330677A Granted JPS5467181A (en) 1977-11-07 1977-11-07 Method of preventing false operation of controller

Country Status (1)

Country Link
JP (1) JPS5467181A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279013A (en) * 1979-10-31 1981-07-14 The Valeron Corporation Machine process controller
JPS5773405A (en) * 1980-10-24 1982-05-08 Nec Corp Transmitter of switch signal
JPS5783804A (en) * 1980-11-14 1982-05-25 Matsushita Electric Works Ltd Sequence control circuit
JPS57188081A (en) * 1981-05-15 1982-11-18 Ricoh Co Ltd Synchronizing signal detection system for recording device
JPS57206903A (en) * 1981-06-15 1982-12-18 Nippon Denso Co Ltd Processing method of signal input
JPS593511A (en) * 1982-06-30 1984-01-10 Sony Corp Position controlling signal circuit
JPS6161526A (en) * 1984-08-31 1986-03-29 Shiojiri Kogyo Kk Oscillation control circuit
JP2833603B2 (en) * 1996-12-03 1998-12-09 セイコーエプソン株式会社 Oscillator

Also Published As

Publication number Publication date
JPS5467181A (en) 1979-05-30

Similar Documents

Publication Publication Date Title
US3943339A (en) Inductive loop detector system
US4405982A (en) Arrangement for monitoring the function of a programmable electronic switching circuit
JPS6220561B2 (en)
JPH0255918B2 (en)
US4287843A (en) Electric sewing machine with a speed control system
JPS596112B2 (en) Power supply device for television receivers
JPS6214131B2 (en)
JPS6313551Y2 (en)
JP2001166869A (en) Input controller
JPH04107792A (en) Microcomputer
JPH0310963B2 (en)
SU661755A1 (en) Contact flutter preventing device
JP3110100B2 (en) Single-chip microcomputer
SU1111179A1 (en) Dividing device
SU404021A1 (en) DEVICE FOR CONTROL OF SPEED CHANGE
JP2544225Y2 (en) Microcomputer start address control circuit
KR100336130B1 (en) An apparatus of noise removal for microcomputer
SU622083A1 (en) Command shaping arrangement
SU1117623A1 (en) Information input device for calculator
JPS639691B2 (en)
SU1115041A1 (en) Information input device
SU566248A1 (en) Circuit for monitoring a microprogram automatic device
SU900355A1 (en) Device for automatic reconnection
SU1478312A1 (en) Device for controlling pulse signal shaper
JP2901713B2 (en) Input circuit of programmable controller