JPS6219961A - Initial program loading system for multiprocessor - Google Patents
Initial program loading system for multiprocessorInfo
- Publication number
- JPS6219961A JPS6219961A JP60158624A JP15862485A JPS6219961A JP S6219961 A JPS6219961 A JP S6219961A JP 60158624 A JP60158624 A JP 60158624A JP 15862485 A JP15862485 A JP 15862485A JP S6219961 A JPS6219961 A JP S6219961A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- programs
- program
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ループバスに複数のプロセッサが接続された
マルチプロセツナンステムに関し、特に全プロセッサに
対するプログラムおよびデータのイニシャルプログラム
ローディング方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multi-processor system in which a plurality of processors are connected to a loop bus, and particularly relates to an initial program loading method of programs and data to all processors.
従来、この種のマルチプロセッサのプログラムおよびデ
ータのイニシャルローディングは、リンクレヤーの回報
フレームを使用した回報方式がとられていた。すなわち
、全プロセッサ共通のプログラム、データ、および各プ
ロセッサ固有のプログラム、データをすべてリンクレヤ
ーの回報フレームとしてループバスで送信し、ループバ
スに接続された全プロセッサがすべてのプログラムとデ
ータを受信し、各プロセッサが必要とするプログラムお
よびデータのみを取込む方式がとられていも〔発明が解
決しようとする問題点〕
したがって、上述した従来の回報方式では、リンクレヤ
ーにおいて同報フレームに対する正常受信応答フレーム
（ＡＣＫフレーム）が無いためルーフハスに送信される
プロセッサのプログラムまたはデータが紛失する可能性
があり、このプログラムまたはデータが紛失したかどう
かを検出するためには、全プロセッサそれぞれに対して
トランスポートレヤー以上での送達確認が必要であり、
また紛失時は、紛失したプログラムおよびデータの再送
が必要であった。Conventionally, initial loading of programs and data in this type of multiprocessor has been carried out using a broadcasting method using a link layer broadcasting frame. In other words, programs and data common to all processors and programs and data specific to each processor are all transmitted as link layer broadcast frames over a loop bus, and all processors connected to the loop bus receive all programs and data, and each Even if a method is adopted in which only programs and data required by the processor are taken in (a problem to be solved by the invention), therefore, in the conventional broadcasting method described above, the link layer does not receive a normal reception response frame (ACK) for a broadcast frame. Processor programs or data sent to Roofhas may be lost due to the lack of frame), and detecting whether this program or data has been lost requires confirmation of delivery is required,
Additionally, when lost, it was necessary to resend the lost programs and data.
本来、回報方式は、全プロセッサに対するプログラムお
よびデータのイニシャルプログラムローディング時の時
間を短縮するためにとられた方式であるが、上述したよ
うにフレーム紛失に対する対策のためにイニシャルロー
ディング時間が増えｔ タイニシャルローデイング制御
が煩雑であるという欠点を有していた。Originally, the broadcast method was adopted to shorten the initial program loading time of programs and data to all processors, but as mentioned above, the initial loading time increases to prevent frame loss. This has the disadvantage that initial loading control is complicated.
本発明のマルチプロセッサのイニシャルローディング方
式は、マルチプロセッサのプログラムおよびデータのイ
ニシャルローディングを制御するイニシャルローディン
グ制御プロセッサが各プロセッサが受領すべきプログラ
ムおよびデータの種別が登録されたメニューデータを各
プロセッサに予め送信しておき、その後前記イニシャル
ローディング制御プロセッサは全プロセッサ共通のプロ
グラムとデータ、および各プロセッサ固有のプログラム
とデータをそれらの種別と共に隣接するプロセッサへ送
（ｆ Ｌ、プログラムおよびデータを受信した該プロセ
ッサはその中から自己の有する前記メニューデータに登
録されている種別と同じ種別のプログラムおよびデータ
を取込むとともに、受信したすべてのプログラムとデー
タを隣接する次のプロセッサに転送し、以後各プロ七ツ
チは同様の動作を繰返す方式である。In the multiprocessor initial loading method of the present invention, an initial loading control processor that controls the initial loading of programs and data of the multiprocessor provides each processor with menu data in which the types of programs and data that each processor should receive are registered in advance. After that, the initial loading control processor sends the program and data common to all processors and the program and data specific to each processor together with their types to adjacent processors (f L, the processor that received the program and data imports programs and data of the same type as those registered in the menu data it owns, and transfers all received programs and data to the next adjacent processor. is a method that repeats the same operation.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明によるマルチプロセッサのイニシャルプ
ログラムローディング方式が適用されたマルチプロセッ
サシステムの一実施例を示す構成図、第２図は第１図の
各プロセッサの必要とするプログラムおよびデータを示
す説明図である。FIG. 1 is a configuration diagram showing an embodiment of a multiprocessor system to which the multiprocessor initial program loading method according to the present invention is applied, and FIG. 2 is an explanation showing programs and data required by each processor in FIG. It is a diagram.
本実施例のマルチプロセッサシステムは、ルーフハス１
８に接続された４台のプロセッサ１．２．８゜４で構成
され、イニシャルローディング制御プロセッサ１は他の
プロセッサ２．３．４のイニシャルプログラムローディ
ングを制御するプロセッサで、外部記憶装置５を有し、
外部記憶装置５には各プｏセツ−９″２．８．４が必要
とするすべてのプログラムおよびデータ９（種別Ａ−Ｇ
）が格納されている。The multiprocessor system of this embodiment has a roof hash 1
The initial loading control processor 1 is a processor that controls the initial program loading of other processors 2.3.4, and has an external storage device 5. death,
The external storage device 5 stores all programs and data 9 (types A-G
) are stored.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
イニシャルローディング制御プロセッサ１は、全プロセ
ラｆ２．８．４へのプログラムおよびデータ９のイニシ
ャルローディングに先立って、各プロセッサ２．８．４
が受領すべきプログラムおよびデータの種別を登録した
メニューデータ６、７．８をそれぞれ各プロセラ−９″
２．８．４に送信する。メニューデータ６、７．８を送
信後、イニシャルローディング制御プロセッサ１は外部
記憶装置５に格納されているすべてのプログラムおよび
データ９を隣接プロセッサ２に対して一般フレームとし
て送信する。Prior to initial loading of the program and data 9 to all processors f2.8.4, the initial loading control processor 1 controls each processor f2.8.4.
Menu data 6 and 7.8 in which the types of programs and data to be received are registered in each processor 9''
2.8.4. After transmitting the menu data 6, 7.8, the initial loading control processor 1 transmits all programs and data 9 stored in the external storage device 5 to the adjacent processor 2 as a general frame.
一般フレームに対しては、リンクレヤーにおける正常受
信応答フレームがあるため、フレームの紛失するおそれ
は無い。したがってイニンヤルローデイング制御プロセ
ツ−９−１は、トランスポートレヤー以上での送達確認
をする必要が無い。For general frames, there is a normal reception response frame in the link layer, so there is no risk of frames being lost. Therefore, the initial loading control process 9-1 does not need to confirm delivery at the transport layer or higher.
プロセラ＋２．は、イニシャルローディング制御プロセ
ッサ１から受信した全プログラムおよびデータ９の中か
ら自己の格納するメニューデータ６にしたがって種別Ａ
、Ｂ、Ｃ，Ｄのプログラムおよびデータ１０を取込むと
共に、全プログラムおよびデータ９を即座に隣接プロセ
ッサ８に転送する。Procera +2. selects type A from among all the programs and data 9 received from the initial loading control processor 1 according to the menu data 6 stored therein.
, B, C, and D, and all programs and data 9 are immediately transferred to the adjacent processor 8.
ブロモジ−９″８は、プロセッサ２と同様に自己のメニ
ューデータ７にしたがってプログラムおよびデータ１１
を取込ん抄ロセツサ２から受信した全プログラムおよび
データ９を隣接プロセッサ４に転送する。プロセッサ４
は、自己のメニューデータ８にしたがって、プログラム
およびデータ１２を取込む。Bromoji 9''8, like the processor 2, executes programs and data 11 according to its own menu data 7.
All programs and data 9 received from the import processor 2 are transferred to the adjacent processor 4. processor 4
imports the program and data 12 according to its own menu data 8.
以上の手順で全プロセッサ２．８．４のプログラムおよ
びデータのイニシャルプログラムローディングが終了す
る。The above procedure completes the initial program loading of the programs and data for all processors 2.8.4.
以上説明したように本発明は、各プロセッサに各プロセ
ッサが必要とするプログラムとデータの種別が登録され
たメニューデータを予め送信しておき、その後全プロセ
ッサ共通のプログラムとデータ、および各プロセッサ固
有のプログラムとデータラスべてリンクレヤーの一般フ
レームとして各プロセッサ間で順次転送させ、各プロセ
ッサが自己のメニューデータにより必要なプログラムお
よびデータを取り込むことにより、一般フレームはリン
クレヤーにおける正常受信応答があるためプログラムお
よびデータのループバス上での紛失が避けられ、イニシ
ャルローディング制御プロセッサはそれに伴うトランス
ボートレヤー以上での送達確認をする必要が無くなり、
イニシャルローディングに要する時間を短縮し、制御方
式を簡略化する効果がある。As explained above, in the present invention, menu data in which the types of programs and data required by each processor are registered is sent to each processor in advance, and then programs and data common to all processors and menu data unique to each processor are transmitted to each processor in advance. All programs and data are sequentially transferred between each processor as a link layer general frame, and each processor takes in the necessary program and data using its own menu data. Loss of data on the loop bus is avoided, and the initial loading control processor no longer needs to confirm delivery at the transport layer or higher.
This has the effect of shortening the time required for initial loading and simplifying the control method.
第１図は本発明によるマルチプロセッサのイニシャルプ
ログラムローディング方式が適用されたマルチプロセッ
サシステムの一実施例を示す構成図、第２図は第１図の
各プロセッサの必要とするブーログラムおよびデータを
示す説ＦＩＡ図である。
１・・・・・・イニシャルローディング制御プロセッサ
。
２．３．４・・・プロセッサ。
５・・・・・・外部記憶装置。
６・・・・・・プロセッサ２のメニューデータ。
７・・・・・・プロセッサ８のメニューデータ。
８・・・・・・プロセッサ４のメニューデータ。
９・・・・・・プロセッサ２．３．４のプログラムおよ
びデータ。
１０・・・・・・プロセッサ２のプログラムおよびデー
タ。
１１・・・・・・プロセッサ８のプログラムおよびデー
タ。
１２・・・・・・プロセッサ４のプログラムおよびデー
タ。
１８・・・・・・ループバス。
特許出願人 日本電気株式会社−１
代 理 人 弁理士 内 原 普 −７、第２図FIG. 1 is a block diagram showing an embodiment of a multiprocessor system to which the multiprocessor initial program loading method according to the present invention is applied, and FIG. It is an FIA diagram. 1... Initial loading control processor. 2.3.4... Processor. 5...External storage device. 6...Menu data of processor 2. 7... Menu data of processor 8. 8... Menu data of processor 4. 9...Processor 2.3.4 program and data. 10...Processor 2 program and data. 11... Program and data of processor 8. 12... Program and data of processor 4. 18...Loop bus. Patent applicant NEC Corporation-1 Agent Patent attorney Fu Uchihara -7, Figure 2
Claims (1)
マルチプロセッサシステムの各プロセッサへのイニシャ
ルプログラムローディング方式であつて、 マルチプロセッサのプログラムおよびデータのイニシャ
ルローディングを制御するイニシャルローディング制御
プロセッサが、各プロセッサが受領すべきプログラムお
よびデータの種別が登録されたメニューデータを各プロ
セッサに予め送信しておき、その後前記イニシャルロー
ディング制御プロセッサは全プロセッサ共通のプログラ
ムとデータ、および各プロセッサ固有のプログラムとデ
ータをそれらの種別と共に隣接するプロセッサへ送信し
、プログラムおよびデータを受信した該プロセッサはそ
の中から自己の有する前記メニューデータに登録されて
いる種別と同じ種別のプログラムおよびデータを取込む
とともに、受信したすべてのプログラムとデータを隣接
する次のプロセッサに転送し、以後各プロセッサは同様
の動作を繰返すマルチプロセッサのイニシャルプログラ
ムローディング方式。[Scope of Claims] An initial program loading method for each processor of a multiprocessor system configured of a plurality of processors connected to a loop bus, the initial loading control controlling the initial loading of programs and data of the multiprocessor. The processor sends menu data in advance to each processor in which the types of programs and data that each processor should receive are registered, and then the initial loading control processor sends the programs and data common to all processors and the types of data unique to each processor. The program and data are sent to an adjacent processor along with their types, and the processor that receives the program and data imports the program and data of the same type as the type registered in its own menu data. , a multiprocessor initial program loading method in which all received programs and data are transferred to the next adjacent processor, and each processor then repeats the same operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158624A JPS6219961A (en) | 1985-07-17 | 1985-07-17 | Initial program loading system for multiprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60158624A JPS6219961A (en) | 1985-07-17 | 1985-07-17 | Initial program loading system for multiprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6219961A true JPS6219961A (en) | 1987-01-28 |
Family
ID=15675774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60158624A Pending JPS6219961A (en) | 1985-07-17 | 1985-07-17 | Initial program loading system for multiprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6219961A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373053A (en) * | 1989-08-14 | 1991-03-28 | Fujitsu Ltd | Destination information notification processing system for message |
| JPH0398153A (en) * | 1989-09-11 | 1991-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Initial loading system for control program |
| JP2010522402A (en) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | Command communication technology for multiprocessor systems |
-
1985
- 1985-07-17 JP JP60158624A patent/JPS6219961A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0373053A (en) * | 1989-08-14 | 1991-03-28 | Fujitsu Ltd | Destination information notification processing system for message |
| JPH0398153A (en) * | 1989-09-11 | 1991-04-23 | Nippon Telegr & Teleph Corp <Ntt> | Initial loading system for control program |
| JP2010522402A (en) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | Command communication technology for multiprocessor systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0290924A3 (en) | Method for loading data or program to a plurality of terminal stations | |
| JPS6219961A (en) | Initial program loading system for multiprocessor | |
| JPS6242260A (en) | Decentralized processing method | |
| JPH02165796A (en) | Exchange system starting system | |
| JPH01303835A (en) | Data transmitting system | |
| JPH0537559Y2 (en) | ||
| JPS62145945A (en) | Polling control system | |
| JPH01162974A (en) | Dynamic replacement system for load module | |
| JPH01195742A (en) | Data transmission system | |
| JPH02259950A (en) | Downline loading system | |
| JPH0418500B2 (en) | ||
| JPH0126220B2 (en) | ||
| JPH05177568A (en) | Data collecting device for display coordinate of robot controller | |
| JPH04131952A (en) | Down load control system for communication processor | |
| JPH01303836A (en) | Data transmitting system | |
| JPS647741A (en) | Re-sending control method | |
| JPS62204641A (en) | Peripheral equipment for communication | |
| JPS60206341A (en) | Communication control method | |
| JPS59163998A (en) | Combined processing of plural calls in multiprocessor system | |
| JPH10161894A (en) | Method for starting time specification program in distributed system | |
| JPH0486937A (en) | Data communication control system | |
| JPS62249543A (en) | Data broadcasting method | |
| JPS5952945A (en) | Network control system | |
| JPH03223947A (en) | Input/output processing system | |
| JPH01283664A (en) | Data transfer system in papallel computers |