JPS62168420A - Inputting circuit - Google Patents
Inputting circuitInfo
- Publication number
- JPS62168420A JPS62168420A JP61009777A JP977786A JPS62168420A JP S62168420 A JPS62168420 A JP S62168420A JP 61009777 A JP61009777 A JP 61009777A JP 977786 A JP977786 A JP 977786A JP S62168420 A JPS62168420 A JP S62168420A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
イ、「発明の目的」
〔産業上の利用分野〕
本発明は、ノイズが含まれた交流について、その基本波
信号をノイズに影響されることなく正確に方形波へ変換
することができる入力回路に関するものである。[Detailed Description of the Invention] A. ``Objective of the Invention'' [Industrial Application Field] The present invention is directed to converting the fundamental wave signal of alternating current containing noise into a square wave accurately without being affected by the noise. It concerns an input circuit that can be converted.
本発明に係る入力回路は、周波数カウンタによく利用さ
れるので、この分野に適用されたものと、して以下の説
明を行なう。周波数カウンタは、入力された交流信号の
基本波の周波数や周期を測定するものであるから、この
基本波を方形波に変換して測定を行なうことが一般に行
なわれている。Since the input circuit according to the present invention is often used in frequency counters, the following description will be given assuming that it is applied to this field. Since a frequency counter measures the frequency and period of the fundamental wave of an input alternating current signal, the fundamental wave is generally converted into a square wave for measurement.
しかし、測定対象の交流波形は、通常、不規則でかつノ
イズを含んでいるので、このノイズ成分も方形波に変換
してしまうと測定誤差となる。従うて、ノイズ成分に影
響されることなく、基本波のみを方形波へ変換する入力
回路が必要となる。However, since the alternating current waveform to be measured is usually irregular and contains noise, converting this noise component into a square wave will result in a measurement error. Therefore, an input circuit is required that converts only the fundamental wave into a square wave without being affected by noise components.
以上の点に鑑み、従来、アッテネータと増IIIとシュ
ミット回路を入力回路に設け、入力波形の振幅にしたが
って逐次このアッテネータを制御し、一定振幅の入力信
号をシュミット回路へ印加する手段が隅じられていた。In view of the above points, conventional means have been developed to provide an attenuator, an amplifier III, and a Schmitt circuit in an input circuit, sequentially control the attenuator according to the amplitude of the input waveform, and apply an input signal of constant amplitude to the Schmitt circuit. was.
この手段によれば、シュミット回路に加えられる入力信
号の基本波がヒステリシス電圧幅より僅かに大きい振幅
となるように、アッテネータと増幅器を調整しているの
で、基本波に重畳しているノイズ成分は、充分小さな値
となり、基本波の1周期に対して1発の方形波を出力す
ることができる。According to this method, the attenuator and amplifier are adjusted so that the fundamental wave of the input signal applied to the Schmitt circuit has an amplitude slightly larger than the hysteresis voltage width, so the noise component superimposed on the fundamental wave is , is a sufficiently small value, and one square wave can be output for one period of the fundamental wave.
しかし、以上のような手段は、広帯域(DC〜GHz>
にわたる入力信号を正確に方形波へ変換するこ左ができ
ない問題点を持つ。その理由は、このような広帯域でリ
ニアな減衰特性を持つアッテネータを実現することが困
難だからである。However, the above-mentioned means are broadband (DC~GHz>
The problem is that it is not possible to accurately convert an input signal over a wide range into a square wave. The reason is that it is difficult to realize an attenuator with linear attenuation characteristics over such a wide band.
本発明の目的は、以上の問題点を解決するためアッテネ
ータを用いず、ノイズを含んだ広帯域の入力信号でも正
確に方形波に変換することができる入力回路を提供する
ことである。SUMMARY OF THE INVENTION An object of the present invention is to provide an input circuit that can accurately convert even a wideband input signal containing noise into a square wave without using an attenuator to solve the above problems.
口、「発明の構成」
c問題点を解決するための手段〕
本発明は、上記問題点を解決するために入力信号の上下
のピークを検出する2つのピークディテクタと、
このピークディテクタの出力レベル信号を導入し、この
レベルと入力信号との信号レベルの比較を行なう2つの
コンパレータと、
この2つのコンパレータの出力によりセット、リセット
されるフリップ70ツブと、
の手段を講じたものである。In order to solve the above problems, the present invention provides two peak detectors for detecting upper and lower peaks of an input signal, and an output level of the peak detectors. This system includes two comparators that introduce a signal and compare the signal level with the input signal, and a flip 70 tab that is set and reset by the outputs of these two comparators.
(実施例) 以下、図面を用いて本発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.
第1図は、本発明の一実施例を示した図、第2図は本発
明をブロック化して表わした図、第3図はタイムチャー
トである。FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing the present invention in blocks, and FIG. 3 is a time chart.
第1図、第2図において、1はバッファであり、測定対
象の交流信号を発生させる信号源と周波数カウンタとの
アイソレーション、あるいは高入力インピーダンス(例
えば、1MΩ以上)を確保するためのものである。この
バッファは広帯域の周波数特性を有している。なお、本
明mlではバッファ1の増幅度を1として説明を行なう
が、本発明をこれに限定するものではない。In Figures 1 and 2, 1 is a buffer, which is used to ensure isolation between the signal source that generates the AC signal to be measured and the frequency counter, or high input impedance (for example, 1 MΩ or more). be. This buffer has wideband frequency characteristics. Although the present invention will be described assuming that the amplification degree of the buffer 1 is 1, the present invention is not limited to this.
10はピークディテクタであり、バッファ1を介して導
入した入力信号の上下のレベル(g、下、本明りt書で
は電圧レベルで説明する)を検出し、その電圧レベルに
比例した2つの直流電圧(+Vp )、(−Va)を次
段に出力する。このピークディテクタ10は、例えば第
1図に示すように、ダイオード11.12とコンデンサ
13.14と増幅器15.16とで構成される。ダイオ
ード11.12はバッファ1の出力電圧を整流して、コ
ンデンサ13へ+Vpをチャージし、コンデンサ14へ
は(−Vp )をチャージする。この電圧(+Vp )
、 (−Vp )は、入力信号のピーク電圧よりV
o (ダイオード11.12のオン電圧)だけ低い値
となる。この2つのコンデンナ13.14の電圧は、そ
れぞれボルテージホロワ(高入力インピーダンス)の増
幅器15.16を介して次段のシュミット回路20へ転
送されこれを制御する。10 is a peak detector, which detects the upper and lower levels (g, lower, explained in terms of voltage levels in this text) of the input signal introduced via buffer 1, and generates two DC voltages proportional to the voltage levels. (+Vp) and (-Va) are output to the next stage. This peak detector 10 is composed of a diode 11.12, a capacitor 13.14, and an amplifier 15.16, for example, as shown in FIG. Diodes 11 and 12 rectify the output voltage of buffer 1, charging capacitor 13 with +Vp and charging capacitor 14 with (-Vp). This voltage (+Vp)
, (-Vp) is V from the peak voltage of the input signal.
o (on-voltage of diodes 11 and 12). The voltages of these two capacitors 13 and 14 are transferred to and controlled by the next stage Schmitt circuit 20 via voltage follower (high input impedance) amplifiers 15 and 16, respectively.
20はシュミット回路であり、ピークディテクタ10力
口らの信号により、そのヒステリシス電圧が制御される
。モして゛、バッファ1を介して導入した入力信号の基
本波を方形波に変換して出力するものである。このシュ
ミット回路20は、例えば第1図に示すように、コンパ
レータ21.22とフリップフロップ23で構成される
。コンパレータ21.22は増幅器15.16から導入
した電圧+V p +−pを基準とし、この電圧ともう
一方の端子に導入したバッファ1からの入力信号とを比
較する。この2つのコンパレータ:)1.22の出力は
フリップフロップ23のセット、リセット端子に導入さ
れる。20 is a Schmitt circuit, the hysteresis voltage of which is controlled by a signal from the peak detector 10. Specifically, the fundamental wave of the input signal introduced through the buffer 1 is converted into a square wave and output. This Schmitt circuit 20 is composed of comparators 21, 22 and a flip-flop 23, as shown in FIG. 1, for example. The comparator 21.22 uses the voltage +V p +-p introduced from the amplifier 15.16 as a reference, and compares this voltage with the input signal from the buffer 1 introduced at the other terminal. The outputs of these two comparators:)1.22 are introduced into the set and reset terminals of the flip-flop 23.
以上のように構成された第1図、第2図の装置の動作を
第3図を参照しながら説明する。The operation of the apparatus shown in FIGS. 1 and 2 constructed as above will be explained with reference to FIG. 3.
第3図の(1)は基本波υ、にノイズnが重畳した入力
信号波形を示したものである。バッファ1を介してこの
ような信号が加わると、ピークディテクタ10はこれを
検出し、上述したような動作で電圧(+Vp)、(−V
p )を発生させる。コンパレータ21は(+Vp )
と入力信号波形との比較を行い、第3図(11)に示す
ロジックレベルの信号を出力する。また、コンパレータ
22は(Vp)と入力信号波形との比較を行い、第3図
(tillに示すロジックレベルの信号を出力する。(1) in FIG. 3 shows an input signal waveform in which noise n is superimposed on the fundamental wave υ. When such a signal is applied via the buffer 1, the peak detector 10 detects it and adjusts the voltages (+Vp) and (-Vp) by the operation described above.
p) to occur. Comparator 21 is (+Vp)
A comparison is made between the input signal waveform and the input signal waveform, and a logic level signal shown in FIG. 3 (11) is output. Further, the comparator 22 compares (Vp) with the input signal waveform and outputs a logic level signal shown in FIG. 3 (till).
フリップフロップ23はコンパレータ21の出力でセッ
ト、コンパレータ22の出力でリセットされるので、?
71II的にとステリシスが発生し、シュミツト回路を
構成する。そして、このように構成しているため、コン
パレータ21.22の出力が第3図の<Il+ 、 <
1it)の如(ノイズ成分nに影響されて複数のパルス
を含んだ波形となっても、フリップフロップ23の出力
波形は、第3図(酌に示すように基本波υ1の周波数に
等しい方形波となる。Since the flip-flop 23 is set by the output of the comparator 21 and reset by the output of the comparator 22, ?
71II, steresis occurs and forms a Schmidt circuit. Because of this configuration, the outputs of the comparators 21 and 22 are <Il+ and <Il+ in FIG.
Even if the waveform includes multiple pulses due to the influence of the noise component n, the output waveform of the flip-flop 23 is a square wave equal to the frequency of the fundamental wave υ1 as shown in FIG. becomes.
なお、バッファ1に加えられる入力信号波形の振幅が変
るとピークディクタ10のコンデンサ13゜14にチャ
ージされる電圧も応答するので、第3図の(+Vp )
、 (−Vp )は変化し、新たなヒステリシス電
圧となる。Note that when the amplitude of the input signal waveform applied to the buffer 1 changes, the voltage charged to the capacitors 13 and 14 of the peak detector 10 also responds, so (+Vp) in FIG.
, (-Vp) changes and becomes a new hysteresis voltage.
第4図は本発明の別の実施例を示したものである。同図
と第1図とが異なる点は、コンデンサ30と抵抗31と
ダイオード32と電源33とからなるクランプ回路を設
けると同時に、第1図における一方のピークディテクタ
を除去したことである。その他の構成は、第1図と同様
なので、同一の素子番号を付し、その説明を省略する。FIG. 4 shows another embodiment of the invention. The difference between this figure and FIG. 1 is that a clamp circuit consisting of a capacitor 30, a resistor 31, a diode 32, and a power supply 33 is provided, and at the same time, one of the peak detectors in FIG. 1 is removed. The rest of the configuration is the same as that in FIG. 1, so the same element numbers are given and the explanation thereof will be omitted.
この第4図の回路は、新たに設けたクランプ回路により
低周波のノイズの影響を除去しようとするものである。The circuit shown in FIG. 4 attempts to eliminate the influence of low frequency noise by using a newly provided clamp circuit.
低周波のノイズを持つ入力信号は例えば第5因の如くで
ある。このような入力信号波形が信号源34から印加さ
れると、コンデンサ30にてその直流分がカットされ、
交流成分のみがダイオード32と電源33と抵抗31に
加わる。そして、入力信号が(VR+VD >以上にな
ろうとする瞬間にダイオード32がオンとなり、入力信
号の電圧は、VR以上にならない。ここで、VRは電源
33の電圧であり、VDはダイオード32のオン電圧で
ある。An input signal with low frequency noise is, for example, the fifth factor. When such an input signal waveform is applied from the signal source 34, the DC component is cut by the capacitor 30,
Only the AC component is applied to the diode 32, power source 33, and resistor 31. Then, at the moment when the input signal is about to exceed (VR+VD), the diode 32 turns on, and the voltage of the input signal does not exceed VR.Here, VR is the voltage of the power supply 33, and VD is the voltage of the diode 32 turned on. It is voltage.
この結果、第6図のようになり、正側のピークディテク
タは不要となり、負側のみで動作をさせることができる
。即ち、正側のとステリシス電圧は(VR+VC+ >
で固定となり、負側のヒステリシス電圧は(−Vp +
Vo )となる。As a result, as shown in FIG. 6, a peak detector on the positive side is not required, and operation can be performed only on the negative side. That is, the positive side steresis voltage is (VR+VC+ >
The negative side hysteresis voltage is (-Vp +
Vo).
ハ、「本発明の効果」
以上述べたように、本発明によれば、次の効果が得られ
る。C. "Effects of the Present Invention" As described above, according to the present invention, the following effects can be obtained.
■ 入力信号の振幅に応じて、自動的にコンパレータの
ヒステリシス電圧が調整されるので、アッテネータの減
衰量を手動でwA!!!することなく、ノイズを抑圧す
ることができる。■ The hysteresis voltage of the comparator is automatically adjusted according to the amplitude of the input signal, so you can manually adjust the attenuation amount wA! ! ! Noise can be suppressed without
■ 正、負のヒステリシスレベルは独立にセットされる
ので、入力信号に直流分が重畳されていても適切なトリ
ガレベルが得られる。■ Since the positive and negative hysteresis levels are set independently, an appropriate trigger level can be obtained even if a DC component is superimposed on the input signal.
■ シュミット回路の前段に7ツテネータを設ける必要
がないので、周波数特性の乱れがない。■ Since there is no need to provide a 7-tensioner before the Schmitt circuit, there is no disturbance in frequency characteristics.
第1図は本発明の一実施例を示した図、第2図は本発明
をブロック化して表わした図、第3図はタイムチャート
、第4図は本発明の別の構成例を示した図、第5図と第
6図は入力jM号波形を示した図である。
1・・・バッファ、10・・・ピークディテクタ、11
.12゜32・・・ダイオード、13.14・・・コン
デンサ、15.16・・・増幅器、20・・・シュミッ
ト回路、21.22・・・コンパレータ、23・・・フ
リップフロップ。
第4図
第5図Fig. 1 is a diagram showing one embodiment of the present invention, Fig. 2 is a diagram showing the present invention in block form, Fig. 3 is a time chart, and Fig. 4 is a diagram showing another configuration example of the present invention. Figures 5 and 6 are diagrams showing the input jM waveform. 1...Buffer, 10...Peak detector, 11
.. 12゜32...Diode, 13.14...Capacitor, 15.16...Amplifier, 20...Schmitt circuit, 21.22...Comparator, 23...Flip-flop. Figure 4 Figure 5
Claims (1)
クタと、 このピークディテクタの出力レベル信号を導入し、この
レベルと入力信号との信号レベルの比較を行なう2つの
コンパレータと、 この2つのコンパレータの出力によりセット、リセット
されるフリップフロップと、 を備えたことを特徴とする入力回路。[Claims] Two peak detectors that detect upper and lower peaks of an input signal; two comparators that introduce an output level signal of the peak detector and compare the signal level of this level with the input signal; An input circuit comprising: a flip-flop that is set and reset by the outputs of the two comparators;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61009777A JPS62168420A (en) | 1986-01-20 | 1986-01-20 | Inputting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61009777A JPS62168420A (en) | 1986-01-20 | 1986-01-20 | Inputting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62168420A true JPS62168420A (en) | 1987-07-24 |
Family
ID=11729672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61009777A Pending JPS62168420A (en) | 1986-01-20 | 1986-01-20 | Inputting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62168420A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
CN103346758A (en) * | 2013-06-03 | 2013-10-09 | 西北工业大学 | Self-trigger peak holding circuit of front-end reading circuit |
WO2014120398A1 (en) * | 2013-01-31 | 2014-08-07 | General Electric Company | Automatic bipolar signal switching |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57142027A (en) * | 1981-02-27 | 1982-09-02 | Ricoh Co Ltd | Pulse generating circuit |
-
1986
- 1986-01-20 JP JP61009777A patent/JPS62168420A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57142027A (en) * | 1981-02-27 | 1982-09-02 | Ricoh Co Ltd | Pulse generating circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821790A (en) * | 1996-04-24 | 1998-10-13 | Paragon Electric Company, Inc. | Power line synchronization conditioner |
WO2014120398A1 (en) * | 2013-01-31 | 2014-08-07 | General Electric Company | Automatic bipolar signal switching |
US8963615B1 (en) | 2013-01-31 | 2015-02-24 | General Electric Company | Automatic bipolar signal switching |
CN103346758A (en) * | 2013-06-03 | 2013-10-09 | 西北工业大学 | Self-trigger peak holding circuit of front-end reading circuit |
CN103346758B (en) * | 2013-06-03 | 2016-02-10 | 西北工业大学 | Certainly peak holding circuit is triggered in the reading circuit of front end |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5132610A (en) | Digitizing power meter | |
WO2009002120A2 (en) | Measuring instrument for a resistive electric leakage current | |
JP2661933B2 (en) | Circuit for measuring the DC component of the current flowing through the primary winding of the output transformer of the inverter | |
JPS62209369A (en) | Voltage measuring device by sampling | |
EP0095839B1 (en) | An instrument for measuring electrical resistance, inductance or capacitance | |
US4392106A (en) | Non-contact device for monitoring electrical pulse signals | |
JPS62168420A (en) | Inputting circuit | |
EP0228153A1 (en) | Apparatus for detecting degradation of an arrester | |
US5471134A (en) | Measuring apparatus with adjustable indicator for measuring the real load factor on an electricity source | |
US4218736A (en) | Effective value measuring apparatus | |
US3714570A (en) | Apparatus for measuring the effective value of electrical waveforms | |
US5164660A (en) | True, power, RMS current, and RMS voltage measuring devices | |
US4322679A (en) | Alternating current comparator bridge for resistance measurement | |
US3384805A (en) | Rms measuring circuit | |
EP0227248A2 (en) | Apparatus for indicating proper compensation of an adjustable frequency compensation network | |
SU1128194A1 (en) | Device for measuring dc network insulation resistance | |
US4904925A (en) | Apparatus for recovering an alternating variable of a controlled semiconductor | |
SU938179A2 (en) | Measuring converter of ac to dc voltage | |
JP3208429B2 (en) | Demodulator and displacement measuring device using the same | |
KR940009817B1 (en) | R-c or r-l parallel circuit separating testing apparatus using multiplier | |
SU654916A1 (en) | Device for measuring inhibition voltage of gas-discharge devices | |
SU1213425A1 (en) | Apparatus for measuring alternating voltage | |
JPH0628513B2 (en) | AC voltage distortion elimination circuit | |
JPH02235429A (en) | Signal receiver | |
SU871087A2 (en) | Measuring converter of ac to dc voltage |