JPS62166628A - Satellite communication system - Google Patents

Satellite communication system

Info

Publication number
JPS62166628A
JPS62166628A JP842486A JP842486A JPS62166628A JP S62166628 A JPS62166628 A JP S62166628A JP 842486 A JP842486 A JP 842486A JP 842486 A JP842486 A JP 842486A JP S62166628 A JPS62166628 A JP S62166628A
Authority
JP
Japan
Prior art keywords
data
conversion
channel
buffer
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP842486A
Other languages
Japanese (ja)
Inventor
Katsuaki Sumino
角埜 勝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP842486A priority Critical patent/JPS62166628A/en
Publication of JPS62166628A publication Critical patent/JPS62166628A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

PURPOSE:To perform multiplexing, number changing, and sending order changing simultaneously, by controlling the outputting timing of each data from channel buffers corresponding to each highway. CONSTITUTION:Date from each highway are buffered onto channel buffers 10 through an interface 1 and form a data group which is collected in a bursted state. On the other hand, a sending timing control section instructs data sending timing to individual channel buffers 10 by taking the forms of the data of a ground system and those to be sent to a satellite system and all of the multiplexing, number changing, and sending order changing into consideration. As a result, the data supplied to a speed changing buffer 6 through the sending timing control section 11 become those, on which bursting, multiplexing, number changing, and sending order changing are already performed.

Description

【発明の詳細な説明】 〔概要〕 チャネル割当制御部を有する衛星通信システムにおいて
、複数個のチャネル・バッファからの出力タイミングを
制御する構成を採用することによって、多重化とスロッ
ト・ナンバ変換とバースト化した形での送出順変換とを
行うようにしたことが開示されている。
[Detailed Description of the Invention] [Summary] In a satellite communication system having a channel allocation control unit, multiplexing, slot number conversion and burst It is disclosed that the transmission order is converted in the form of

〔産業上の利用分野〕[Industrial application field]

本発明は、衛星通信システム、特に複数個のチャネル・
バッファからデータを出力させるタイミングを制御する
構成を採用し、多重化やバースト化などの処理を簡単に
行い得るようにした衛星通信システムに関する。
The present invention relates to a satellite communication system, particularly a multiple channel communication system.
The present invention relates to a satellite communication system that employs a configuration that controls the timing at which data is output from a buffer so that processes such as multiplexing and bursting can be easily performed.

〔従来の技術〕[Conventional technology]

従来から、衛星通信システムにおいては、第3図に示す
如きチャネル制御(送信側のみ示す)が行われている。
Conventionally, in satellite communication systems, channel control as shown in FIG. 3 (only the transmitting side is shown) has been performed.

即ち、地上系の複数のハイウェイからのデータを夫々ハ
イウェイ・インタフェース1−0.1−1.・・・で受
取り、マルチプレクサ2によって時分割多重化する。そ
して地上タイム・スロット・ナンバ対衛星バースト・ナ
ンバ変換(以下ナンバ変換と呼ぶ)3によって地上系で
のタイム・スロット・ナンバと衛星系でのバースト・ナ
ンバとの間のナンバ変換を行いかつ衛星バースト・ナン
バ対バースト送出順変換(以下送出順変換と呼ぶ)4に
よって衛星系バースト・ナンバ順とバースト送出順との
間の送出順変換を行うべく。
That is, data from a plurality of terrestrial highways are sent to each highway interface 1-0.1-1. ... and time-division multiplexed by multiplexer 2. Then, by terrestrial time slot number to satellite burst number conversion (hereinafter referred to as number conversion) 3, number conversion is performed between the time slot number in the terrestrial system and the burst number in the satellite system, and the satellite burst number is - To convert the transmission order between the satellite burst number order and the burst transmission order by number-to-burst transmission order conversion (hereinafter referred to as transmission order conversion) 4;

タイム・スロット並べ換え5によってタイム・スロット
の並べ換えを行う。そして更に速度変換バッファ6を利
用して、衛星系での速度に見合うよう速度変換が行われ
、TDMA同期制御部へ導かれる。
The time slots are rearranged by time slot rearrangement 5. Further, using the speed conversion buffer 6, speed conversion is performed to match the speed in the satellite system, and the signal is guided to the TDMA synchronization control section.

第3図図示の如き処理を行うに当たって、従来の場合に
は、第4図に示す如き構成が採用されている。第4図に
おいて、1,2は第3図に対応し。
In performing the processing shown in FIG. 3, a configuration as shown in FIG. 4 is conventionally adopted. In FIG. 4, 1 and 2 correspond to FIG. 3.

7はタイム・スイッチ、8はタイム・スイッチ制御部、
9はメモリであってアドレス制御と速度変換バッファと
の機能を行うものを表している。第4図におけるタイム
・スイッチ7が、第3図図示のタイム・スロット並べ換
え5に対応する動作を行う。またタイム・スイッチ制御
部8が、第3図図示のナンバ変換3に対応する制御を行
う。そして、メモリ9において、第3図図示の送咄順変
換4と速度変換とを行う。
7 is a time switch, 8 is a time switch control section,
Reference numeral 9 represents a memory that performs the functions of address control and speed conversion buffer. Time switch 7 in FIG. 4 performs an operation corresponding to time slot reordering 5 shown in FIG. Further, the time switch control section 8 performs control corresponding to number conversion 3 shown in FIG. Then, in the memory 9, the feeding order conversion 4 and speed conversion shown in FIG. 3 are performed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来第4図図示の構成が採用されており、多重化を行う
マルチプレクサ、ナンバ変換を行うタイム・スイッチ7
とその制御部8.送出順変換と速度変換とが行われるメ
モリ9の如く、夫々専業機能をもつユニットがもうけら
れている。このために、地上系や衛星系での構成やプロ
トコルなどが変更されると、いわばそれに合わせるよう
に、チャネル割当制御部全体を変更する形となり、シス
テムの融通性に関して劣るものであった。
Conventionally, the configuration shown in Figure 4 has been adopted, including a multiplexer for multiplexing and a time switch 7 for number conversion.
and its control section8. Units each having a dedicated function are provided, such as the memory 9 in which transmission order conversion and speed conversion are performed. For this reason, when the configuration or protocol of the terrestrial system or the satellite system is changed, the entire channel allocation control section must be changed to match the change, so the flexibility of the system is poor.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記の点を解決するものであり、各ハイウェ
イに対応するチャネル・バッファから夫々のデータを出
力するタイミングを制御する簡単な構成によって、多重
化やナンバ変換や送出順変換を一挙に行うようにしてい
る。
The present invention solves the above problems, and uses a simple configuration that controls the timing of outputting each data from the channel buffer corresponding to each highway, and can perform multiplexing, number conversion, and transmission order conversion all at once. I try to do it.

第1図は本発明の原理構成図を示す。図中の符号lはハ
イウェイ・インタフェース、6は速度変換バッファ、1
0はチャネル・バッファ、11は送出タイミング制御部
を表している。
FIG. 1 shows a basic configuration diagram of the present invention. In the figure, l is the highway interface, 6 is the speed conversion buffer, and 1 is the highway interface.
0 represents a channel buffer, and 11 represents a transmission timing control section.

チャネル・バッファ10は、各ハイウェイ・インタフェ
ース1に対応してもうけられ、夫々のハイウェイからの
データをバッファリングしてバースト化を行い得るよう
に構成される。また送出タイミング制御部11は2例え
ばプロセッサを用いて、各チャネル・バッファ10−0
.10−1゜・・・から夫々データを出力せしめるタイ
ミングを制御する。
A channel buffer 10 is provided corresponding to each highway interface 1 and is configured to buffer and burst data from each highway. Further, the transmission timing control section 11 uses two processors, for example, to control each channel buffer 10-0.
.. 10-1° . . . to control the timing at which data is outputted.

〔作用〕[Effect]

各ハイウェイからのデータは、インタフェース1を介し
てチャネル・バッファ10上にバッファリングされ、バ
ースト状にまとめられたデータ群を作成する。一方、送
出タイミング制御部は、地上系のデータの形態と衛星系
へ送出するデータの形態となどを勘案して、」−述の多
重化とナンバ変換と送出順変換とのすべてを考慮した形
で1個々のチャネル・バッファ10に対するデータ送出
タイミングを指示する。この結果、送出タイミング制御
部11を経由して速度変換バッファ6に供給されるデー
タは、既にバースト化と多重化とが行われかつナンバ変
換や送出順変換の行われたものとなっている。そして、
速度変換バッファ6は。
Data from each highway is buffered on the channel buffer 10 via the interface 1, creating a burst of data. On the other hand, the transmission timing control unit takes into account the format of the data in the terrestrial system and the format of the data to be transmitted to the satellite system, and creates a configuration that takes into account all of the multiplexing, number conversion, and transmission order conversion described above. 1 instructs the data transmission timing for each channel buffer 10. As a result, the data supplied to the speed conversion buffer 6 via the transmission timing control section 11 has already been bursted and multiplexed, and has undergone number conversion and transmission order conversion. and,
The speed conversion buffer 6 is.

衛星系での速度に合わせる速度変換を行い、 TDMA
同期制御部へ供給する。
Performs speed conversion to match the speed of the satellite system, and performs TDMA
Supplied to the synchronization control section.

〔実施例〕〔Example〕

第2図は本発明の一実施例構成を示す。図中の符号1.
6,10.11は第1図に対応し、12はチャネル割当
制御部、13はアイデンティティ(ID)発生部、14
はデータ・バス、15はIDバスを表している。
FIG. 2 shows the configuration of an embodiment of the present invention. Code 1 in the figure.
6, 10.11 corresponds to FIG. 1, 12 is a channel allocation control section, 13 is an identity (ID) generation section, 14
15 represents a data bus, and 15 represents an ID bus.

第1図を参照して説明した如く3図示しないプロセッサ
から、ID光発生13は、各チャネル・バッファ10−
iがデータを出力するタイミングに合わせて、当該チャ
ネル・バ°ツファ10−1の10を発生するよう指示さ
れる。これによって。
As explained with reference to FIG. 1, the ID light generator 13 is connected to each channel buffer 10-
It is instructed to generate 10 of the channel buffer 10-1 in synchronization with the timing when i outputs data. by this.

rD発生部13は当該IDをIDバス15上に出力する
。各チャネル・バッファ10−0,10−1、・・・・
・・においては−斉に自己のIDナンバとの一致を調べ
、一致を検出したチャネル・バッファ10−iが、上述
の如く、バースト化されているデータを、データ・バス
14上に出力する。ID光発生13は次々に指示された
IDを出力するために、データ・バス14上には所定の
データがバースト化された形で、シリャライズされて乗
せられ、当該データがその順に速度変換バッファ6に供
給される。そして速度変換された形でTDMA同期制御
部へ導かれる。
The rD generating section 13 outputs the ID onto the ID bus 15. Each channel buffer 10-0, 10-1,...
..., the channel buffers 10-i simultaneously check for a match with their own ID numbers, and the channel buffers 10-i that have detected a match output burst data onto the data bus 14, as described above. In order for the ID light generator 13 to output specified IDs one after another, predetermined data is serialized and carried in burst form on the data bus 14, and the data is sequentially transferred to the speed conversion buffer 6. is supplied to The speed-converted signal is then guided to the TDMA synchronization control section.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く2本発明によれば、チャネル・へ°ソ
ファをおき、当該チャネル・バ・ンファからデータ・バ
ス上にデータを出力するタイミングを所望の態様で指示
することによって、多重化とナンバ変換と送出順変換と
を、いわば−挙に行うことができる。そして、上記出力
するタイミングを適宜変更することによって、システム
の変更などに対処でき、融通性の面において優れたもの
となる。
As explained above, according to the present invention, multiplexing and numbering can be performed by placing a sofa in a channel and instructing the timing of outputting data from the channel buffer onto the data bus in a desired manner. The conversion and the transmission order conversion can be performed at the same time, so to speak. By appropriately changing the output timing, it is possible to cope with changes in the system, resulting in excellent flexibility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理構成図、第2図は本発明の一実施
例構成、第3図はチャネル割当制御部における処理を説
明する説明図、第4図は従来の構成を示す。 図中、lはハイウェイ・インタフェース、6は速度変換
バッファ、10はチャネル・バッファ。 11は送出タイミング制御部、12はチャネル割当制御
部、13はアイデンティティ発生部、14はデータ・バ
ス、15はIDバスを表す。
FIG. 1 is a diagram showing the principle configuration of the present invention, FIG. 2 is a configuration diagram of an embodiment of the present invention, FIG. 3 is an explanatory diagram illustrating processing in a channel allocation control section, and FIG. 4 is a conventional configuration. In the figure, 1 is a highway interface, 6 is a speed conversion buffer, and 10 is a channel buffer. Reference numeral 11 represents a transmission timing control section, 12 a channel allocation control section, 13 an identity generation section, 14 a data bus, and 15 an ID bus.

Claims (1)

【特許請求の範囲】 地上系と衛星系との間にもうけられ、地上系ハイウェイ
に対する複数のハイウェイ・インタフェース(1)をそ
なえて、各インタフェース(1)を介して供給される信
号を時分割多重化し、地上系タイム・スロット・ナンバ
と衛星系バースト・ナンバとの間のナンバ変換を行い、
かつ衛星系バースト・ナンバ順とバースト送出順との間
の送出順変換を行った上で、地上系と衛星系との間の速
度変換が行われて衛星系側に送出するチャネル割当制御
部(12)がもうけられてなる衛星通信システムにおい
て、 上記各ハイウェイ・インタフェースに対応してもうけら
れるチャネル・バッファ(10)、該各チャネル・バッ
ファ(10)に対して送出タイミングを指示するアイデ
ンティティ発生部(13)、該アイデンティティ発生部
(13)からの信号を各上記チャネル・バッファに通知
するIDバス(15)、当該通知に対応して各チャネル
・バッファ(10)から出力されるデータをシリヤル状
に収集するデータ・バス(14)、 該データ・バス(14)上のデータに対して速度変換を
行う速度変換バッファ(6)をそなえ、上記各チャネル
・バッファ(10)上のデータを上記データ・バス(1
4)上に出力させるタイミングを制御することによって
、上記時分割多重化と上記ナンバ変換と上記送出順変換
とを行うようにしたことを特徴とする衛星通信システム
[Claims] A plurality of highway interfaces (1) are provided between the terrestrial system and the satellite system, and the signals supplied through each interface (1) are time-division multiplexed. , performs number conversion between the terrestrial time slot number and the satellite burst number,
After converting the transmission order between the satellite burst number order and the burst transmission order, the channel allocation control unit ( 12), a channel buffer (10) provided corresponding to each of the highway interfaces, and an identity generator (10) that instructs the transmission timing to each channel buffer (10). 13), an ID bus (15) for notifying each of the channel buffers of the signal from the identity generation unit (13), and an ID bus (15) for notifying each of the channel buffers of the signal from the identity generation unit (13); It is equipped with a data bus (14) to be collected, a speed conversion buffer (6) that performs speed conversion on the data on the data bus (14), and converts the data on each channel buffer (10) into the data/data bus (14). Bus (1
4) A satellite communication system characterized in that the above-mentioned time division multiplexing, the above-mentioned number conversion, and the above-mentioned transmission order conversion are performed by controlling the timing of output.
JP842486A 1986-01-17 1986-01-17 Satellite communication system Pending JPS62166628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP842486A JPS62166628A (en) 1986-01-17 1986-01-17 Satellite communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP842486A JPS62166628A (en) 1986-01-17 1986-01-17 Satellite communication system

Publications (1)

Publication Number Publication Date
JPS62166628A true JPS62166628A (en) 1987-07-23

Family

ID=11692744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP842486A Pending JPS62166628A (en) 1986-01-17 1986-01-17 Satellite communication system

Country Status (1)

Country Link
JP (1) JPS62166628A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109841A (en) * 1987-10-22 1989-04-26 Nippon Telegr & Teleph Corp <Ntt> Time division multiplexer for high speed digital processing
JPH01208929A (en) * 1988-02-16 1989-08-22 Nippon Telegr & Teleph Corp <Ntt> Time division multiplexing and demultiplexing device
US7844214B2 (en) 2002-03-02 2010-11-30 Nokia Corporation System and method for broadband digital broadcasting

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109841A (en) * 1987-10-22 1989-04-26 Nippon Telegr & Teleph Corp <Ntt> Time division multiplexer for high speed digital processing
JPH01208929A (en) * 1988-02-16 1989-08-22 Nippon Telegr & Teleph Corp <Ntt> Time division multiplexing and demultiplexing device
US7844214B2 (en) 2002-03-02 2010-11-30 Nokia Corporation System and method for broadband digital broadcasting
US8233839B2 (en) 2002-03-02 2012-07-31 Nokia Corporation System and method for broadband digital broadcasting

Similar Documents

Publication Publication Date Title
JPS62166628A (en) Satellite communication system
JPH0310279B2 (en)
JP2951396B2 (en) Serial information transfer method
JP2917297B2 (en) Multi-frame synchronization circuit
JP3102161B2 (en) Data signal demultiplexer
JP2985181B2 (en) Multiplex converter
JP2576387B2 (en) Data communication device
JP3042084B2 (en) Interface circuit
JPH0653974A (en) Bus controller
JP2669844B2 (en) Multiple access control method
JPH0736544B2 (en) Data multiplexing / separation method
JPS6384399A (en) Key telephone system
JPS5880949A (en) Multiplex transmission system
JPS62106560A (en) Data transmitting device
JPS61129933A (en) Time division multiplexer
JPS60196037A (en) Multiplexing system of transmission line
JPS59188257A (en) Signal transmission system
JPS63283326A (en) Digital time-division multiplexer
JPS61247141A (en) Time division multiplex communication equipment provided with repeater function
JPS62123846A (en) Data communication multiplexing equipment
JPS63133732A (en) Data transmission equipment
JPH05219001A (en) Data transmission system
JPS59152772A (en) Device for converting signal of pcm transmission terminal station capable of setting signal timing
JPH0683513B2 (en) Time division exchange
JPS6066598A (en) Timer synchronizing system of remote supervisory and controlling system