JPS62163438A - Packet split communication system corresponding to quality of line - Google Patents
Packet split communication system corresponding to quality of lineInfo
- Publication number
- JPS62163438A JPS62163438A JP61004873A JP487386A JPS62163438A JP S62163438 A JPS62163438 A JP S62163438A JP 61004873 A JP61004873 A JP 61004873A JP 487386 A JP487386 A JP 487386A JP S62163438 A JPS62163438 A JP S62163438A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- line
- transmission
- line quality
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
- H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ハイレベルデータリンク制御手順を用いるパ
ケット交換システムにおけるパケット通信方式に関する
。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a packet communication method in a packet switching system using a high-level data link control procedure.
（従来技術）
ハイレベルデータリンク制御手順（以下ＨＤＬＣ手順と
称する）を用いるパケット交換システムでは、パケット
送信側は回線品質を意識することがないため、回線に対
するパケット送信要求があると、回線状態の良し悪しに
かかわらずＨＤＬＣ手順に従ってパケット送信を行って
いた。(Prior art) In a packet switching system that uses a high-level data link control procedure (hereinafter referred to as HDLC procedure), the packet sending side is not aware of the line quality, so when there is a request to send a packet to the line, the line status changes. Regardless of whether it was good or bad, packet transmission was performed according to the HDLC procedure.
（発明が解決しようとする問題点）
したがって従来のパケット交換システムでは、フレーム
中にビット誤りが発生する可能性の高い、つまりデータ
長の大きいパケットを回線品質劣化時に無条件に送信す
ることになり、前記ＨＤＬＣ手順てよるビット誤りのあ
るフレームの廃棄、および廃棄されたフレームの再送が
発生し、パケット伝送遅延が増大し、パケット伝送効率
が低下するという欠点がある。(Problem to be solved by the invention) Therefore, in the conventional packet switching system, packets with a high possibility of bit errors occurring in the frame, that is, large data length, are unconditionally transmitted when line quality deteriorates. , the HDLC procedure causes the discarding of frames with bit errors and the retransmission of discarded frames, which increases packet transmission delay and reduces packet transmission efficiency.
（問題点を解決するための手段）
本発明の回線品質対応パケット分割通信方式は、ビット
誤りによる異常フレーム受信発生回数を一定周期で計測
することにより、回線品質評価値を決定し、パケット送
信時にこの回線品質評価値に応じて、送信しようとする
パケットをビット誤りの発生する可能性の低い、データ
長の短いパケットに分割し、分割シーケンス番号を付与
して前記ＨＤＬＣ手順てより送信し、受信側では分割シ
ーケンス番号をもとてしてパケットを復元するようにし
たものである。(Means for Solving Problems) The line quality compatible packet division communication system of the present invention determines the line quality evaluation value by measuring the number of abnormal frame receptions due to bit errors at regular intervals, and According to this line quality evaluation value, the packet to be transmitted is divided into short data length packets with a low possibility of bit errors occurring, and the packets are assigned a division sequence number, transmitted using the HDLC procedure, and received. On the other hand, the packet is restored based on the fragmentation sequence number.
（実施例） 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第１図は、本発明の１実施例に係るパケット分割通信制
御装置のブロック図である。このパケット分割通信制御
装置１００は、パケット分割制御装置１０１ 、ＨＤＬ
Ｃ手順制御装置１０２．受信データ誤り計測装置１ｔ１
０３．回線品質判定装置１ｏ４゜データバス１０５．記
憶装置１０６により構成される。なお、記憶装置１０６
内には、受信バッファアドレスポインタ１０８２分割シ
ーケンスカウンタ１０９．回線品質インジケータ１１ｏ
、および受信エラーカウンタ１１１が設置されている。FIG. 1 is a block diagram of a packet division communication control device according to an embodiment of the present invention. This packet division communication control device 100 includes a packet division control device 101, an HDL
C procedure control device 102. Received data error measuring device 1t1
03. Line quality determination device 1o4゜data bus 105. It is composed of a storage device 106. Note that the storage device 106
Inside are a receive buffer address pointer 1082, a division sequence counter 109. Line quality indicator 11o
, and a reception error counter 111 are installed.
パケット分割制御装置１０１は第１の人力である送信端
子１１４と第１の出力である受信端子１１５により上位
レベルと接続され、第２の入力と第２の出力によりＨＤ
ＬＣ手順制御装置１０２と接続している。ＨＤＬＣ手順
制御装置１０２の第２の出力である送信端子１１２は回
線に接続され、受信端子１１３は受信データ誤り計測装
置１０３ｖｃ接続され、受信データ誤り計測装置１０３
の第１の出力はＨＤＬＣ手順制御装置１１０２と接続さ
れている。The packet division control device 101 is connected to an upper level through a transmission terminal 114, which is a first human power, and a reception terminal 115, which is a first output, and is connected to an upper level by a second input and a second output.
It is connected to the LC procedure control device 102. A transmission terminal 112, which is the second output of the HDLC procedure control device 102, is connected to a line, and a reception terminal 113 is connected to a reception data error measurement device 103vc.
A first output of is connected to the HDLC procedure controller 1102 .
パケット分割制御装置１０１１回線品質判定装置１０４
、ＨＤＬＣ手順制御装置１０２．受信データ誤り計測
装置１０３．記憶装置１０６ＩＩ−ｔ、それぞれデータ
バス１０５と接続すれ、データバス１０５はデータ端子
１１６により上位レベルに接続される。Packet division control device 1011 Line quality determination device 104
, HDLC procedure controller 102. Received data error measuring device 103. Storage devices 106II-t are each connected to a data bus 105, which is connected to an upper level by a data terminal 116.
次に上述のパケット分割通信制御装置１００の回線品質
評価動作について説明する。回線側から受信端子１０３
を介して受信したフレームは、受信データ誤り計測装置
１０３ＶＣよりＦｅ２（フレームチェックシーケンス）
エラーあるいはアボートパターンあるいはアイドルパタ
ーンが発生シていないか調べられ、もし発生していれば
記憶装置１０６内の受信エラーカウンタ１１１に１加算
する。回線品質判定装置１０４は一定周期で受信エラー
カウンタ１１１を読み出し、前回読み出したときのカウ
ンタ値との差分を計算する。この差分を予め定めた規準
値と比較し、回線品質評価値を決定して記憶装置１０６
内の回線品質インジケータ１１０に設定する。Next, the line quality evaluation operation of the packet division communication control device 100 described above will be explained. Receiving terminal 103 from the line side
The frame received via the received data error measuring device 103VC performs Fe2 (frame check sequence)
It is checked whether an error, abort pattern, or idle pattern has occurred, and if it has occurred, one is added to the reception error counter 111 in the storage device 106. The line quality determination device 104 reads the reception error counter 111 at regular intervals and calculates the difference from the counter value when it was read last time. This difference is compared with a predetermined standard value, a line quality evaluation value is determined, and the storage device 106
Set the line quality indicator 110 in
次に、パケット分割通信制御装置１００のパケット分割
送信動作について説明する。パケット送信要求は送信端
子１１４を介して上位レベルからパケット分割制御装置
１０１に通知され、送信パケットはデータ端子１１６を
介して記憶装置１０６内の受送信バッファ１０７の送信
バッファにセーブされる。パケット分割制御装置１０１
はパケット送信要求により起動され、まず回線品質イン
ジケータ１１０を読み出し、回線品質評価値により分割
送信するか否かを決定する。分割する必要のない場合は
、第２図のフレーム構成図の２０１で示す形式のパケッ
トに、パケット形式２０２に示すように分割シーケンス
番号８ｏ’Ｔｈ付与して、Ｉ（ＤＬＣ手順制御装置１０
２にフレーム送信要求を出す。ＨＤＬＣ手順制御装置１
０２は、第２図のフレーム形式２０３に示すように、送
信パケットにＡパート、Ｃパート、ＦＣ３ｔ付与し、Ｈ
ＤＬＣ手順に従い回線に送信する。回線品質評価値によ
り分割送信の必要が生じた場合は、評価値より分割数を
決定し、それに従って第３図（分割送受信のの送信バッ
ファに分割シーケンス番号を付与した分割パケッ）１作
成し、分割シーケンス番号の若い順′／ＣＩ（ＤＬＣ手
順制御装置ｆｆｆｉ１０２にフレーム送信要求を出す。Next, the packet division transmission operation of the packet division communication control device 100 will be explained. A packet transmission request is notified from a higher level to the packet division control device 101 via the transmission terminal 114, and the transmission packet is saved in the transmission buffer of the reception/transmission buffer 107 in the storage device 106 via the data terminal 116. Packet division control device 101
is activated by a packet transmission request, first reads the line quality indicator 110, and determines whether or not to perform divided transmission based on the line quality evaluation value. If there is no need to divide, a packet of the format 201 in the frame configuration diagram of FIG. 2 is given a division sequence number 8o'Th as shown in packet format 202,
2, issues a frame transmission request. HDLC procedure control device 1
02 adds A part, C part, and FC3t to the transmission packet, as shown in the frame format 203 in FIG.
Transmit to the line according to the DLC procedure. If it is necessary to perform divided transmission based on the line quality evaluation value, determine the number of divisions based on the evaluation value, and create the divided packets shown in Figure 3 (divided packets with divided sequence numbers assigned to the transmission buffers for divided transmission and reception) 1 accordingly. Frame transmission request is sent to the DLC procedure control device fffi102 in descending order of division sequence number'/CI.
ＨＤＬＣ手順制御装置１０２は、要求のあった順に、第
３図の３０５〜３０７に示すように分割パケットＶＣＡ
パート、Ｃパート、Ｆｅ２を付与し、ＨＤＬＣ手順に従
い回線に送信する。分割シー）ｙンス番号は、分割シー
ケンスカウンタ１０９にセーブされ、その形式は、第４
図に示す通り、１ビツトの終結表示と、Ｙビットの分割
シーケンス番号により構成される。パケット分割をする
毎に分割シーケンスカウンタの分割シーケン大番号を１
加算して分割パケットに付与し、最終分割パケットには
、終結表示に１を立てて分割パケットに付与する。The HDLC procedure control device 102 sends divided packet VCAs in the order of requests as shown in 305 to 307 in FIG.
part, C part, and Fe2, and transmit it to the line according to the HDLC procedure. The split sequence number is saved in the split sequence counter 109, and its format is
As shown in the figure, it consists of a 1-bit final indication and a Y-bit division sequence number. Each time a packet is divided, the large number of the division sequence counter is set to 1.
The value is added and added to the divided packets, and in the final divided packet, 1 is set in the final indication and added to the divided packet.
次に、パケット分割通信制御装置１００のパケット受信
動作について説明する。受信端子１１３より受信されか
つ受信データ誤り計測装置１０３によりビット誤りがな
いと判定されたデータフレームは、ＨＤＬＣ手順制御装
置１０２で受送信バッファ１０７の受信バッファにセー
ブされ、フレーム受信通知がパケット分割制御装置１０
１に送られる。フレーム受信通知により起動されたパケ
ット分割制御装置１０１は、受信フレームのＡパート、
Ｃパート、Ｆｅ２を取り除き、Ｆｅ２の直前に設定され
た分割シーケンス番号？：調べる。Next, the packet receiving operation of the packet division communication control device 100 will be explained. A data frame received from the reception terminal 113 and determined to have no bit error by the reception data error measurement device 103 is saved in the reception buffer of the reception and transmission buffer 107 by the HDLC procedure control device 102, and the frame reception notification is sent to the packet division control. device 10
Sent to 1. The packet division control device 101 activated by the frame reception notification sends the A part of the received frame,
C part, remove Fe2 and divide sequence number set just before Fe2? :investigate.
受信パケットが第２図の２０２ＶＣ示す分割無しのパケ
ットの場合は１分割シーケンス番号を取り除き、上位レ
ベルへパケット受信通知を行う。また、受信パケットが
第３図の３０４に示す分割パケットの先頭の場合は、受
信バッファアドレスを受信バッファアドレスポインタ１
０８にセーブし次の分割パケット受信を待つ。次の分割
パケットを受信したら、分割シーケンス番号を除く分割
パケット本体を取り出し、先頭の分割パケット受信バッ
ファ上に編集する。終結表示の付いた分割パケットを受
信した場合は１．編集後、受信バッファアドレスポイン
タ１０８′／ｃセーブされている受信バッファを取り出
し、上位レベルにパケット受信通知を行う。If the received packet is an undivided packet shown at 202VC in FIG. 2, the 1-division sequence number is removed and a packet reception notification is sent to the upper level. In addition, if the received packet is the beginning of the divided packet shown in 304 in FIG.
08 and waits for reception of the next divided packet. When the next fragmented packet is received, the fragmented packet body excluding the fragmentation sequence number is extracted and edited onto the first fragmented packet reception buffer. If a divided packet with a termination indication is received, 1. After editing, the receive buffer address pointer 108'/c retrieves the saved receive buffer and notifies the upper level of the packet reception.
（発明の効果）
以上説明したように本発明は、ビット誤りによる異常フ
レーム受信発生回数を一定周期で計測することにより決
定される回線品質評価値をもとてして、回線品質に応じ
て送信パケットラビット誤りの発生する可能性の少ない
、データ長の短いパケットに分割し、送信することによ
り、ＨＤＬＣ手順による異常受信フレームの廃棄、及び
廃棄フレームの再送処理が行われることを極力おさえ、
パケット送受信ておける遅延を減少させ、パケットの伝
送効率を向上させる効果がある。(Effects of the Invention) As explained above, the present invention calculates the line quality evaluation value determined by measuring the number of abnormal frame reception occurrences due to bit errors at regular intervals, and transmits according to the line quality. By dividing packets into short data length packets that are less likely to cause packet rabbit errors and transmitting them, the discarding of abnormally received frames and the retransmission processing of discarded frames due to the HDLC procedure are minimized.
This has the effect of reducing delays in packet transmission and reception and improving packet transmission efficiency.
第１図は本発明の実施例に係るパケット分割通信制御装
置のブロック図、第２図は分割なしの場合のフレーム構
成を示す図、第３図はパケット分割送受信時のフレーム
構成を示す図、第４図は分割シーケンス番号構成を示す
図である。
１００・・・パケット分割通信制御装置、１０１・・・
パケット分割制御装置。
１０２・・・ＨＤＬＣ手順制御装置、
１０３・・・受信データ誤り計測装置、１０４・・・回
線品質判定装置、
１０５・・・データバス、 １０６・・・記憶装置
、１０７・・・受送信バッファ。
１０８・・・受信バッファアドレスポインタ、１０９・
・・分割シーケンスカウンタ、１１０・・・回線品質イ
ンジケータ、
１１１・・・受信エラーカウンタ、
１１２．１１４・・・送信端子。
１１３．１１５・・・受信端子、
１１６・・・データ端子、
２０１・・・パケット形式、
２０２・・・分割シーケンスを付与されたパケット形式
。
２０３・・・フレーム形式、
３０１・・・パケット形式、
３０２〜３０４・・・分割パケット形式、３０５〜３０
７・・・フレーム形式。FIG. 1 is a block diagram of a packet division communication control device according to an embodiment of the present invention, FIG. 2 is a diagram showing a frame structure without division, and FIG. 3 is a diagram showing a frame structure when transmitting and receiving packet divisions. FIG. 4 is a diagram showing a divided sequence number structure. 100...Packet division communication control device, 101...
Packet division control device. 102... HDLC procedure control device, 103... Received data error measuring device, 104... Line quality determination device, 105... Data bus, 106... Storage device, 107... Receiving and transmitting buffer. 108...Reception buffer address pointer, 109.
... Division sequence counter, 110 ... Line quality indicator, 111 ... Reception error counter, 112.114 ... Transmission terminal. 113.115...Receiving terminal, 116...Data terminal, 201...Packet format, 202...Packet format given a division sequence. 203...Frame format, 301...Packet format, 302-304...Divided packet format, 305-30
7...Frame format.
Claims (1)
いるパケット交換システムのパケット通信方式において
、ビット誤りによる異常フレーム受信発生回数を一定周
期で計測することにより回線品質を判定し、この判定結
果に応じて送信パケットを分割し、分割シーケンス番号
を付与して送信し、受信側では分割シーケンス番号をも
とに分割パケットを編集してパケットを復元することを
特徴とする回線品質対応パケット分割通信方式。In the packet communication method of a packet switching system that uses frames defined by high-level data link control, line quality is determined by measuring the number of abnormal frame receptions due to bit errors at regular intervals, and transmission is performed according to the results of this determination. A packet division communication method compatible with line quality, characterized in that a packet is divided, a division sequence number is assigned, and then transmitted, and the receiving side edits the division packet based on the division sequence number and restores the packet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004873A JPS62163438A (en) | 1986-01-13 | 1986-01-13 | Packet split communication system corresponding to quality of line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61004873A JPS62163438A (en) | 1986-01-13 | 1986-01-13 | Packet split communication system corresponding to quality of line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163438A true JPS62163438A (en) | 1987-07-20 |
Family
ID=11595788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004873A Pending JPS62163438A (en) | 1986-01-13 | 1986-01-13 | Packet split communication system corresponding to quality of line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163438A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01502792A (en) * | 1987-03-17 | 1989-09-21 | カントニ・アントニオ | Transferring messages in a multiplexed manner |
| JPH0267848A (en) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | Transfer system for variable length data frame |
| JPH02149151A (en) * | 1988-11-30 | 1990-06-07 | Pfu Ltd | Buffer division system in data transfer between hierarchies |
| US6763002B1 (en) | 1998-09-09 | 2004-07-13 | Nec Corporation | Method and apparatus for controlling data transmission according to quality of communication line |
| JP2012503408A (en) * | 2008-09-23 | 2012-02-02 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | RLC segmentation for carrier aggregation |
-
1986
- 1986-01-13 JP JP61004873A patent/JPS62163438A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01502792A (en) * | 1987-03-17 | 1989-09-21 | カントニ・アントニオ | Transferring messages in a multiplexed manner |
| JPH0267848A (en) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | Transfer system for variable length data frame |
| JPH02149151A (en) * | 1988-11-30 | 1990-06-07 | Pfu Ltd | Buffer division system in data transfer between hierarchies |
| JPH0522426B2 (en) * | 1988-11-30 | 1993-03-29 | Pfu Ltd | |
| US6763002B1 (en) | 1998-09-09 | 2004-07-13 | Nec Corporation | Method and apparatus for controlling data transmission according to quality of communication line |
| JP2012503408A (en) * | 2008-09-23 | 2012-02-02 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | RLC segmentation for carrier aggregation |
| US9338690B2 (en) | 2008-09-23 | 2016-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | RLC segmentation for carrier aggregation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4726027A (en) | Data retransmitting method in communication network | |
| RU2205515C2 (en) | Method and device to monitor data batches in system of data batch transmission | |
| CN111327603B (en) | Data transmission method, device and system | |
| US6631132B1 (en) | Urgent packet transmission | |
| US20080259821A1 (en) | Dynamic packet training | |
| CN110138809A (en) | A kind of TCP message splicing system and method towards ethernet controller receives link | |
| WO2023124098A1 (en) | Method and communication apparatus for generating and sending acknowledgment frame in ieee 802.15.4 network | |
| JPS62163438A (en) | Packet split communication system corresponding to quality of line | |
| EP0893019B1 (en) | Multiplex communication interface circuit and method | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| CN115032973B (en) | Data transmission system, method, device, equipment and medium | |
| JPS5921149A (en) | Variable block length retransmitting device | |
| CN116303173B (en) | Method, device and system for reducing RDMA engine on-chip cache and chip | |
| JPH03107229A (en) | Communication control system | |
| JP3230339B2 (en) | Communication control device | |
| AU609791B2 (en) | Improvements in or relating to data communication systems | |
| CN116561045B (en) | Dual-processor inter-core communication method and device, TBOX and storage medium | |
| JP2001333048A (en) | Data transfer system | |
| JP3164996B2 (en) | Serial data receiving device | |
| JP3479816B2 (en) | Token passing communication method | |
| KR930004100B1 (en) | Method for embodying full duplex communication protocol | |
| JPS63238743A (en) | Data link control device | |
| JPS60194642A (en) | Data transmission system | |
| US7336609B2 (en) | Optimized method and optimized protocol engine for message transmission | |
| JPH0364229A (en) | Packet flow control system |