JPS62134565A - Apparatus for measuring current - Google Patents

Apparatus for measuring current

Info

Publication number
JPS62134565A
JPS62134565A JP27645285A JP27645285A JPS62134565A JP S62134565 A JPS62134565 A JP S62134565A JP 27645285 A JP27645285 A JP 27645285A JP 27645285 A JP27645285 A JP 27645285A JP S62134565 A JPS62134565 A JP S62134565A
Authority
JP
Japan
Prior art keywords
signal
current
circuit
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27645285A
Other languages
Japanese (ja)
Inventor
Kiyohito Yamamura
精仁 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP27645285A priority Critical patent/JPS62134565A/en
Publication of JPS62134565A publication Critical patent/JPS62134565A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a response speed from becoming slow in both of the measurement of a minute current and that of a low current region, by measuring a current to be measured even by the output signal of a differentiation means differentiating an analogue signal. CONSTITUTION:A differentiation means 27 for timewise differentiating the analogue voltage signal V outputted from an integrating circuit is provided to an I/F converter type current measuring apparatus and constituted of an A/D converter means 20, latch circuits 23, 22 as first and second memory means for storing the conversion results due to the converter means according to converted order, a substractor circuit 24 as a subtraction means outputting a signal corresponding to the difference between the memory contents of both memory means, a latch circuit 25 and a timing circuit 21. When an input current Im to be measured is measured, even if the cycle T1 of a pulse signal 2 becomes long and the response of measurement by a display device 6 becomes inferior, the measurement by the display device 6 is performed at a cycle T2 shorter than the cycle T1. Therefore, the measurement of a low current region can be performed without bringing about the lowering in response.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、電流を該電流の値に比例した周波数のパルス
列に変換するI/Fコンバータを用いてパルスに変換し
、このパルスを計数して電流を広範囲かつ高精度に測定
するI/Fコンバータ弐の電流測定装置、特に広レンジ
測定装置における低電流領域測定時あるいは微小電流測
定時においても応答速度が遅くなることのない装置構成
に関する。
[Detailed Description of the Invention] [Technical Field to Which the Invention Pertains] The present invention involves converting a current into pulses using an I/F converter that converts a current into a pulse train with a frequency proportional to the value of the current, and counting the pulses. The present invention relates to a current measuring device for an I/F converter that measures current over a wide range and with high precision, and in particular to a device configuration that does not slow response speed even when measuring a low current region or measuring a minute current in a wide range measuring device.

〔従来技術とその問題点〕[Prior art and its problems]

電流を高精度に測定しようとする場合A/Dフンバータ
を用いてディジタル測定をする手法があるが、この場合
市販のA/Dコンバータのビット数が現在最大で16ビ
ツトであるから、このようなディジタル測定の精度はた
かだか10 種変である。ところが、たとえば放射線計
測で&′i6〜7装置が使用されている。
When trying to measure current with high precision, there is a method of digital measurement using an A/D converter, but in this case, the maximum bit number of commercially available A/D converters is currently 16 bits, The accuracy of digital measurements is at most 10 degrees. However, &'i6-7 devices are used, for example, in radiation measurement.

第3図はこのような従来の電流測定装置の構成図で1図
において、lは測定対象電流Imが入力されこの入力電
流の値に比例した周波数のパルス信号2を出力するI/
Fコンバータ、3は所定の時間間隔τ2ごとに所定の時
間幅τlのクロツタパルス3aを出力するクロックパル
ス発生器である。5はパルス信号2とクロックパルス3
aとが入力されるアンドゲート4から出力されるパルス
の個数な計数し、クロックパルス3aが出力されるごと
にクロックパルス発生器3から出力されるil!l @
信号3bが入力されると計数内容をディジタル表示器6
に転送しては該計数内容がクリヤされるBCDカウンタ
である。7はI/Fコンバータ1を除く図示の各部から
なる第1表示手段である。
Fig. 3 is a block diagram of such a conventional current measuring device.
The F converter 3 is a clock pulse generator that outputs a clock pulse 3a having a predetermined time width τl at every predetermined time interval τ2. 5 is pulse signal 2 and clock pulse 3
il! which is output from the clock pulse generator 3 every time the clock pulse 3a is output. l @
When the signal 3b is input, the count contents are displayed on the digital display 6.
This is a BCD counter whose counted contents are cleared when transferred to the BCD counter. Reference numeral 7 denotes a first display means consisting of the various parts shown in the figure except for the I/F converter 1.

畏示手段7においては各部が上述のように構成されてい
るので1表示器6は前記時間τlの間にゲート4から出
力されるパルスの間数を表示し、このパルス個数は前述
した所から明らかなように電流Imに比例しているので
表示器6によって電流Imの測定が行えることになる。
Since each part of the indicating means 7 is configured as described above, the 1 indicator 6 displays the number of pulses outputted from the gate 4 during the time τl, and this number of pulses is calculated from the above-mentioned point. As is clear, the current Im is proportional to the current Im, so the current Im can be measured using the display 6.

第3図では上述のように測定を行うので、このような測
定装置では、I/Fコンバータにおける変換桁数や表示
器6における表示桁数などを多くすることによって電流
Imを広範囲かつ高祠度に測定することができ、現在通
常6〜7桁程度の範囲の7&流測定が行れている。
In FIG. 3, the measurement is performed as described above, so in such a measuring device, the current Im can be controlled over a wide range and with high precision by increasing the number of conversion digits in the I/F converter and the number of display digits on the display 6. Currently, 7& current measurements can be carried out in the range of about 6 to 7 digits.

第4図は第3図におけるI/Fコンバータ1の構成図で
1図ておいて、8は電流Imが入力されこの電流の時間
積分値に比例したアナログ電圧Vを出力する積分回路で
ある。C1はこの積分回路における積分コンデンサで、
′電圧Vはコンパレータ9に入力され、コンパレータ9
の出力はフリップフロップ回路100セット端子10a
に入力されている。11はフリップフロップ回路10の
出力信号tOCを電力増幅し、該信号と同一波形の信号
を第3図に示したパルス信号2として出力する出力回路
である。I2は出力信号tOCによって制御され、信号
tOCがHレベルであると電流Imが入力される端子1
3がら一定値工、の電流を吸い出してアースI4に流し
、信号10cがLレベルであると端子13とアース14
との間に流れる電流を零にする定電流源である。15は
出力信号tOCによって制御され、信号tOCがHレベ
ルであるとフンパレータ16の反転入力端子に接続され
たコンデンサC2を一定値■2の′m流で充屯し、信号
tOCがLレベルであるとコンデンサC7を短絡して放
電させる定電流源である。コンパレータ16の非反転入
力端子には基準電圧−vrが接続され、さらにコンパレ
ーダ16の出方信号はフリップフロップ回路のリセット
端子10bに入力されている。
FIG. 4 is a block diagram of the I/F converter 1 shown in FIG. 3, where 8 is an integrating circuit which receives a current Im and outputs an analog voltage V proportional to the time-integrated value of this current. C1 is the integrating capacitor in this integrating circuit,
'The voltage V is input to the comparator 9,
The output of the flip-flop circuit 100 set terminal 10a
has been entered. Reference numeral 11 denotes an output circuit that amplifies the power of the output signal tOC of the flip-flop circuit 10 and outputs a signal having the same waveform as the amplified signal as the pulse signal 2 shown in FIG. I2 is controlled by the output signal tOC, and when the signal tOC is at H level, the current Im is input to terminal 1.
A constant value current is sucked out from 3 and passed to ground I4, and when signal 10c is at L level, terminal 13 and ground 14 are connected.
It is a constant current source that reduces the current flowing between the 15 is controlled by the output signal tOC, and when the signal tOC is at the H level, it charges the capacitor C2 connected to the inverting input terminal of the humparator 16 with a constant value 2'm current, and the signal tOC is at the L level. This is a constant current source that short-circuits and discharges capacitor C7. A reference voltage -vr is connected to the non-inverting input terminal of the comparator 16, and the output signal of the comparator 16 is further input to the reset terminal 10b of the flip-flop circuit.

次に第4図のコンバータの動作を第5図のタイムチャー
トを併用して説明する。I/Fコンバータlは上述のよ
うに構成されているから、パルス信号20波形はフリッ
プフロップ回路の出力信号10cの波形に等しい。全時
刻t1で端子13に階段状に電流Imが入力されたとす
る。時刻t1の直前には、図示していない機構によって
積分回路の出力電EEVは正の電圧V1になりており、
コンパレータ9、フリップフロップ回路10の各出力信
号は共にHレベルで、電流I、、I、  は共に零、コ
ンデンサC!は短絡状態でC7の端子間電圧は零ボルト
、コンパレータ16の出力)t Lレベルになっている
。時刻t1でt +t I mが入力されると電圧Vは
一定変化速度d V / d t = I rn / 
C+で低下し1時刻t2で電圧Vが零ボルトになるとコ
ンパレータ9が動作して71Jノブ70ツ1回路の出力
信号10CがHレベルになる。信号tOCがHレベルに
なると電流I、、I、が流れるので、[aE Vkt、
−fflf化速[dV/d t =(Im−I、)/C
8で上昇しくこの場合I m (I 、であるように設
定されている)、C1の電圧も一定変化速度d V/d
 t= It /Ct で低下する。コンパレータ9の
出力レベルは電圧Vが上昇するので直ちに復帰する。時
刻t3でC!の電圧が−Vrに達するとコンパレータ1
6が動作して信号tOCがLレベルになる。
Next, the operation of the converter shown in FIG. 4 will be explained using the time chart shown in FIG. 5. Since the I/F converter l is configured as described above, the waveform of the pulse signal 20 is equal to the waveform of the output signal 10c of the flip-flop circuit. Assume that the current Im is input to the terminal 13 in a stepwise manner at all times t1. Immediately before time t1, the output voltage EEV of the integrating circuit becomes a positive voltage V1 due to a mechanism not shown.
The output signals of the comparator 9 and the flip-flop circuit 10 are both at H level, the currents I, , I, are both zero, and the capacitor C! is short-circuited, the voltage between the terminals of C7 is zero volts, and the output of the comparator 16) is at the L level. When t + t I m is input at time t1, the voltage V changes at a constant rate of change d V / d t = I rn /
When the voltage V decreases at C+ and reaches zero volts at time t2, the comparator 9 operates and the output signal 10C of the 70-to-1 circuit of the knob 71J becomes H level. When the signal tOC becomes H level, currents I,,I, flow, so [aE Vkt,
-fflf rate [dV/d t = (Im-I,)/C
8, and in this case I m (I is set to be ), the voltage of C1 also has a constant rate of change d V/d
It decreases at t=It/Ct. Since the voltage V increases, the output level of the comparator 9 returns immediately. C at time t3! When the voltage reaches -Vr, comparator 1
6 operates and the signal tOC becomes L level.

信号tOCがLレベルになると電流I、、、I、  が
共に零になりC!は短絡されるので、電圧Vは再びdV
/dt= Im/C,の速度で低下し、C2の電王は零
ボルトに向って上昇する。時刻t4になって電圧Vがま
た零ボルトになると再び前述の一連の動作が繰り返され
る。I/Fコンバータ1は上述のように動作するので、
時刻t2で時間幅τ3(=t、−i、 )のパルス状信
号toeが出力されたことになり、このパルス状信号t
OC,換言すればパルス信号20周波数FはI、=I、
であるように設定すると(11式で表される。
When the signal tOC goes to L level, the currents I, , I, both become zero and C! is shorted, so the voltage V is again dV
/dt=Im/C, and the voltage of C2 increases toward zero volts. When the voltage V becomes zero volts again at time t4, the above series of operations is repeated again. Since the I/F converter 1 operates as described above,
At time t2, a pulse-like signal toe with a time width τ3 (=t, -i, ) is output, and this pulse-like signal t
OC, in other words, the pulse signal 20 frequency F is I, = I,
If it is set as (expressed by equation 11).

F=Im/(Vr−C,)     −−−−・・(1
)したがって(11式から明らかなように、コンバータ
lは電流Imに比例した周波数のパルス信号2を出力す
るコンバータであるということになる。
F=Im/(Vr-C,) -----...(1
) Therefore, (as is clear from equation 11, converter l is a converter that outputs pulse signal 2 with a frequency proportional to current Im.

第4図における17は、積分回路8を除く図示の各部か
らなり、アナログ電圧信号Vが入力され。
Reference numeral 17 in FIG. 4 consists of the various parts shown except for the integrating circuit 8, to which the analog voltage signal V is input.

上述のようにして電流Imに比例した周波数Fのパルス
信号2を出力すると共に、パルス信号2を出力するごと
に電圧Vがリセットされるように積分回路8を駆動する
制御回路である。すなわち、I/Fコンバータlは積分
回路8と制御回路17とで構成されている。第5図のT
、は信号toeまたは信号2の周期で’I’1=I/F
であることは明らかである。
This control circuit outputs the pulse signal 2 with a frequency F proportional to the current Im as described above, and drives the integrating circuit 8 so that the voltage V is reset each time the pulse signal 2 is output. That is, the I/F converter l is composed of an integrating circuit 8 and a control circuit 17. T in Figure 5
, is the period of signal toe or signal 2 and 'I'1=I/F
It is clear that

第3図においては上述のようにして電流測定を行うが、
この装置には測定範囲を広(した場合、すなわち広レン
ジ測定装置とした場合、および微小電流を測定する場合
、それぞれ以下に説明するような問題がある。すなわち
In Fig. 3, the current is measured as described above.
This device has problems as explained below when the measurement range is widened (that is, when it is used as a wide range measuring device) and when measuring minute currents.

ω広レンジ測定装置の場合;たとえば、I/Fコンバー
タの最高周波数出力を1oOcKHz)として利得切換
なしで7桁の測定ができる電流測定装置を得たとすると
、I/Fコンバータの出力の最低周波数は0.01(H
z)となって、この場合パルス信号20周期は100秒
になる。すなわちこのような電流測定装置には低電流域
の測定時応答性が非常に悪いという問題がある。
ωFor a wide range measurement device; For example, if the highest frequency output of the I/F converter is 1oOcKHz and a current measurement device that can measure 7 digits without gain switching is obtained, the lowest frequency of the output of the I/F converter is 0.01(H
z), and in this case, the 20 cycles of the pulse signal are 100 seconds. That is, such a current measuring device has a problem in that the responsiveness during measurement in a low current range is very poor.

(2微小電流測定の場合:たとえば、放射線計測におけ
る電離箱の電離電流のような微小電流1〜104CpA
)を工/Fコンバータでt −to’(Hz) K変換
する場合、積分回路のコンデンサC2の容量を1 (1
)F)程度とすると、定電流源12.15 0電流開閉
時発生するノイズや浮遊容量等の影響によってI/F変
換精変が悪くなったり変換動作が不安定になったりする
のでC0の容量を大きくする必要がある。このためCI
は通常かなり大きい値にしであるが、こうすると今度は
前述した電圧Vの変化速度dV/dt= Im/C,が
小さくなり、この結果I/F変°換速度が遅くなる。す
なわちこの場合も前述の電流測定装置には応答性が悪い
という問題がある。
(2) In the case of microcurrent measurement: For example, a microcurrent of 1 to 104 CpA, such as the ionizing current of an ionization chamber in radiation measurement.
) to t -to' (Hz) K using a converter/F converter, the capacitance of capacitor C2 in the integrating circuit is changed to 1 (1
) F), constant current source 12.15 0 The capacitance of C0 will deteriorate due to the effects of noise and stray capacitance that occur when switching the current, and the conversion operation will become unstable. needs to be made larger. For this reason CI
is normally set to a fairly large value, but in this case, the above-mentioned rate of change of voltage V, dV/dt=Im/C, becomes smaller, and as a result, the I/F conversion speed becomes slower. That is, in this case as well, the above-described current measuring device has the problem of poor responsiveness.

〔発明の目的〕[Purpose of the invention]

本発明は、上述したような従来のI/Fコンバータ式電
流測定装置における問題を解消して、広レンジ測定装置
における低電流領域の測定や微小を流測定のいずれの場
合においても応答速度が運くなることのないI/Fコン
バータ式電流測定装置を提供することを目的とする。
The present invention solves the problems of the conventional I/F converter type current measurement device as described above, and improves response speed in both low current range measurement and minute current measurement in a wide range measurement device. An object of the present invention is to provide an I/F converter type current measuring device that never becomes unusable.

〔発明の要点〕[Key points of the invention]

本発明は、上記目的達成のため、測定対象電流積分用の
積分回路と、この積分回路の出力するアナログ信号が入
力され測定対象[流の値に比例する周波数のパルス信号
を出力する制御回路と、アナログ信号を微分する微分手
段とを備え、この微分手段の出力信号によっても測定対
象電流を測定するようにしたものである。本発明によれ
ば、このように構成することによって、微小電流の測定
あるいは広レンジ測定装置における低電流領域の測定の
いずれの際にも微分手段の出力信号によって測定が行わ
れ、もって応答速度が遅くなることのないI/Fコンバ
ータ式電流測定装置が得られる。
In order to achieve the above object, the present invention includes an integrating circuit for integrating the current of the object to be measured, and a control circuit that receives an analog signal output from the integrating circuit and outputs a pulse signal with a frequency proportional to the value of the current of the object to be measured. , and differentiating means for differentiating the analog signal, and the current to be measured is also measured based on the output signal of the differentiating means. According to the present invention, with this configuration, measurement is performed using the output signal of the differentiating means both when measuring a minute current or when measuring a low current region in a wide range measuring device, thereby increasing the response speed. An I/F converter type current measuring device that does not become slow can be obtained.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の一実施例の構成図で、第2図は第1図
の実施例の動作を説明するタイムチャートである。以下
に第1図および第2図を用いて第1図の実施例の構成な
らびに動作を説明する。両図において、18はパルス信
号2が入力されると計時を開始し、該信号2と同じ波形
の信号tSaを所定の時間間隔T、ごとにA/D変換指
令信号としてA/D変換回路191C出力するタイマ回
路である。19は信号18aが入力されると該信号の立
ち下がり時刻においてI/Fコンバータlの積分回路8
から出力されるアナログ電圧信号Vの値に対する。A/
D変換を開始し、このA/D変換が完了すると変換結果
に応じたデータ信号L9aを出力すると共にパルス状の
変換完了信号L9bを出力するA/Df換回路である。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a time chart illustrating the operation of the embodiment of FIG. The configuration and operation of the embodiment shown in FIG. 1 will be explained below using FIGS. 1 and 2. In both figures, 18 starts timing when the pulse signal 2 is input, and sends a signal tSa having the same waveform as the signal 2 at predetermined time intervals T as an A/D conversion command signal to the A/D conversion circuit 191C. This is a timer circuit that outputs. 19, when the signal 18a is input, the integration circuit 8 of the I/F converter 1 is activated at the fall time of the signal.
to the value of the analog voltage signal V output from. A/
This is an A/Df conversion circuit that starts D conversion, and when this A/D conversion is completed, outputs a data signal L9a according to the conversion result and also outputs a pulsed conversion completion signal L9b.

A/D変換回路【9は変換指令信号18Hの立ち下がり
で出力信号19aがクリヤされるように構成されている
The A/D conversion circuit [9 is configured such that the output signal 19a is cleared at the fall of the conversion command signal 18H.

20はタイマ回路18とA/D変換回路19とからなり
、上述のようにしてアナログ信号Vを所定周期T、でA
/D変換するA/D変換手段である。
20 consists of a timer circuit 18 and an A/D conversion circuit 19, and converts the analog signal V into A at a predetermined period T as described above.
This is an A/D conversion means that performs /D conversion.

21はパルス信号2と変換完了信号L9bとが入力され
、以下に説明するタイミングでそれぞれパルス状である
ランチ信号21al 2tbe 2LCを出力するタイ
ミング回路で、ラッチ信号21aは、タイミング回路2
1に変換完了信号19bが入力されるごとに該信号19
bの立ち下がりで立チ上がるパルス信号、ラッチ信号2
1bは、タイミング回路21にパルス信号2が入力され
た後、最初にA/D変換回路19から出力される変換完
了信号19bに続いて出力される変換完了信号19bが
タイミング回路21に入力されるごとに信号19bの立
ち上がりで立ち上がるパルス信号。
Reference numeral 21 denotes a timing circuit into which the pulse signal 2 and the conversion completion signal L9b are input, and outputs pulse-like launch signals 21al, 2tbe, and 2LC at the timings described below.
Every time the conversion completion signal 19b is input to 1, the signal 19
Pulse signal that rises at the fall of b, latch signal 2
1b, after the pulse signal 2 is input to the timing circuit 21, the conversion completion signal 19b that is outputted from the A/D conversion circuit 19 first is inputted to the timing circuit 21, and then the conversion completion signal 19b that is outputted subsequently is inputted to the timing circuit 21. A pulse signal that rises at the rising edge of signal 19b.

ラッチ信号21Cは、タイミング回路21にパルス信号
2が入力された後、最初にタイミング回路21から出力
されるラッチ信号218に続くランチ信号21aが出力
されるごとに信号21aの立ち下がりで立ち上がるパル
ス信号である。22はデータ信号19aとラッチ信号2
1aとが入力され、信号21aの立ち下がりでその時刻
のデータ信号19aを記憶してランチデータ信号22a
として出力するラッチ回路である。23はラッチデータ
信号22aとラッチ信号21bとが入力され、信号21
bの立ち下がりでその時刻のラッチデータ信号22aを
記憶【−てラッチデータ信号233として出力するラッ
チ回路である。24はラッチデータ信号23aとラッチ
データ信号22aと+7)差を演算しこの演算結果を信
号24aとして出力する減算回路である。減算回路の出
力信号24aはラッチ信号21Cと共にラッチ回路25
に人力され、ラッチ回路25はラッチ信号21Cの立ち
下がりでその時刻における信号24aの値を記憶して記
憶結果に応じた信号25aをディジタル表示器26に出
力するように構成されている。
The latch signal 21C is a pulse signal that rises at the falling edge of the signal 21a every time the launch signal 21a following the latch signal 218 that is first output from the timing circuit 21 is output after the pulse signal 2 is input to the timing circuit 21. It is. 22 is the data signal 19a and the latch signal 2
1a is input, and when the signal 21a falls, the data signal 19a at that time is stored and the lunch data signal 22a is generated.
This is a latch circuit that outputs as . 23 receives the latch data signal 22a and the latch signal 21b, and the signal 21
This is a latch circuit that stores the latch data signal 22a at that time at the falling edge of signal b and outputs it as a latch data signal 233. 24 is a subtraction circuit that calculates the +7) difference between the latch data signal 23a and the latch data signal 22a, and outputs the result of this calculation as a signal 24a. The output signal 24a of the subtraction circuit is sent to the latch circuit 25 together with the latch signal 21C.
When the latch signal 21C falls, the latch circuit 25 stores the value of the signal 24a at that time and outputs a signal 25a to the digital display 26 in accordance with the memorized result.

第1図においては、前述[7たように1時刻t2でパル
ス信号2が立ち上がったとすると、この時刻以降!圧V
ハdV/clt=(Im−It)/C+ で上昇し1時
刻t3でパルス信号2が立ち下がるとこの時刻以降電圧
Vはd V / d t = I m /C1で下降し
、時刻t2から時間T、だけ経過した時刻t4になると
電圧Vは再び上昇し始める。時刻t2でパルス信号2が
出力されるとほぼ同時にまず変換指令信号teaが出力
されて時刻t3における電圧Vの値vIがA/D変換回
路19でA/D変換され、変換回路19はA/D変換が
終ると変換完了信号19bを出力すると共に変換結果で
あるデータIK対応したデータ信号19aを出力する。
In FIG. 1, if pulse signal 2 rises at time t2 as described above in [7], then after this time! Pressure V
The voltage V rises at dV/clt=(Im-It)/C+, and when pulse signal 2 falls at time t3, the voltage V falls at dV/dt=Im/C1 from time t2, and from time t2 At time t4, which has elapsed by T, the voltage V starts to rise again. Almost at the same time as the pulse signal 2 is output at time t2, the conversion command signal tea is output, and the value vI of the voltage V at time t3 is A/D converted by the A/D conversion circuit 19. When the D conversion is completed, a conversion completion signal 19b is outputted, and a data signal 19a corresponding to the data IK, which is the conversion result, is outputted.

変換完了信号19bが出力された後続いてラッチ信号2
1aが出力されるので、ラッチ回路22の出力信号22
aはデータ1に対応した信号になる。
After the conversion completion signal 19b is output, the latch signal 2
1a is output, the output signal 22 of the latch circuit 22
a becomes a signal corresponding to data 1.

時刻t2から時間T、(ただしこの場合T2 <T、と
している)だけ経過した時刻[11になると。
At time [11], a time T (in this case, T2 < T) has elapsed from time t2.

またタイマ回路18から変換指令信号18aが出力され
る。このため時刻t 12における電圧Vの値v寛がA
/D変換され、変換回路19はA/D変換が終わると変
換完了信号19bを出力すると同時に変換結果であるデ
ータ2して対応り、た信号19aを出力する。この場合
、信号L9bがタイミング回路21に入力されると直ち
にラッチ信号21bが出力されるので、ラッチ回路23
は信号21bの立ち下がり時刻t 13におけるラッチ
データ信号22aを記憶してラッチデータ信号23aと
して出力するが、この立ち下がり時刻t 13におけろ
ラッチデータ信号22aはデー91に対応しているので
1時刻t13で出力される信号23aはデー・り1に対
応した信号となる。またこの場合、タイミング回路21
はラッチ信号21bを出力した後ラッチ信号21aを出
力するので、信号21aが立ち下がる時刻t 14でデ
ータ信号22aはデータ2に対応した信号となり、この
結果時刻t14では減算回路の出力信号24aはデータ
1とデータ2との差に対応した信号となる。ラッチ信号
21aが時刻t 14・で立ち下がるとラッチ信号21
Cが立ち上がり、この信号21Cは時刻t 15で立ち
下がるので1時刻t 15になるとラッチ回路25の出
力信号25aがデータlとデータ2との差、すなわち電
圧差(Vl −v、)に対応した信号となる。
Further, the timer circuit 18 outputs a conversion command signal 18a. Therefore, the value of voltage V at time t12 is A
When the A/D conversion is completed, the conversion circuit 19 outputs a conversion completion signal 19b, and at the same time outputs a corresponding signal 19a as data 2, which is the conversion result. In this case, as soon as the signal L9b is input to the timing circuit 21, the latch signal 21b is output, so the latch circuit 23
stores the latch data signal 22a at the falling time t13 of the signal 21b and outputs it as the latch data signal 23a, but since the latch data signal 22a at this falling time t13 corresponds to data 91, The signal 23a output at time t13 is a signal corresponding to data RI1. Further, in this case, the timing circuit 21
outputs the latch signal 21a after outputting the latch signal 21b, so at time t14 when the signal 21a falls, the data signal 22a becomes a signal corresponding to data 2, and as a result, at time t14, the output signal 24a of the subtraction circuit becomes the data The signal corresponds to the difference between data 1 and data 2. When the latch signal 21a falls at time t14, the latch signal 21a
C rises, and this signal 21C falls at time t15, so at time t15, the output signal 25a of the latch circuit 25 corresponds to the difference between data l and data 2, that is, the voltage difference (Vl - v,). It becomes a signal.

時刻tllから時間Ttだけ経過した時刻t16Vcな
ると、またタイマ回路18から変換指令信号18aが出
力されるので、まずデータ信号19aがデータ3に対応
した信号になり、続いてデータ信号23aがデータ2に
対応した信号になり、さらに続いて信号22aがデータ
3に対応した信号になるので、ラッチ信号21Cが立ち
上がる時刻t17以降減算回路の出力信号24aはデー
タ2とデータ3との差て対応した信号となる。データ3
は時刻t 16で出力された指令信号18aの立ち下が
り時刻における電圧Vの値V、のディジタル変換値であ
るから、したがってラッチ信号21Cが立ち下がる時刻
t18になるとラッチデータ信号25aはデータ2とデ
ータ3との差、換言すれば電圧差(Vf  Vs)に対
応した信号となる。
At time t16Vc, when time Tt has elapsed from time tll, the timer circuit 18 outputs the conversion command signal 18a again, so first the data signal 19a becomes a signal corresponding to data 3, and then the data signal 23a becomes data 2. Then, the signal 22a becomes a signal corresponding to data 3, so after time t17 when the latch signal 21C rises, the output signal 24a of the subtraction circuit becomes a signal corresponding to the difference between data 2 and data 3. Become. data 3
is the digital conversion value of the voltage V at the fall time of the command signal 18a output at time t16. Therefore, at time t18 when the latch signal 21C falls, the latch data signal 25a becomes data 2 and data. In other words, it is a signal corresponding to the voltage difference (Vf Vs).

時刻t lfiから時間Ttを経過しない時刻t4にな
ると前述したようにパルス信号2が出力される。
At time t4, when time Tt has not elapsed since time tlfi, pulse signal 2 is output as described above.

したがってこの時タイマ回路18から変換指令信号te
aが出力されてデータ信号19aはデータ4に対応した
信号となり、続いてラッチ信号21aが出力されるので
データ信号22aはデータ4に対応した信号となるが、
この場合ラッチ信号21b、21cは共に出力されない
のでデータ信号25aは変化しない。時刻t4から時間
T、だげ経過した時刻t19で変換指令信号18aが出
力された後は、ラッチ信号21bl 21al 21C
がこの順に順次出力されるので、信号21Cの立ち下が
り時刻t20になるとラッチデータ信号25aはデータ
4とデータ5との差に応じた信号になる。
Therefore, at this time, the timer circuit 18 outputs the conversion command signal te.
a is output, the data signal 19a becomes a signal corresponding to data 4, and then the latch signal 21a is output, so the data signal 22a becomes a signal corresponding to data 4.
In this case, since neither the latch signals 21b nor 21c are output, the data signal 25a does not change. After the conversion command signal 18a is output at time t19, which is a time T that has elapsed from time t4, the latch signals 21bl 21al 21C
are sequentially output in this order, so that at falling time t20 of the signal 21C, the latch data signal 25a becomes a signal corresponding to the difference between data 4 and data 5.

前述したように第1図の装置では時刻t15になると信
号25aは(VtVt)に応じた信号となり。
As described above, in the apparatus shown in FIG. 1, at time t15, the signal 25a becomes a signal corresponding to (VtVt).

第2図から明らかなよ5 K (v+  Vt )=(
d V/d t)11T、であるから(2)式が成立す
る。
It is clear from Figure 2 that 5 K (v+Vt)=(
d V/d t) 11T, so equation (2) holds true.

Vl−V2 =(dV/dt )−Tt =(Im/C
t)”Tt −・・・−・(21(2)式から明らかな
ようにラッチデータ信号25aはこの場合測定対象入力
電流ImK対応しており、この所論は時刻t18.t2
0のいずれにおいても成立する。したがって第1図の構
成を用いることにより表示器6.26のいずれによって
も電流Jmを測定することができることになる。表示器
26による測定は、上述した所から明らかなように、I
/Fコンバータにおける積分回路によって一度積分した
ものを再び微分して測定値を得ることになる。すなわち
第1図忙おいて、I/Fコンバータlと表示手段7と表
示器26とを除く図示の各部はアナログ信号Vを時間微
分する微分手段27を構成していることになり、またこ
の微分手段27は、A/D変換手段20と、この変換手
段による変換結果を変換された順序に従って記憶する第
1および第2記憶手段としてのラッチ回路23および2
2と、前記両記憶手段における各記憶内容の差に応じた
信号を出力する減算手段としての減算回路24およびラ
ンチ回路25と、タイミング回路21とで構成されてい
ることになる。
Vl-V2 = (dV/dt)-Tt = (Im/C
t)"Tt -...- (21 As is clear from equation (2), the latch data signal 25a corresponds to the input current ImK to be measured in this case, and this theory is based on the time t18.t2.
This holds true for both 0 and 0. Therefore, by using the configuration shown in FIG. 1, the current Jm can be measured by any of the indicators 6, 26. As is clear from the above, the measurement by the display 26 is based on I
What is once integrated by the integrating circuit in the /F converter is differentiated again to obtain the measured value. In other words, as shown in FIG. 1, each part shown in the figure except the I/F converter 1, display means 7, and display 26 constitutes a differentiating means 27 that differentiates the analog signal V with respect to time, and this differentiator The means 27 includes an A/D conversion means 20 and latch circuits 23 and 2 as first and second storage means for storing the conversion results by the conversion means in the order of conversion.
2, a subtraction circuit 24 and a launch circuit 25 as subtraction means for outputting a signal corresponding to the difference between the respective storage contents in both storage means, and a timing circuit 21.

第1図においては測定対象入力電流Imを上述のように
して測定するので、パルス信号20周期T1が長くなっ
て表示器6による測定の応答性が悪くなっても1表示器
26による測定はT、よりも短い周期T、で行れるので
、このような電流測定製蓋によれば広レンジ測定装置に
おける低電流領域の測定を応答性の低下をもたらすこと
なく行うことができ、また微小電流の測定も同様に応答
性の低下をもたらすことなく行うことができることにな
る。
In FIG. 1, the input current Im to be measured is measured as described above, so even if the pulse signal 20 period T1 becomes longer and the responsiveness of the measurement by the indicator 6 becomes worse, the measurement by the 1 indicator 26 is still T. Since the current measurement lid can be used in a cycle T shorter than Measurements can also be similarly performed without reducing responsiveness.

上記実施例においては微分手段27はアナログ信号Vを
ディジタル微分するものとしたが、本発明においてはこ
のような微分手段はアナログ微分回路を用いて構成して
もよいものであることは明らかである。
In the above embodiment, the differentiating means 27 digitally differentiates the analog signal V, but it is clear that in the present invention, such differentiating means may be constructed using an analog differentiating circuit. .

さらに、上述の説明では、表示器6.26の併用につい
て説明したが、測定対象に応じては、表示器26だけを
設け、主として、低電流領域もしくは微小電流の測定を
行うようにすることができることは明確である。
Furthermore, in the above explanation, the display device 6.26 was used in combination, but depending on the object to be measured, it is possible to provide only the display device 26 and mainly measure low current areas or minute currents. What can be done is clear.

〔発明の効果〕〔Effect of the invention〕

上述したように、本発明においては、測定対象電流積分
用の積分回路と、この積分回路の出力するアナログ信号
が入力され測定対象電流の値に比例した周波数のパルス
信号を出力する制御回路とからなるI/Fコンバータを
用いた電流測定装置において、アナログ信号を微分する
微分手段を設け、この微分手段の出力信号によって測定
対象電流を測定するようにしAである。従って1本発明
によれば、このように構成することによって。
As described above, the present invention includes an integrating circuit for integrating the current to be measured, and a control circuit that receives the analog signal output from this integrating circuit and outputs a pulse signal with a frequency proportional to the value of the current to be measured. In a current measuring device using an I/F converter, a differentiating means for differentiating an analog signal is provided, and a current to be measured is measured using an output signal of the differentiating means. According to one aspect of the invention, therefore, by configuring in this manner.

微小電流の測定あるいは広レンジ測定装置における低電
流領域の測定のいずれの際にも微分手段の出力信号を採
用することによって、応答性の低下を生じることのない
電流測定装置が得られる効果が奏される。
By employing the output signal of the differentiating means when measuring minute currents or measuring low current regions in a wide range measuring device, it is possible to obtain a current measuring device that does not cause a decrease in response. be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構成図、第2図は第1図の
動作説明用タイムチャート、第3図は従来のI/Fコン
バータ式電流測定装置の構成図。 第4図は第3図におけるI/Fコンバータの構成図、第
5図は第4図の動作説明用タイムチャートである。 l・・・・・・I/Fコンバータ、2・・・・・・パル
ス信号、  8・・・・・・積分回路、  17・・・
・・・制御回路、  Im・・・・・・入力電流、■・
・・・・・アナログ電圧信号。 第  4  囚
FIG. 1 is a configuration diagram of an embodiment of the present invention, FIG. 2 is a time chart for explaining the operation of FIG. 1, and FIG. 3 is a configuration diagram of a conventional I/F converter type current measuring device. 4 is a block diagram of the I/F converter in FIG. 3, and FIG. 5 is a time chart for explaining the operation of FIG. 4. l...I/F converter, 2...pulse signal, 8...integrator circuit, 17...
...control circuit, Im...input current, ■.
...Analog voltage signal. 4th prisoner

Claims (1)

【特許請求の範囲】 1)測定対象入力電流の時間積分値に比例したアナログ
信号を出力する積分回路と前記アナログ信号が入力され
前記入力電流に比例した周波数のパルス信号を出力する
と共に前記パルス信号を出力するごとに前記アナログ信
号がリセットされるように前記積分回路を駆動する制御
回路と、前記アナログ信号を時間微分する微分手段とを
備え、微分手段の出力信号によつても前記入力電流を測
定することを特徴とする電流測定装置。 2)特許請求の範囲第1項に記載の電流測定装置におい
て、微分手段は、アナログ信号を所定周期でA/D変換
するA/D変換手段と、前記A/D変換手段による変換
結果を前記周期の順序に従つて記憶する第1および第2
記憶手段と、前記両記憶手段における各記憶内容の差に
応じた信号を出力する減算手段とを備え、前記減算手段
の出力信号を前記微分手段の出力信号とすることを特徴
とする電流測定装置。
[Scope of Claims] 1) An integrating circuit that outputs an analog signal proportional to a time integral value of an input current to be measured, and an integrating circuit that receives the analog signal and outputs a pulse signal having a frequency proportional to the input current, and the pulse signal a control circuit that drives the integrating circuit so that the analog signal is reset each time the analog signal is output; and differentiating means for differentiating the analog signal with respect to time; A current measuring device characterized by measuring current. 2) In the current measuring device according to claim 1, the differentiating means includes an A/D converting means for A/D converting an analog signal at a predetermined period, and converting the conversion result by the A/D converting means into the the first and second to be stored according to the order of the cycles;
A current measuring device comprising: a storage means; and a subtraction means for outputting a signal according to the difference between the stored contents in both the storage means, and the output signal of the subtraction means is used as the output signal of the differentiating means. .
JP27645285A 1985-12-09 1985-12-09 Apparatus for measuring current Pending JPS62134565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27645285A JPS62134565A (en) 1985-12-09 1985-12-09 Apparatus for measuring current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27645285A JPS62134565A (en) 1985-12-09 1985-12-09 Apparatus for measuring current

Publications (1)

Publication Number Publication Date
JPS62134565A true JPS62134565A (en) 1987-06-17

Family

ID=17569630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27645285A Pending JPS62134565A (en) 1985-12-09 1985-12-09 Apparatus for measuring current

Country Status (1)

Country Link
JP (1) JPS62134565A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016075520A (en) * 2014-10-03 2016-05-12 富士電機株式会社 Current measuring device
WO2018079680A1 (en) * 2016-10-28 2018-05-03 学校法人立命館 Device for assessing need to replace absorbent member
CN108206696A (en) * 2016-12-16 2018-06-26 航天科工惯性技术有限公司 A kind of self-alignment A/D conversion circuits
JP2018518666A (en) * 2015-05-11 2018-07-12 オックスフォード ナノポール テクノロジーズ リミテッド Current measuring apparatus and current measuring method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016075520A (en) * 2014-10-03 2016-05-12 富士電機株式会社 Current measuring device
JP2018518666A (en) * 2015-05-11 2018-07-12 オックスフォード ナノポール テクノロジーズ リミテッド Current measuring apparatus and current measuring method
WO2018079680A1 (en) * 2016-10-28 2018-05-03 学校法人立命館 Device for assessing need to replace absorbent member
CN109862857A (en) * 2016-10-28 2019-06-07 学校法人立命馆 The replacement necessity judgment means of absorption piece
JPWO2018079680A1 (en) * 2016-10-28 2019-09-19 学校法人立命館 Absorbing member replacement necessity judgment device
CN109862857B (en) * 2016-10-28 2021-11-23 学校法人立命馆 Absorbent member replacement necessity determination device
US11523945B2 (en) 2016-10-28 2022-12-13 The Ritsumeikan Trust Device for assessing need to replace absorbent member
CN108206696A (en) * 2016-12-16 2018-06-26 航天科工惯性技术有限公司 A kind of self-alignment A/D conversion circuits

Similar Documents

Publication Publication Date Title
GB1420420A (en) Digital frequency-measurement circuit
US3664744A (en) Log ratio circuit for double beam spectrophotometers
JPS62134565A (en) Apparatus for measuring current
EP0251528B1 (en) Digital peak-hold circuit
US3817083A (en) Device and process for measuring a characteristic value of the operation of a clockwork
US4155037A (en) Data acquisition and display device
US4311909A (en) Geiger-Mueller tube coincidence loss correction circuit
US4598375A (en) Time measuring circuit
US4728816A (en) Error and calibration pulse generator
US3644751A (en) Digital capacitance meter
JPH0336936Y2 (en)
JPS6221069Y2 (en)
JPH0395484A (en) Pace measuring apparatus of electronic time-piece
SU815662A1 (en) Device for measuring relative frequency deviation from nominal value
SU1619317A2 (en) Square rooting device
SU739449A1 (en) Device for measuring intensity of pulse flows
SU1112374A1 (en) Device for taking logarithm of signal ratio
SU785990A1 (en) Meter of transient process time of frequency setting
SU1388815A1 (en) Low-frequency output pickup signal meter
JPH04175690A (en) Time measuring instrument
JPS6210689Y2 (en)
SU1626178A1 (en) Multi channel digital small period deviation meter
SU385289A1 (en) FREQUENCY-PULSE DIFFERENTIATING DEVICE
SU1241131A1 (en) Method of measuring low-level signals
SU864162A1 (en) Digital method of measuring frequency