JPS62108099A - Integrated circuit card - Google Patents

Integrated circuit card

Info

Publication number
JPS62108099A
JPS62108099A JP60249594A JP24959485A JPS62108099A JP S62108099 A JPS62108099 A JP S62108099A JP 60249594 A JP60249594 A JP 60249594A JP 24959485 A JP24959485 A JP 24959485A JP S62108099 A JPS62108099 A JP S62108099A
Authority
JP
Japan
Prior art keywords
circuit
card
fuse
control input
write control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60249594A
Other languages
Japanese (ja)
Inventor
杉本 和央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60249594A priority Critical patent/JPS62108099A/en
Publication of JPS62108099A publication Critical patent/JPS62108099A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 ICカードの書き替え禁止処理を簡単なアース回路の切
断により容易に行えるようにしたものである。
[Detailed Description of the Invention] [Summary] The process of prohibiting rewriting of an IC card can be easily performed by simply disconnecting the ground circuit.

〔産業上の利用分野〕[Industrial application field]

本発明はICカードに係り、特に書き替え禁止処理を容
易に実行可能としたICカードに関する。
The present invention relates to an IC card, and particularly to an IC card that can easily perform rewriting prohibition processing.

近年磁気カードより道かに記憶容量のあるICカードが
普及しつつある。しかしながら磁気カードと同様に適当
な装置があれば記録内容の書き替えは容易に行えるもの
が多い。
In recent years, IC cards, which have a much larger storage capacity than magnetic cards, have become popular. However, as with magnetic cards, in many cases the recorded contents can be easily rewritten if a suitable device is available.

ICカードの用途によっては、その記録内容の書き替え
を禁止しなければならないものがある。
Depending on the use of the IC card, there are some cases in which it is necessary to prohibit rewriting of the recorded contents.

例えば証書、通達文書等がある。書き替えを禁止するた
めにはマイクロCPU等をICカードに搭載し、プログ
ラムの判断機能により不正な書き替えを防止しているが
、搭載回路が複雑となるので簡便な書き替え禁止越理方
法の開発が望まれている。
For example, there are certificates, notification documents, etc. In order to prohibit rewriting, a micro CPU, etc. is installed in the IC card, and the program's judgment function is used to prevent unauthorized rewriting, but the onboard circuit becomes complicated, so it is difficult to use a simple method that prohibits rewriting. Development is desired.

〔従来の技術〕[Conventional technology]

従来のICカードに搭載するメモリの一つにヒユーズ式
ROMが知られている。これはマトリックス回路にヒユ
ーズを備えたビットメモリを用い、ヒユーズを溶断する
ことにより書き込みを行う方式であって一度書き込むと
溶断したビットを訂正することはできない。
A fuse-type ROM is known as one of the memories installed in conventional IC cards. This method uses a bit memory equipped with a fuse in a matrix circuit, and writes by blowing the fuse. Once written, the blown bit cannot be corrected.

したがってヒユーズ式ROMを用いて書き替え禁止のデ
ー′少記録を行うためには、最終データが出来上がるま
で別の記録媒体にデータを入れておく不便がある。
Therefore, in order to record a small amount of data that cannot be rewritten using a fuse type ROM, it is inconvenient to store the data in another recording medium until the final data is completed.

この欠点を補うROMとして光学的に消去可能なEPR
OMあるいは電気的に消去可能なEEFROMが知られ
ている。これらのROMは適当な装置があれば消去、再
書き込みが可能となる。
Optically erasable EPR is used as a ROM to compensate for this drawback.
OM or electrically erasable EEFROM is known. These ROMs can be erased and rewritten with a suitable device.

EEPROMを記憶素子とするICカードではそのカー
ドにマイクロCPUを内蔵せしめ、プログラムにより不
正な書き替えを防止している。
An IC card that uses EEPROM as a storage element has a built-in micro CPU and is programmed to prevent unauthorized rewriting.

〔本発明が解決しようとする問題点〕[Problems to be solved by the present invention]

前記ヒユーズ式ROMでは別の記録媒体を伴う不便があ
り、かつ部分的に溶断されていないビットが溶断される
可能性が残る欠点があり、また、EFROMあるいはE
EPROMは適当な装置があれば消去、再書き込みが可
能となり不正な書き替えを防止できない欠点がある。
The fuse type ROM has the inconvenience of requiring a separate recording medium, and has the drawback that there is a possibility that bits that are not partially blown out may be blown out.
EPROM can be erased and rewritten with a suitable device, but has the drawback that unauthorized rewriting cannot be prevented.

マイクロCPUを内蔵するICカードは高価となる欠点
がある。
An IC card with a built-in micro CPU has the disadvantage of being expensive.

本発明は上記従来の欠点に鑑みて創作されたもので、書
き替え禁止処理を容易に実行可能な簡便なアース回路を
具備するICカードの提供を目的とする。
The present invention was created in view of the above-mentioned conventional drawbacks, and an object of the present invention is to provide an IC card equipped with a simple grounding circuit that can easily perform rewriting prohibition processing.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のICカードは第1図に示すように、書き込み制
御入力回路2 (llighレベルで書き込み可、Lo
wレベルで書き込み禁止状態と定義されているものとる
)を有するメモリ3を具備してなるICカード1におい
て、前記書き込み制御入力回路2にヒユーズ回路4を設
けると共に、機械的な切断が行われたとき前記ヒユーズ
回路4を断とし、前記書き込み制御入力回路2の出力を
書き込み不可状態とするアース回路5を設けたことを特
徴とする。
As shown in FIG. 1, the IC card of the present invention has a write control input circuit 2 (writable at ligh level,
In an IC card 1 equipped with a memory 3 having a write-inhibited state (defined as a write-protected state at level w), a fuse circuit 4 is provided in the write control input circuit 2, and mechanical disconnection is performed. The present invention is characterized in that a grounding circuit 5 is provided which disconnects the fuse circuit 4 and disables the output of the write control input circuit 2.

〔作用〕[Effect]

アース回路5を破線で示すカード切断線6の位置でIC
カード1の角部と共に切断除去すると、書き込み制御入
力回路2のインバータ7の入力側はアース電位から浮き
上がり、供電端子Vcから論理値“1”が印加される。
The IC is connected to the card cutting line 6 where the ground circuit 5 is indicated by a broken line.
When the corner of the card 1 is cut and removed, the input side of the inverter 7 of the write control input circuit 2 rises from the ground potential, and a logic value "1" is applied from the power supply terminal Vc.

これによりインバータ7の内蔵するトランジスタ8はノ
ーバイアスとなるため、供電端子Vcからヒユーズ回路
4とトランジスタ8を介して過電流がアースに流れ、ヒ
ユーズ回路4は溶断される。
As a result, the transistor 8 built in the inverter 7 becomes non-biased, so that an overcurrent flows from the power supply terminal Vc to the ground via the fuse circuit 4 and the transistor 8, and the fuse circuit 4 is blown.

この結果インバータ7の出力側は書き込み不可を表す論
理値“0”となり書き込み禁止状態となる。
As a result, the output side of the inverter 7 becomes a logical value "0" indicating that writing is prohibited, and becomes a write-inhibited state.

したがって書き替えは不可能どなる。Therefore, rewriting is impossible.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

なお、構成、動作の説明を理解し易くするために企図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
In order to make the description of the configuration and operation easier to understand, the same parts will be designated by the same reference numerals throughout the design and their repeated description will be omitted.

第1図は本実施例の回路図を示す。図において、1はI
Cカードであって書き込み制御入力回路2を有するメモ
リ3を具備している。メモリ3は書き込み禁止処理がな
されるまでは消去、再書き込みが可能な例えば[F、P
ROM等で構成される。
FIG. 1 shows a circuit diagram of this embodiment. In the figure, 1 is I
The memory 3 is a C card and has a write control input circuit 2. The memory 3 can be erased and rewritten until write prohibition processing is performed, such as [F, P
It consists of ROM etc.

4はヒユーズ回路で書き込み制御入力回路2の出力端(
メモリ3の制御入力端)と供電端子Vcとの間に挿入さ
れている。5はアース回路であって書き込み制御入力回
路2の入力端とアースとの間に挿入され、かつ破線で示
すICカード1の切断線6の位置で切断できるように構
成されている。
4 is a fuse circuit that connects the output terminal of the write control input circuit 2 (
It is inserted between the control input terminal of the memory 3) and the power supply terminal Vc. Reference numeral 5 denotes a ground circuit, which is inserted between the input end of the write control input circuit 2 and the ground, and is constructed so that it can be cut at a cutting line 6 of the IC card 1 shown by a broken line.

あるいはアース回路5の直上から穴を打ち抜いて切断し
てもよい。
Alternatively, the ground circuit 5 may be cut by punching a hole directly above it.

7は前記書き込み制御入力回路2を構成するインバータ
、8はイン、バータフの出力側に内蔵されたトランジス
タでコレクタが出力端子に、エミッタがアースに接続さ
れている。
Reference numeral 7 denotes an inverter constituting the write control input circuit 2, and 8 a built-in transistor on the output side of the inverter, whose collector is connected to the output terminal and whose emitter is connected to ground.

このような構成において、ICカード2の左下角部をカ
ード切断線6から切断除去ると、アース回路5は切断さ
れる。このアース回路5が切断された後ICカード1を
装置に挿入するとインバータフの入力側はアース電位か
ら浮上がり、該インバータ7には供電端子Vcから論理
値“1”が印加される。これによりインバータ7の内蔵
するトランジスタ8は、ノーバイアスとなるため供電端
子Vcからヒユーズ回路4とトランジスタ8を介して過
電流がアースに流れる。この結果ヒユーズ回路4のヒユ
ーズはトランジスタ8が破壊される前に溶断される。
In such a configuration, when the lower left corner of the IC card 2 is cut and removed from the card cutting line 6, the ground circuit 5 is cut off. When the IC card 1 is inserted into the device after the ground circuit 5 is disconnected, the input side of the inverter rises from the ground potential, and a logic value "1" is applied to the inverter 7 from the power supply terminal Vc. As a result, the transistor 8 built in the inverter 7 becomes non-biased, so that an overcurrent flows from the power supply terminal Vc to the ground via the fuse circuit 4 and the transistor 8. As a result, the fuse of fuse circuit 4 is blown before transistor 8 is destroyed.

これによって、インバータ7の出力側は書き込み不可を
表す論理値゛″0”となる。したがってデータを入力し
ても書き込みは不可能となる。すなわち書き替え禁止処
理が簡単なアース回路5の機械的切断により実行される
ことになる。
As a result, the output side of the inverter 7 becomes a logical value "0" indicating that writing is disabled. Therefore, even if data is input, writing becomes impossible. That is, the rewriting prohibition process is executed by simply mechanically disconnecting the ground circuit 5.

なお、アース回路5の切断は前記したICカード1の角
部を切断除去する手段の他に同回路の真上から穴を打ち
抜いて切断する手法も適用できる。
In addition to cutting and removing the corners of the IC card 1 described above, the earth circuit 5 can be cut by punching a hole directly above the circuit.

第2図は本発明応用実施例の回路図を示す。図において
、11はパッケージに封入された例えばデュアルインラ
イン形のピンを有するICであってROMを内蔵するI
Cカードの変形を示す。■2はICソケット、13はプ
リント板等を示す。このようにパッケージ形の場合には
第1図におけるアース回路5に相当する機能を特定のピ
ン14に割り付けし、ピン14がICソケット12に挿
入されている間はICソケット12を介してアースと接
続され、書き込み禁止処理は特定のピン14をパンケー
ジの付は根から折り取るこ上により成立する。
FIG. 2 shows a circuit diagram of an applied embodiment of the present invention. In the figure, reference numeral 11 is an IC that is enclosed in a package and has, for example, dual in-line pins, and has a built-in ROM.
A modification of the C card is shown. ■2 indicates an IC socket, 13 indicates a printed board, etc. In this way, in the case of a package type, a function corresponding to the ground circuit 5 in FIG. Once connected, the write-protection process is accomplished by breaking off a particular pin 14 from the base of the pancage.

c本発明の効果〕 以上詳細に説明したように本発明のICカードによれば
、書き替え禁止処理が簡単に実行可能で低コストかつ高
信顛性のICカードが実現できる。
c. Effects of the Present Invention] As described above in detail, according to the IC card of the present invention, it is possible to easily execute the rewriting prohibition process, and to realize a low-cost, high-reliability IC card.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例の回路図、 第2図は本発明応用実施例の回路図を示す。 FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 shows a circuit diagram of an applied embodiment of the present invention.

Claims (1)

【特許請求の範囲】 書き込み制御入力回路(2)を有するメモリ(3)を具
備してなるICカード(1)において、 前記書き込み制御入力回路(2)にヒューズ回路(4)
を設けると共に、 機械的な切断が行われたとき前記ヒューズ回路(4)を
断とし、前記書き込み制御入力回路(2)の出力を書き
込み不可状態とするアース回路(5)を設けたことを特
徴とするICカード。
[Claims] An IC card (1) comprising a memory (3) having a write control input circuit (2), wherein the write control input circuit (2) includes a fuse circuit (4).
and a grounding circuit (5) that disconnects the fuse circuit (4) and disables the output of the write control input circuit (2) when mechanical disconnection occurs. IC card.
JP60249594A 1985-11-06 1985-11-06 Integrated circuit card Pending JPS62108099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60249594A JPS62108099A (en) 1985-11-06 1985-11-06 Integrated circuit card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60249594A JPS62108099A (en) 1985-11-06 1985-11-06 Integrated circuit card

Publications (1)

Publication Number Publication Date
JPS62108099A true JPS62108099A (en) 1987-05-19

Family

ID=17195337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60249594A Pending JPS62108099A (en) 1985-11-06 1985-11-06 Integrated circuit card

Country Status (1)

Country Link
JP (1) JPS62108099A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006264114A (en) * 2005-03-24 2006-10-05 Toppan Forms Co Ltd Circuit holder for communication
JP2008117107A (en) * 2006-11-02 2008-05-22 Hitachi Ltd Storage system
JP2008233972A (en) * 2007-03-16 2008-10-02 Buffalo Inc Memory device and manufacturing method therefor
US7812706B2 (en) 2003-04-25 2010-10-12 Sharp Kabushiki Kaisha Tag, and method and system using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812706B2 (en) 2003-04-25 2010-10-12 Sharp Kabushiki Kaisha Tag, and method and system using the same
JP2006264114A (en) * 2005-03-24 2006-10-05 Toppan Forms Co Ltd Circuit holder for communication
JP4628835B2 (en) * 2005-03-24 2011-02-09 トッパン・フォームズ株式会社 Communication circuit holder
JP2008117107A (en) * 2006-11-02 2008-05-22 Hitachi Ltd Storage system
JP2008233972A (en) * 2007-03-16 2008-10-02 Buffalo Inc Memory device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
CN100468307C (en) Memory card, card controller mounted on the memory card, and device for processing the memory card
US5974513A (en) IC memory card having read/write inhibit capabilities
KR20100107453A (en) Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method
EP0483978B1 (en) I.C. card
EP0378307A3 (en) Prevention of alteration of data stored in secure integrated circuit chip memory
JPS62108099A (en) Integrated circuit card
JP4231148B2 (en) Portable storage medium and method for issuing the same
JP3668514B2 (en) Semiconductor memory device
JP4564321B2 (en) Card type electronic equipment
US6594777B1 (en) Semiconductor memory device
JPH026115B2 (en)
JPH06119510A (en) Memory card
JPS62216799A (en) Integrated circuit card
JP4326054B2 (en) Method for protecting data in semiconductor electronic memory device and semiconductor electronic memory device
JPH04124790A (en) Ram card
JPS6336349A (en) Preventing circuit for memory writing in microprocessor
JPH0887896A (en) Card-shaped circuit block and writing method thereof
JP2523570B2 (en) IC card
JPH0363783A (en) Ic memory card
JP2854609B2 (en) Portable electronic devices
JPS62289999A (en) Data writing method
JP2854610B2 (en) Portable electronic devices
JPH0533249U (en) Information storage device
JPH02112086A (en) Read/write device for memory card
JP2702820B2 (en) IC memory card and card holder