JPS62102382A - Ic card system - Google Patents

Ic card system

Info

Publication number
JPS62102382A
JPS62102382A JP60242238A JP24223885A JPS62102382A JP S62102382 A JPS62102382 A JP S62102382A JP 60242238 A JP60242238 A JP 60242238A JP 24223885 A JP24223885 A JP 24223885A JP S62102382 A JPS62102382 A JP S62102382A
Authority
JP
Japan
Prior art keywords
card
terminal
data
controller
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60242238A
Other languages
Japanese (ja)
Inventor
Shigeyuki Kawana
川名 茂之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP60242238A priority Critical patent/JPS62102382A/en
Priority to US06/923,329 priority patent/US4794236A/en
Publication of JPS62102382A publication Critical patent/JPS62102382A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the amount of information at a terminal by deciding whether data is specified or not from the on-off state of the power source of an IC card when the IC card is mounted on the terminal, and then performing specific processing operation corresponding to the specified data. CONSTITUTION:The IC card 1 has an MPU 11, a data memory 29, a display driver 35, an oscillation circuit 44, and a liquid crystal display part 1e and is capable of storing the data memory 29 with data specified previously by itself and also displaying its storage contents on the liquid crystal display part 1e. When the IC card 1 is mounted on the terminal 2, it is decided whether data is specified or not from the on-off state of the power source of the IC card 1 and then specific processing operation corresponding to the specified data is performed.

Description

【発明の詳細な説明】 [発明の技術分野] この発明はψ体でアプリケーションなどを設定可能にし
た、いわゆるインテリジェントタイプのICカードを使
用したICカードシステムに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an IC card system using a so-called intelligent type IC card in which applications and the like can be set in a ψ body.

[従来技術とその問題点1 近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されたカードを使用すること
により、現金の取扱いをせずに商品の購入が可能になっ
ている。
[Prior art and its problems 1] In recent years, it has become known as the cashless era, and by using cards issued by credit card companies, it has become possible to purchase products without handling cash. .

ところで、従来使用されているカードとしてはプラスデ
ックカード、エンボスカード、磁気ストライブカードな
どがあるが、これらのカードは構造上偽造が容易である
ため、不正使用が問題になっている。
Incidentally, conventionally used cards include plus deck cards, embossed cards, and magnetic stripe cards, but these cards are easy to forge due to their structure, so unauthorized use has become a problem.

そこで、このような問題を解決するためカード内部に暗
証番号などを記憶したtC回路を組込み、暗証番号が外
部から容易に読出せないようにした情報カード、いわゆ
るICカードが考えられており、このようなICカード
とターミナルとを組合わせたICカードシステムが開発
されている。
Therefore, in order to solve this problem, information cards, so-called IC cards, have been developed that incorporate a tC circuit that stores a PIN number etc. inside the card so that the PIN number cannot be read easily from the outside. An IC card system that combines such an IC card and a terminal has been developed.

しかして、従来このようなICカードシステムに使用さ
れるICカードは、それ自身に電源を有しておらず、カ
ード単体で動作させることはできなかった。このため、
ICカードにて指定可能なアプリケーションを全てター
ミナル側に所持させるようにしているが、実際問題とし
て、ICカード側で考えられる全てのアプリケーション
をターミナル側に用意させることは情報量の負担が極め
て大きなものとなり不可能である。このことから従来の
システムでは、ICカードおよびターミナルの汎用性が
著しく損われてしまい、使用しプらい欠点があった。
However, the IC cards conventionally used in such IC card systems do not have their own power supply, and cannot be operated by themselves. For this reason,
We try to have the terminal side have all the applications that can be specified with the IC card, but as a practical matter, having the terminal side prepare all the applications that can be considered on the IC card side would be an extremely large amount of information. It is impossible. For this reason, in conventional systems, the versatility of IC cards and terminals has been significantly impaired, making them difficult to use.

[発明の目的] この発明は上記の事情に鑑みてなされたもので、ICカ
ード自身にアプリケーション指定などの機能を持たせる
ことでターミナルでの情報量の負担の軽減と、これらの
汎用性向上を図ることができるICカードシステムを提
供することを目的とする。
[Purpose of the Invention] This invention was made in view of the above circumstances, and aims to reduce the burden of information on the terminal and improve the versatility of these by providing functions such as application specification to the IC card itself. The purpose of the present invention is to provide an IC card system that enables the following.

[発明の要点] この発明にかかるICカードシステムは電源を有し、こ
の電源により単体で予め指定されるデータを記憶可能に
するとともに、この記憶内容を表示部に表示可能とした
インティジエン1〜タイプのICカードを用い、このI
cカードのターミナルへの装着により上記カードの電源
のオン・オフ状態から上記データ指定の有無を判定した
後、この指定データに対応する所定の処理動作を実行す
るように構成したものである。
[Summary of the Invention] The IC card system according to the present invention has a power supply, and is capable of storing data specified in advance by itself using the power supply, and can display the stored contents on a display unit. This type of IC card is used to
After the c-card is attached to the terminal, the presence or absence of the data designation is determined based on the power on/off state of the card, and then a predetermined processing operation corresponding to the designated data is executed.

[発明の実施例] 以下、この発明の一実施例を図面に従い説明する。[Embodiments of the invention] An embodiment of the present invention will be described below with reference to the drawings.

第1図はICカードシステム全体の構成図を示したもの
である。図において、1はICカード、2はこのような
ICカード1が装着されるターミナルである。
FIG. 1 shows a block diagram of the entire IC card system. In the figure, 1 is an IC card, and 2 is a terminal to which such an IC card 1 is installed.

ここで、まずICカード1は具体的には次のように構成
している。すなわち、第2図(a)(b)はこのような
ICカード1の外観図を示したものである。
Here, first, the IC card 1 is specifically configured as follows. That is, FIGS. 2(a) and 2(b) show external views of such an IC card 1.

図において、1aはカード本体で、この本体1a中には
IC回路およびそのNmを収容している。
In the figure, 1a is a card body, and this body 1a houses an IC circuit and its Nm.

また、このカード本体1aは同図(a)に示すように表
面側に電源オン・オフ用のキー1b、アプリケーション
指定キー1C1実行キー1dを配設するとともに、液晶
表示部1eを有している。ここで、電源オン・オフ用の
キー1bは最初の押し操作で電源オンとなり、次の押し
操作で電源オフとなるようにしている。アプリケーショ
ン指定キーIcは押し操作する毎に例えばホームショッ
ピング、ホームバンキング、ホームリザベーションなど
のアプリケーションを順に選択するとともに、これを表
示部1eに表示させるようになっている。
Further, as shown in FIG. 1(a), this card body 1a is provided with a power on/off key 1b, an application designation key 1C, an execution key 1d on the front side, and has a liquid crystal display section 1e. . Here, the power on/off key 1b is configured such that the power is turned on when pressed for the first time, and the power is turned off when the key is pressed for the next time. Each time the application designation key Ic is pressed, applications such as home shopping, home banking, home reservation, etc. are selected in order, and these are displayed on the display section 1e.

実行キー1dは表示中のアプリケーションの実行を可能
とするようにしている。また、カード本体1aは同図(
b)に示すように裏面側に外部接続用のコネクタ1fを
有している。この場合、コネクタ1fは4×2の計8ビ
ン分有している。
The execution key 1d enables execution of the application being displayed. In addition, the card body 1a is shown in the same figure (
As shown in b), a connector 1f for external connection is provided on the back side. In this case, the connector 1f has a total of 8 bins (4×2).

一方、第1図に戻ってICカード1はMPU(マイクロ
プロセッサ)11を有している。、このMPU11は例
えば第3図に示すような機能ブロック回路により表示さ
れシステムバス12にデータROM13、アプリケーシ
ョンROM14、システムプログラムROM15、ワー
キングRΔM16、システムコントローラ17、暗号解
読用演算ユニット18、リードライトコントローラ19
、カードスティタスバッファ20、キー人力制御部21
、入力バッフ?22を介した入力コン1〜ローラ23、
出力バッファ24を介した出力コントローラ25が夫々
接続されている。また、入力コントローラ23および出
力コントローラ25にはデータ入出力端子I10が接続
される。
On the other hand, returning to FIG. 1, the IC card 1 has an MPU (microprocessor) 11. , this MPU 11 is represented by a functional block circuit as shown in FIG.
, card status buffer 20, key human control unit 21
, input buffer? Input controller 1 to roller 23 via 22,
Output controllers 25 are connected through output buffers 24, respectively. Further, a data input/output terminal I10 is connected to the input controller 23 and the output controller 25.

ここで、データROM13はICカード自身に対するあ
らゆる動作条件(例えばデータ書込み、印加電圧、電流
許容値と最大印加電圧、最大データ伝送量、最大応答持
ち時間など)を記憶するもので、これらの条件データは
カード自身の内部イニシャルが終了すると、予め定めら
れたフオマットにのっとりアンサ・ツー・リセット・デ
ータとして後述するターミナル側に送信されるようにな
つている。
Here, the data ROM 13 stores all operating conditions for the IC card itself (for example, data writing, applied voltage, current permissible value and maximum applied voltage, maximum data transmission amount, maximum response time, etc.), and these condition data are stored in the data ROM 13. When the internal initialization of the card itself is completed, it is transmitted as answer-to-reset data to the terminal side, which will be described later, according to a predetermined format.

システムプログラムROM15は各種システムプログラ
ムとともにターミナル2側より伝送供給される信号が正
しいか否かを表わすコード信号r A CK Jまたは
rNAcJを備えている。
The system program ROM 15 includes various system programs as well as a code signal rACKJ or rNAcJ indicating whether the signal transmitted and supplied from the terminal 2 side is correct or not.

ワーキングRAM16はカード単体で指定されたアプリ
ケーションデータを記憶するようにしている。
The working RAM 16 is designed to store application data specified for each card.

システムコントローラ17は入力バッフ722を介して
伝送供給されるデータ受信信号および動作状態に応じて
各回路に動作指令を出力するものである。
The system controller 17 outputs operation commands to each circuit according to the data reception signal transmitted and supplied via the input buffer 722 and the operation state.

暗号解読用演算ユニット18はrR8AJアルゴリズム
にもとづく暗号解読を行なうものであり、キーコードメ
モリ26に記憶される暗号解読用キーコード(ISSu
re′S  Pr1vateKey)により、ターミナ
ル側から入力バッフ722を介して供給される入力デー
タを解読し、比較部27に対し出力するようにしている
。この比較部27の比較出力はシステムコントローラ1
7のシスデム制御ライン17aに供給される。この制御
ライン17aには比較部27での比較結果にもとずき作
動するフラグ28が接続されている。
The decryption calculation unit 18 performs decryption based on the rR8AJ algorithm, and uses the decryption key code (ISSu) stored in the key code memory 26.
re'S Pr1vateKey), the input data supplied from the terminal side via the input buffer 722 is decoded and output to the comparator 27. The comparison output of this comparison section 27 is the system controller 1
7 system control line 17a. A flag 28 is connected to this control line 17a, which is activated based on the comparison result of the comparison section 27.

リードライトコントローラ19はシステムコントローラ
17からの指令に応じて後)ホするデータメモリ29に
対するデータの書込み読出しの制御を行なうもので、こ
のリードライトコントローラ19で読出されたメモリデ
ータは比較部27、システムバス12あるいはカードス
ティタスバッファ20に出力される。
The read/write controller 19 controls writing/reading of data to/from the data memory 29 in response to commands from the system controller 17, and the memory data read by the read/write controller 19 is sent to the comparator 27, It is output to the bus 12 or the card status buffer 20.

キー人力制御部21は第1図(a)に示したカード本体
1表面の電源オン・オフ用のキー1a。
The key manual control unit 21 is the power on/off key 1a on the front surface of the card body 1 shown in FIG. 1(a).

アプリケーション指定キー1b、実行キー1Cからのキ
ー人力を検知するも゛のである。
It is for detecting keystrokes from the application designation key 1b and the execution key 1C.

システムコントローラ17にはタイマー30が接続され
る。このタイマー30は通常の情報交換処理において、
ターミナルに対してデータ書込み電圧供給開始命令を出
した際に、一定時間をカウントするもので、このタイマ
ー30のカウント動作中においてターミナル側より肯定
応答信号rAcKJが供給されない場合はシステムコン
トローラ17はこのカードのデータのやりとりを禁止す
るようになっている。
A timer 30 is connected to the system controller 17. In normal information exchange processing, this timer 30
When a data write voltage supply start command is issued to the terminal, a certain period of time is counted, and if the acknowledgment signal rAcKJ is not supplied from the terminal side while the timer 30 is counting, the system controller 17 The exchange of data is now prohibited.

リードライトコントローラ19とシステムバス12との
間を結ぶパスラインにはアドレス比較器31が接続され
る。この比較器31は例えばカード製造侵のテスト終了
時において、固定アドレス32に設定される未使用特定
番号と、システムバス12を介して指定される指定番地
を比較するもので、この比較器31の比較出力はリード
ライトコントローラ19に供給され、ターミナルの不正
使用などにより、その比較出力がアドレス一致信号であ
る場合のみデータメモリ29内の全てのデータをクリア
して、カードより秘密情報が読出されるのを防止するよ
うにしている。
An address comparator 31 is connected to a pass line connecting the read/write controller 19 and the system bus 12. This comparator 31 compares an unused specific number set in a fixed address 32 with a specified address specified via the system bus 12, for example, at the end of a test for card manufacturing errors. The comparison output is supplied to the read/write controller 19, and only if the comparison output is an address match signal due to unauthorized use of the terminal, all data in the data memory 29 is cleared and secret information is read from the card. We are trying to prevent this.

このように構成されるMPUIIにアドレスライン33
、データライン34を介してデータメモリ29が接続さ
れる。ここでのデータメモリ29は例えばEEP−RO
Mが使用されていて、メモリエリアにはrCAJ、rl
PINJ、rPANJ  、 rcHNJ  、 fE
PDJ  、rPRKJ、rRTNjの各コード、ステ
ィタスデータrsTJなとの情報の他、アプリケーショ
ンに対応したアプリケーションコードを記憶している。
The address line 33 is connected to the MPU II configured in this way.
, a data memory 29 is connected via a data line 34. The data memory 29 here is, for example, EEP-RO.
M is used, and the memory areas include rCAJ, rl
PINJ, rPANJ, rcHNJ, fE
In addition to information such as the PDJ, rPRKJ, and rRTNj codes and status data rsTJ, the application code corresponding to the application is stored.

こごで、rcAJ  (Card  Authenti
cator)はランダムなコードで、メツセージの暗号
化および解読に使用される。
Here, rcAJ (Card Authentication)
cator) is a random code used to encrypt and decrypt messages.

「1PINJ  (lnitialzation  P
ersonal  identificationNu
mber)はランダムな例えば6ビツトのコードで、自
己照合番号PINが使用されるまでの番号で有る。rP
ANJ  (PrimaryAccount  Num
ber)は口座番号を表わしている。rcHNJ、(C
ard  holder′S  Name)はカード所
有者の名前を表わしている。rEPDJ  (Exp 
i rat i onDate)は有効期限を表わして
いる。rPRKJ(private  Key  Co
de)は暗号解読用コードである。rRTNJは間違っ
たデータを入力した場合のデータの再入力回数である。
“1PINJ (initialization P
personal identificationNu
mber) is a random code, for example, 6 bits, and is a number until the self-verification number PIN is used. rP
ANJ (Primary Account Num
ber) represents the account number. rcHNJ, (C
ard holder'S Name) represents the name of the card holder. rEPDJ (Exp
i rat i onDate) represents the expiration date. rPRKJ (private Key Co.
de) is a decryption code. rRTNJ is the number of times data is re-input when incorrect data is input.

rsTJは瑛在のガード状態を表わす為のもので、デー
タフォーマットでターミナル側に送信される。
rsTJ is used to represent the guard state of the station, and is sent to the terminal side in data format.

また、アプリケーションコードは例えばホームショッピ
ング、ホームバンキング、ホームリザベーションなどに
対応したコードからなっている。また、このデータメモ
リ29は内部に昇圧回路291を有している。この昇圧
回路291はデータメモリ29へのデータ書込みおよび
データ読出し時、使用するものである。
Further, the application code includes codes corresponding to home shopping, home banking, home reservation, etc., for example. Further, this data memory 29 has a booster circuit 291 inside. This booster circuit 291 is used when writing data to and reading data from the data memory 29.

また、データライン34には表示ドライバ35が接続さ
れる。この表示ドライバ35はMPU 11より側部信
号が与えられている。そして、この表示ドライバ35に
第2図にて説明した液晶表示部1eが接続される。この
表示部1eは表示ドライバ35よりLCDコモン信号お
よび表示データ信号が与えられている。
Further, a display driver 35 is connected to the data line 34. This display driver 35 is supplied with side signals from the MPU 11. The liquid crystal display section 1e described in FIG. 2 is connected to this display driver 35. This display section 1e is supplied with an LCD common signal and a display data signal from a display driver 35.

一方、外部接続用のコネクタ1fとしてI10端子、R
e5et端子、Vcc端子、Gnd端子を有している。
On the other hand, as connector 1f for external connection, I10 terminal, R
It has an e5et terminal, a Vcc terminal, and a Gnd terminal.

そして、I10端子はMPU11のI10端子に、Re
5et端子は同MPU11のINT端子つまり、割込み
用端子に夫々接続される。また、Vcc端子は図示極性
のダイオード36を介して電源ラインPに接続され、こ
のラインPにMPU11のVdd端子、データメモリ2
9の昇圧回路291のVee端子が夫々接続される。ま
た、Gnd端子にMPLJIIのVSS端子、データメ
モリ291の昇圧回路のVQQ端子が夫々接続される。
Then, the I10 terminal is connected to the I10 terminal of MPU11.
The 5et terminals are respectively connected to the INT terminal of the MPU 11, that is, the interrupt terminal. Further, the Vcc terminal is connected to a power supply line P via a diode 36 having the polarity shown in the figure, and the Vdd terminal of the MPU 11 and the data memory 2 are connected to this line P.
The Vee terminals of the No. 9 booster circuits 291 are connected to each other. Further, the VSS terminal of the MPLJII and the VQQ terminal of the booster circuit of the data memory 291 are connected to the Gnd terminal, respectively.

ラインPとGnd端子の間にはカード専用の電池37、
スイッチング素子38、図示極性のダイオード39の直
列回路が接続される。ここで、電池37は例えばペーパ
バッテリーのようなものが用いられる。また、スイッチ
ング素子38はPチャンネルMOSトランジスタが用い
られ、第2図で述べた電源オン・オフ用のキー1bの押
し操作に応じてワンショット回路4012進カウンタ4
1を介して1.0の入力が順番に与えられるようになっ
ている。ここで、スイッチング素子38はカウンタ41
の内容がOの時、オンするようになっている。
Between the line P and the Gnd terminal, there is a battery 37 exclusively for the card.
A series circuit of a switching element 38 and a diode 39 having the illustrated polarity is connected. Here, the battery 37 is, for example, a paper battery. Further, a P-channel MOS transistor is used as the switching element 38, and the one-shot circuit 401 is activated by the binary counter 4 in response to the pressing operation of the power on/off key 1b described in FIG.
Inputs of 1.0 are given sequentially through 1. Here, the switching element 38 is a counter 41
When the content of is O, it is turned on.

また、上記VCC端子に与えられる入力あるいは電源オ
ン・オフ用キー1bの操作によりスイッチング素子38
を介して与えられる出力はワンショット回路43を介し
てMPU11のRe5et端子に与えられ、MPU11
内をイニシャライズするようになっている。
In addition, the switching element 38 is activated by input to the VCC terminal or by operation of the power on/off key 1b.
The output given via the one-shot circuit 43 is given to the Re5et terminal of the MPU 11.
It is designed to initialize the inside.

電源ラインPには第2図で述べたアプリケーション指定
キー1C1実行キー1dが接続される。
The application designation key 1C1 execution key 1d described in FIG. 2 is connected to the power supply line P.

これらのキーIC,1dはMPLIIIのキー人力制御
部21に接続される。なお、44は発振回路で、MPU
11の動作に必要なりロック信号を出力するようになっ
ている。
These key ICs, 1d, are connected to the key manual control section 21 of the MPL III. In addition, 44 is an oscillation circuit, and the MPU
It is designed to output a lock signal as required for the operation of 11.

次に、第4図はこのようなICカード1か装着されるカ
ードターミナル2の外観図を示したものである。このタ
ーミナル2はカード挿入口2a1キーボード2b、表示
部2cを有している。そして、キーボード2bには、テ
ンキー2d、イエスキー2e、ノーキー2fなどが設け
られている。
Next, FIG. 4 shows an external view of a card terminal 2 into which such an IC card 1 is installed. This terminal 2 has a card insertion slot 2a, a keyboard 2b, and a display section 2c. The keyboard 2b is provided with a numeric keypad 2d, a yes key 2e, a no key 2f, and the like.

そして、このようなターミナル2は具体的には第5図に
示すように構成している。図において、システムバス5
1には、サウンドコントローラ52、ワーキングRAM
53、システムプログラムROM54、ターミナル属性
ROM55、イニシャルパラメータRAM56、メイン
コントローラ57、表示ドライブコントローラ58、キ
ーコントローラ59、リードライタコントローラ60、
比較部61、R8Aアルゴリズムに基づく暗号化を行な
うための暗号化演算ユニット62、OAコードをラッチ
するラッチ回路63、データ・エンクリプション・スタ
ンダードに基づ<DES方式の暗号化演算ユニット64
、同様なりES方式の解読用演算ユニット65、入出力
コントローラ66、出力コントローラ67を介した出力
バッフ768、入力バッフ769を介した入力コントロ
ーラ70が夫々接続される。
The terminal 2 is specifically constructed as shown in FIG. In the figure, system bus 5
1 includes a sound controller 52, a working RAM
53, system program ROM 54, terminal attribute ROM 55, initial parameter RAM 56, main controller 57, display drive controller 58, key controller 59, read/write controller 60,
A comparison unit 61, an encryption calculation unit 62 for performing encryption based on the R8A algorithm, a latch circuit 63 for latching the OA code, and a DES encryption calculation unit 64 based on the data encryption standard.
, similarly, an ES type decoding arithmetic unit 65, an input/output controller 66, an output buffer 768 via an output controller 67, and an input controller 70 via an input buffer 769 are connected, respectively.

サウンドコントローラ52には、スピーカ71が接続さ
れ、必要に応じてアラーム音を出力するようにしている
A speaker 71 is connected to the sound controller 52 and outputs an alarm sound as necessary.

ワーキングRAM53はメモリエリアにICカード1側
から送られてくるrPANJ、rcHNJ、rEPDJ
 、などが記憶される他、ターミナル内での各種処理デ
ータが記憶される。
The working RAM 53 stores rPANJ, rcHNJ, rEPDJ sent from the IC card 1 side in the memory area.
, etc. are stored, as well as various processing data within the terminal.

システムプログラムROM54は各種システムプログラ
ムとともにICカード1とマツチングを図るためのEN
Qコードを備えている。
The system program ROM 54 contains various system programs as well as an EN for matching with the IC card 1.
It has a Q code.

ターミナル属性ROM55はその用途に応じたターミナ
ルコードTC(例えば製造コード、発行コード、商店コ
ードなど)を記憶している。
The terminal attribute ROM 55 stores terminal codes TC (for example, manufacturing code, issue code, store code, etc.) depending on the purpose of the terminal.

イニシャルパラメータRAM56はICカード1からの
アンサ・ツー・リセット・データが一括記憶されている
。このイニシャルパラメータRAM56には伝送ライン
56aを介して出力コントローラ67、入力コントロー
ラ70およびvppレベルラッチ部72、Vppタイマ
ラッチ部73、IDpレベルラッチ部74が接続され、
これらラッチ72.73.74には対応するVpp1源
75、vppタイマ76、Ippリミッタ77が接続さ
れている。ここで、vpp電源75によるデータ最大書
込み電圧、vppタイマ76による書込み電圧供給時間
、II)r)リミッタ77によるデータ最大許容寝込み
電流などは、イニシャルパラメータRAM56に記憶さ
れたアンサ・ツー・リセット・データに基づき設定され
る。
The initial parameter RAM 56 stores answer-to-reset data from the IC card 1 all at once. An output controller 67, an input controller 70, a vpp level latch section 72, a Vpp timer latch section 73, and an IDp level latch section 74 are connected to this initial parameter RAM 56 via a transmission line 56a.
A corresponding Vpp1 source 75, vpp timer 76, and Ipp limiter 77 are connected to these latches 72, 73, and 74. Here, the maximum data write voltage by the vpp power supply 75, the write voltage supply time by the vpp timer 76, the maximum allowable data sleep current by the limiter 77, etc. are the answer-to-reset data stored in the initial parameter RAM 56. Set based on.

データ伝送ライン56aには、Icカード用動作周波数
セレクタ78が接続される。このセレクタ78には発振
器79からの発成信号が分周器80を介して供給され、
動作周波数の設定された信号としてCl0Ck端子より
出力される。
An IC card operating frequency selector 78 is connected to the data transmission line 56a. A signal generated from an oscillator 79 is supplied to this selector 78 via a frequency divider 80.
It is output from the Cl0Ck terminal as a signal with the operating frequency set.

イニシャルパラメータRAM56には、タイマ81が接
続される。このタイマ81はイニシャルパラメータRA
M56にて記憶されているアンサ・ツー・リセット・デ
ータに基づき例えばICカード1側にENQ信号あるい
はその池の命令信号などを送信した時点からの最大応答
持ち時間をカウントするもので、この待ち時間内にカー
ド1側より何等の応答信号がない場合メインコントロー
ラ57が再びこれら信号の送信を指示するか、或いはリ
ーダ・ライタ機構部82に対しリーダライタコン]・ロ
ー560を介してICカード1との接続断を指示するよ
うにしている。
A timer 81 is connected to the initial parameter RAM 56. This timer 81 is the initial parameter RA
Based on the answer-to-reset data stored in M56, the maximum response time is counted from the time when the ENQ signal or the corresponding command signal is sent to the IC card 1 side, and this waiting time If there is no response signal from the card 1 side, the main controller 57 instructs the transmission of these signals again, or the reader/writer mechanism unit 82 receives the IC card 1 via the reader/writer controller row 560. I am trying to instruct the connection to be disconnected.

メインコントローラ57のシステム制御ライン57aに
は、比較部61、暗号化演算ユニット62、ラッチ回路
63、入出力コントローラ66゛が接続され、システム
の動作状態に応じてメインコントローラ57から各回路
に制御指令が送られるようになっている。
A comparator 61, an encryption arithmetic unit 62, a latch circuit 63, and an input/output controller 66' are connected to the system control line 57a of the main controller 57, and control commands are sent from the main controller 57 to each circuit according to the operating state of the system. is now being sent.

表示ドライブコントローラ58は上述のターミナル2の
表示部2Cおよびこれの背部のEL素子などのバックラ
イト2c1に対して表示コントロールするもので、この
バックライト2CIはり一ダライタ機構部82により、
ICカード1がターミナル2のカード挿入口2aに装着
された時のみ点灯されるようになっている。
The display drive controller 58 controls the display of the display unit 2C of the terminal 2 and the backlight 2c1 such as the EL element on the back of the display unit 2C.
The light is turned on only when the IC card 1 is inserted into the card insertion slot 2a of the terminal 2.

キーコントローラ59は上記ターミナル2のキーボード
2bにキーサンプリング信号を与えてキー人力信号を検
知するようにしている。
The key controller 59 provides a key sampling signal to the keyboard 2b of the terminal 2 to detect a key input signal.

リーダ・ライタコントローラ60はリーダ・ライタ機構
部82を駆動制御するものである。ここで、かかる機構
部82はカード搬送用のモータを備え、上記のターミナ
ル2のカード挿入口2aから挿入されたICカードを所
定位置まで搬送するとともに電気的にターミナル2にカ
ード1を接続し、所定の処理が終了すると、ICカード
1をカード挿入口2aまで戻すようにしている。
The reader/writer controller 60 drives and controls the reader/writer mechanism section 82. Here, the mechanism section 82 is equipped with a card transport motor, and transports the IC card inserted from the card insertion slot 2a of the terminal 2 to a predetermined position, and electrically connects the card 1 to the terminal 2. When the predetermined process is completed, the IC card 1 is returned to the card insertion slot 2a.

このようなリーダライタ機構部82には、出力バッファ
69、リセットコントローラ83、Ippレベルラッチ
部74、動作周波数セレクタ78、Vccl′1R84
がIIiさt’Lる。コノ場合、これらに対応してI1
0端子、Re5et端子、vpp端子、(:、l oc
k端子、VCC端子が接続されている。
The reader/writer mechanism section 82 includes an output buffer 69, a reset controller 83, an Ipp level latch section 74, an operating frequency selector 78, and a Vccl'1R84.
is IIisat'L. In this case, I1 corresponds to these
0 terminal, Re5et terminal, vpp terminal, (:, loc
The k terminal and VCC terminal are connected.

入力コントローラ70、出力コントローラ67はイニシ
ャルパラメータRAM56を介したメインコントローラ
57の指令に応じてICカード1との間のデータの授受
をコントロールするものである。このうち、入力コント
ローラ70はICカード1から送られて来るデータを入
力バッフ769を介してワーキングRAM53などに出
力するとともに比較部61に与え、ここでの比較出力を
メインコントローラ57に与える。また、出力コントロ
ーラ67はターミナル属性ROM55などより与えられ
るデータ、暗号化演算ユニット62から与えられる暗号
データを夫々出力バッファ68を介してICカード1側
に送出する。ここで、暗号化演算ユニット62はワーキ
ングRAM53からシステムバス51を介して送られて
くるrPANJをIPK(Issuer−s  Pub
ltc  Ke!r/>ROM85から与えられるパブ
リック・キー・コードにしたがって暗号化するようにし
ている。IPKROM85はICカード1のデータメモ
リに記憶された暗号解読コードrPRKJに対するパブ
リック・キー・コードが予め1込まれており、メインコ
ントローラ57から指令が与えられた際に、その記憶コ
ードを出力する。
The input controller 70 and the output controller 67 control data exchange with the IC card 1 in accordance with commands from the main controller 57 via the initial parameter RAM 56. Among these, the input controller 70 outputs the data sent from the IC card 1 to the working RAM 53 etc. via the input buffer 769 and also provides it to the comparison section 61, and provides the comparison output here to the main controller 57. Further, the output controller 67 sends data provided from the terminal attribute ROM 55 and encrypted data provided from the encryption calculation unit 62 to the IC card 1 side via the output buffer 68, respectively. Here, the encryption calculation unit 62 converts rPANJ sent from the working RAM 53 via the system bus 51 into an IPK (Issuer-s Pub
ltc Ke! r/> Encryption is performed according to a public key code given from the ROM 85. The IPKROM 85 is preloaded with a public key code for the decryption code rPRKJ stored in the data memory of the IC card 1, and outputs the stored code when a command is given from the main controller 57.

ラッチ回路63はラッチされたrcAJを暗号化演算ユ
ニット64、解読用演算ユニット65に入力するもので
ある。暗号化演算ユニット64はシステムバス51を介
して所定のデータが入力されており、メインコントロー
ラ57の指令によってワーキングRAM53に記憶され
ているrPANJなどをrcAJをキーにして暗号処理
し、入出力コントローラ66に出力するようにしている
。また、解読用演算ユニット65は入出力コントローラ
66に入力された暗号化データをrcAJに基づいて解
読し、システムバス51に出力するようにしている。
The latch circuit 63 inputs the latched rcAJ to the encryption arithmetic unit 64 and the decryption arithmetic unit 65. The encryption arithmetic unit 64 receives predetermined data via the system bus 51 and performs cryptographic processing on rPANJ and the like stored in the working RAM 53 according to instructions from the main controller 57 using rcAJ as a key. I am trying to output it to . Further, the decryption arithmetic unit 65 decrypts the encrypted data input to the input/output controller 66 based on rcAJ, and outputs the decrypted data to the system bus 51.

入出力コントローラ66はデータベースすなわちホスト
コンピータがオンライン接続されている場合、暗号化さ
れたデータの授受を行なうものである。
The input/output controller 66 sends and receives encrypted data when a database, ie, a host computer, is connected online.

次に、このように構成した実滴例の動作を第6図(a)
(b)のフローチャートにしたがい説明する。
Next, the operation of the actual droplet example configured in this way is shown in Fig. 6(a).
This will be explained according to the flowchart in (b).

まず、カード単体で1!源をオンするとともにアプリケ
ーションを指定する場合を述べる。この場合、第6図(
a)に示すステップA1においてICカード1単体にて
電源をオンにする。この場合、第2図においてN81オ
ン・オフ用のキー1bを押し操作すことになる。すると
、第3図においてキー1bのオン動作によりワンショッ
ト回路40より出力が発生し、これが2進カウンタ41
に与えられる。このカウンタ41は入力がある毎にカウ
ント内容を「1」→rOJ→「1」と変化するもので、
いま、「1」であるとすると、ワンショット回路40の
出力により「0」となる。これによりスイッチング素子
38がオンされ、電池37が電源ラインPとGnd端子
の間に接続され、MPU11、データメモリ29の昇圧
回路291に夫々電源が印加される。この状態でステッ
プA2に進む。このステップA2では、電池37により
ワンショット回路43に電源が印加され、同回路43よ
り出力が発生し、この出力がMPLlllのRe5et
端子に与えられる。これによりMPU11内はイニシャ
ライズされる。また、これと同時に発振回路44のC1
ockがMPtJllに入力される。
First, the single card is 1! The following describes the case where the power source is turned on and an application is specified. In this case, Fig. 6 (
In step A1 shown in a), the power of the IC card 1 alone is turned on. In this case, the N81 on/off key 1b in FIG. 2 is pressed and operated. Then, as shown in FIG. 3, the one-shot circuit 40 generates an output due to the ON operation of the key 1b, which is output to the binary counter 41.
given to. This counter 41 changes the count content from "1" → rOJ → "1" every time there is an input.
If it is now "1", the output of the one-shot circuit 40 changes it to "0". As a result, the switching element 38 is turned on, the battery 37 is connected between the power supply line P and the Gnd terminal, and power is applied to the booster circuit 291 of the MPU 11 and the data memory 29, respectively. In this state, proceed to step A2. In this step A2, power is applied to the one-shot circuit 43 by the battery 37, an output is generated from the circuit 43, and this output is the Re5et of MPLll.
given to the terminal. As a result, the inside of the MPU 11 is initialized. At the same time, C1 of the oscillation circuit 44
ock is input to MPtJll.

次に、ステップA3、A4に進む。このステップA3、
A4では第2図に示すアプリケーション指定キー1Cを
用いてアプリケーションを指定する。具体的には、第1
図においてアプリケーション指定キー1Cを押し操作す
ると、電源ラインPよりMPIJllに入力が与えられ
る。すると、第3図において、キー人力制御部21を介
してシステムコントローラ17にキー人力が与えられ、
データメモリ2つより最初のアプリケーションデータが
読出される。このデータは表示ドライバ35を介して液
晶表示部1eに表示される。
Next, the process advances to steps A3 and A4. This step A3,
At A4, an application is designated using the application designation key 1C shown in FIG. Specifically, the first
In the figure, when the application designation key 1C is pressed, input is given to MPIJll from the power supply line P. Then, in FIG. 3, key human power is applied to the system controller 17 via the key human power control section 21,
The first application data is read from the two data memories. This data is displayed on the liquid crystal display section 1e via the display driver 35.

この場合、表示部1eの表示内容が希望するものでない
時は、再びアプリケーション指定キー1Cを押し操作す
る。すると、上述と同様なルートでシステムコントロー
ラ17にキー人力が与えられ、今度はデータメモリ29
より次のアプリケーションデータが読出され、これが表
示部1eに表示される。以下、同様にしてステップA3
、A4が繰返される。
In this case, if the content displayed on the display section 1e is not what is desired, the application designation key 1C is pressed again. Then, key power is given to the system controller 17 through the same route as described above, and this time the data memory 29
The next application data is then read out and displayed on the display section 1e. Hereinafter, in the same manner, step A3
, A4 are repeated.

この状態で、表示部1eに表示されたアプリケーション
の内容が希望するものである時は、実行キー1dを押し
操作する。すると、ステップA5、A6に進み、第3図
において実行キー1dのキ−入力がキー人力制御部21
を介してシステムコントローラ17に与えられる。これ
により、この時点で、表示部1eに表示されているアプ
リケーションデータがワーキングRAM16に記憶され
る。
In this state, if the content of the application displayed on the display section 1e is desired, the user presses the execution key 1d. Then, the process proceeds to steps A5 and A6, and in FIG.
The signal is given to the system controller 17 via the . As a result, at this point, the application data displayed on the display section 1e is stored in the working RAM 16.

この場合、−例としてホームショッピングr00000
001J 、ホームバイキングro0000010J 
、ホームリザベーションroooooo11 Jのよう
に記憶される。
In this case - for example home shopping r00000
001J, Home Viking ro0000010J
, home reservation rooooooo11 J.

これをもって、ICカード1単体によるアプリケーショ
ン指定が完了する。
With this, application designation using the IC card 1 alone is completed.

次に、ステップA7に進む。このステップA7では、ア
プリケーション指定を完了したカードを電源ONの状態
のままでターミナル2に装着する。
Next, the process advances to step A7. In step A7, the card for which application designation has been completed is inserted into the terminal 2 with the power turned on.

この場合、第4図ににおいで、カード挿入口2aよりI
Cカード1を挿入するようになる。すると、カード1の
挿入を待って第1図に示すように110端子、Re5e
t端子、VCC端子、Gnd端子は夫々ターミナル2の
I10端子、Re5et端子、Vcc端子、Gnd端子
に接続される。この場合、ターミナル2のCl0Ck端
子を発振回路44に代えて接続するようにしてもよい。
In this case, as shown in FIG.
C card 1 will now be inserted. Then, after waiting for card 1 to be inserted, the 110 terminal and Re5e terminal are connected as shown in Figure 1.
The t terminal, VCC terminal, and Gnd terminal are connected to the I10 terminal, Re5et terminal, Vcc terminal, and Gnd terminal of terminal 2, respectively. In this case, the Cl0Ck terminal of terminal 2 may be connected instead of the oscillation circuit 44.

このように、ICカード1がターミナル2に装着される
と、ターミナル2よりICカード1に対して予め設定さ
れた初期設定信号が送信される。
In this manner, when the IC card 1 is inserted into the terminal 2, a preset initial setting signal is transmitted from the terminal 2 to the IC card 1.

この初期設定信号は、例えば、メインコントローラ57
の制御により、I10端子がHレベル、Re5et端子
がLレベルからHレベル、VCC端子が所定の電圧例え
ば5vに夫々設定にされる。
This initial setting signal is, for example, the main controller 57
Under the control, the I10 terminal is set to H level, the Re5et terminal is set from L level to H level, and the VCC terminal is set to a predetermined voltage, for example, 5V.

この場合、C1ock端子も所定周波数例えば4.91
52MHzに設定されている。
In this case, the C1ock terminal also has a predetermined frequency, for example 4.91.
It is set to 52MHz.

この初期設定信号はICカード11Qlにおいて、対応
するI10端子、Re5et端子、Vcc端子を介して
受信される。ここで、上述のようにターミナル2のC1
ock端子を発振回路44に代えて接続している時は、
C1ock端子の出力も受信される。すると、ICカー
ド1はこの時の初期設定信号に基づく動作条件にて再起
動される。
This initial setting signal is received in the IC card 11Ql via the corresponding I10 terminal, Re5et terminal, and Vcc terminal. Here, as mentioned above, C1 of terminal 2
When the ock terminal is connected instead of the oscillation circuit 44,
The output of the C1ock terminal is also received. Then, the IC card 1 is restarted under the operating conditions based on the initial setting signal at this time.

すなわち、まずステップ八8に進み、ICカード1のR
e5et端子に入力された信号がMPU 11のINT
端子に与えられる。すると、ステップA9に進み、割込
み処理が実行される。このステップA9の割込み処理で
はICカード1単体で指定されワーキングRAM16に
書込まれたアプリケーションコードを除きMPUII内
が全てクリアーされる。また、この状態では、今度はV
cc端子よりMPLlllおよびデータメモリ29の昇
圧回路291に電源が印加されるようになる。次に、ス
テップA10において、システムコントローラ17の制
御により、データROM13に予め記憶されたアンサ・
ツー・リセット・データが読出され、システムバス12
、出力バッファ24、出力コントローラ25を介してI
10端子よりターミナル2側に送信される。
That is, first proceed to step 88, and enter the R of IC card 1.
The signal input to the e5et terminal is the INT of MPU 11.
given to the terminal. Then, the process advances to step A9, and interrupt processing is executed. In the interrupt processing at step A9, everything in the MPU II is cleared except for the application code specified by the IC card 1 and written to the working RAM 16. Also, in this state, this time V
Power is applied to MPLlll and the booster circuit 291 of the data memory 29 from the cc terminal. Next, in step A10, under the control of the system controller 17, the answer key stored in advance in the data ROM 13 is
Two reset data is read and the system bus 12
, output buffer 24, and output controller 25.
It is sent from terminal 10 to terminal 2.

この場合、データROM13に記憶されるアンサ・ツー
・リセット・データは第7図に示すように構成している
。図において、ICカード1の各動作条件データは、夫
々インターフェイスバイトTA1、TBl、TClおよ
びTA2、TB2、Te3、・・・にて示され、この各
条件データが存在するかしないかがフォーマットバイト
TOにて示される。一方、TDlは、上記TA2以降の
条件データが存在するかしないかを示すものであり、そ
してイニシャルバイトTSは、これら条件°データを送
信するにあたっての初期設定データである。
In this case, the answer-to-reset data stored in the data ROM 13 is structured as shown in FIG. In the figure, each operating condition data of the IC card 1 is shown in interface bytes TA1, TBl, TCl and TA2, TB2, Te3, . . . , and the presence or absence of each condition data is determined by the format byte TO. It is shown in On the other hand, TDl indicates whether or not the condition data after TA2 is present, and the initial byte TS is initial setting data for transmitting these condition data.

さらに、ヒストリカルバイトTI、T2、・・・TKは
、このカード1における条件データを増やす際に使用さ
れるものである。上記のイニシャルバイトTS、フォー
マットバイトTO、インターフェイスバイトは、8ビツ
トのデータフォーマットにて構成される。一方、第7図
におけるフォーマットバイトToのコード内容は、第8
図に示すようにしている。a、b、c、dは上記ヒスト
リカルバイトTI、T2、・・・、TKのバイト数を示
すビット、eは上記インターフェイスバイトTA1に条
件設定データが有るか無いかを示すビット、fは同じく
インターフェイスバイl−T B 1の有り無しを示す
ビット、Q G、t T C1の有り無しを示すビット
、hはTDlの有り無し、つまりインターフェイスバイ
トTA2以降になんらかの条件設定デ−夕が有るか無い
かを示すビットである。この場合、ICカード1単体で
の電源のオン・オフ情報を送るべく、Toの下位4ビツ
トa%b、C1dを「0.0.0.0」以外になるよう
に設定してヒストリカルバイトTI、T2、・・・、T
Kに条件データが存在することを表わし、この状態で、
T1、T2、・・・、TKのうちT1にICカード1単
体での電源オン・オフに応じた情報を持たせるようにし
ている。ここでは、電源オンでは1 (0000000
1) 、電源オフでは0 (00000000)に設定
している。
Furthermore, historical bytes TI, T2, . . . TK are used when increasing the condition data in this card 1. The above-mentioned initial byte TS, format byte TO, and interface byte are configured in an 8-bit data format. On the other hand, the code content of the format byte To in FIG.
As shown in the figure. a, b, c, d are bits that indicate the number of bytes in the historical bytes TI, T2, ..., TK, e is a bit that indicates whether or not there is condition setting data in the interface byte TA1, and f is the bit that also indicates the interface. bit indicates the presence or absence of TB1, Q G, t indicates the presence or absence of C1, h indicates the presence or absence of TD1, that is, whether there is some condition setting data after the interface byte TA2. This is a bit that indicates. In this case, in order to send power on/off information for the IC card 1 alone, the lower 4 bits a%b and C1d of To are set to other than "0.0.0.0" and the historical byte TI is ,T2,...,T
Indicates that condition data exists in K, and in this state,
Among T1, T2, . . . , TK, T1 is provided with information corresponding to power on/off of the IC card 1 alone. Here, when the power is on, it is 1 (0000000
1) When the power is off, it is set to 0 (00000000).

このように構成されたアンサ・ツー・リセット・データ
は第6図(1))のステップB3においてターミナル2
側にて受信される。この場合、ターミナル2のI10端
子に入力されたデータは入力コントローラ70を介して
入力バッファ69に与えられる。そして、ステップB4
においてメインコントローラ57の制御により同コント
ローラ57からのToのフォーマットキャラクタと入力
バッファ2・2のアンサ・ツー・リセット・データ中の
TOが比較部61にて比較され、下位4ビツトが全てO
か否かが判断される。そして、いま、O以外であれば入
力バッフ769のデータはワーキングRAM53に送ら
れ、今度は、ステップB5において比較部61にてヒス
トリカルバイトのT1がOか否かが判断される。この場
合、上述したようにICカード1は単体でNI!をオン
しているので、T1の内容は1である。
The answer-to-reset data configured in this way is sent to terminal 2 in step B3 of FIG. 6(1)).
received at the end. In this case, data input to the I10 terminal of terminal 2 is provided to input buffer 69 via input controller 70. And step B4
Under the control of the main controller 57, the format character of To from the main controller 57 and the TO in the answer-to-reset data of the input buffer 2.2 are compared in the comparator 61, and the lower 4 bits are all O.
It is determined whether or not. If the value is other than O, the data in the input buffer 769 is sent to the working RAM 53, and in step B5, the comparator 61 determines whether T1 of the historical byte is O or not. In this case, as mentioned above, the IC card 1 is NI! is on, the content of T1 is 1.

したがって、入力バッファ69のデータはイニシャルパ
ラメータRAM56に書込まれ、ステップB6以降に進
み、その後ワーキングRAM16のアプリケーションコ
ードがターミナル側に送られ、これに従った処理がター
ミナル2内で実行されるようになる。つまり、この場合
、ICカード1よりアンサ・ツー・リセット・データが
ターミナル2側に送られ、このデータが正しいものと判
断されると、メインコントローラ57の制御により、シ
ステムプログラムROM54よりENQコードが取出さ
れ、これがICカード1に送り込まれ、ワーキングRA
M16に書込まれる。この状態でシステムコントローラ
17にてENQコードを正常な動作で受けることができ
るか否かが判断され、システムプログラムROM15よ
りYESの場合ACK%Noの場合NACの゛夫々のコ
ードが取出され、出力バッフ124、出力コントローラ
25を介してターミナル2側に送信される。この判断結
果は、入力コン1−〇−ラ70、入力バッファ62を介
してワーキングRAM53に書込まれる。そして、IC
カード1が正常に動作していることが確認されると、タ
ーミナル属性ROM55よりTCコードが取出され、出
力コントローラ67を介して出力バッファ68にラッチ
される。
Therefore, the data in the input buffer 69 is written to the initial parameter RAM 56, and the process proceeds to step B6 onwards, after which the application code in the working RAM 16 is sent to the terminal side, and the processing according to this is executed within the terminal 2. Become. In other words, in this case, answer-to-reset data is sent from the IC card 1 to the terminal 2 side, and if this data is determined to be correct, the ENQ code is retrieved from the system program ROM 54 under the control of the main controller 57. This is sent to IC card 1, and working RA
Written to M16. In this state, the system controller 17 determines whether or not the ENQ code can be received in normal operation, and from the system program ROM 15, if YES, ACK is obtained; if No, each NAC code is extracted, and the output buffer is 124, and is transmitted to the terminal 2 side via the output controller 25. This determination result is written into the working RAM 53 via the input controller 70 and the input buffer 62. And I.C.
When it is confirmed that the card 1 is operating normally, the TC code is taken out from the terminal attribute ROM 55 and latched into the output buffer 68 via the output controller 67.

一方、ICカード1が正常動作できなければ、メインコ
ントローラ57よりリーダ・ライタコントローラ60に
制御命令が与えられリーダ・ライタ機構部82でのIC
カード1との接続関係が解除される。出力バッフ768
にラッチされたTCコードはICカード1側に送られる
。すると、カード1側では、ワーキングRAM16に記
憶されたアプリケーションデータが取出され、出力バッ
ファ24に一旦ラッチされた後、ターミナル2側に返送
される。ターミナル2側では、このアプリケーションコ
ードが入力コントローラ68、入力バッファ62を介し
てワーキングRAM53に入力され、ここに記憶される
。そして、メインコントローラ57にて用途種別などが
判断された後、この判断に基づきシステムプログラムR
OM54より命令コードが取出され、これがICカード
1側に返送される。このようにして、命令コードが取出
されると、これを持ってターミナル2のキーボード2b
よりキー人力される暗証番号とICカード1に予め記憶
されている自己照合番号PINとの比較が行なわれ、両
者が一致するのをまって、その漫の金銭数式などの情報
交換動作か実行されるようになる。
On the other hand, if the IC card 1 cannot operate normally, a control command is given from the main controller 57 to the reader/writer controller 60 to control the IC card in the reader/writer mechanism section 82.
The connection with card 1 is canceled. Output buffer 768
The TC code latched is sent to the IC card 1 side. Then, on the card 1 side, the application data stored in the working RAM 16 is taken out, once latched in the output buffer 24, and then sent back to the terminal 2 side. On the terminal 2 side, this application code is input to the working RAM 53 via the input controller 68 and input buffer 62 and stored there. After the main controller 57 determines the usage type, etc., the system program R
An instruction code is extracted from the OM 54 and sent back to the IC card 1 side. In this way, when the instruction code is retrieved, hold it and use the keyboard 2b of terminal 2.
A comparison is made between the personal identification number entered by the key and the self-verification number PIN stored in advance in the IC card 1, and after waiting for the two to match, an information exchange operation such as a monetary formula is executed. Become so.

次に、ICカード1の電源をオフのままでターミナル2
に装着した場合を述べる。この場合、ICカードをター
ミナル2に装着すると、ターミナル2よりICカード1
に対して予め設定された初期設定信号が与えられる。こ
の初期設定信号はメインコントローラ57の制御により
、I10端子がHレベル、Re5et端子がHレベル、
Vcc電圧が所定電圧、ここでは5Vに設定される。こ
れにより、第6図(1))のステップB1の状態となる
。このステップB1では、VCC端子の電圧がICカー
ド1に供給される。すると、ワンショット回路43が付
勢され、これの出力がMPU11のRe5et端子に与
えられる。これによりMPUII内はイニシャライズさ
れる。また、これと同時に発振回路44のCl0Ckが
MPU11に与えられる。この状態でステップB2に進
みシステムコントローラ17の制御により、データRO
M13に予め記憶されたアンサ・ツー・リセット・デー
タが読出されシステムバス12、出力バッファ24、出
力コントローラ25を介してI10端子よりターミナル
2側に送信される。
Next, with IC card 1 powered off, terminal 2
We will describe the case where it is installed on the In this case, when the IC card is inserted into terminal 2, IC card 1 is inserted from terminal 2.
A preset initialization signal is given to the input signal. This initial setting signal is controlled by the main controller 57 such that the I10 terminal is at H level, the Re5et terminal is at H level,
The Vcc voltage is set to a predetermined voltage, here 5V. This results in the state of step B1 in FIG. 6(1)). In step B1, the voltage at the VCC terminal is supplied to the IC card 1. Then, the one-shot circuit 43 is energized and its output is given to the Re5et terminal of the MPU 11. As a result, the inside of MPU II is initialized. Moreover, at the same time, Cl0Ck of the oscillation circuit 44 is applied to the MPU 11. In this state, the process advances to step B2, and under the control of the system controller 17, the data RO
Answer-to-reset data previously stored in M13 is read out and transmitted from the I10 terminal to the terminal 2 side via the system bus 12, output buffer 24, and output controller 25.

このように構成されたアンサ・ツー・リセット・データ
はステップB3においてターミナル2側にて受信される
。この場合、ターミナル2の110端子に入力されたデ
°−夕は入力コントロ−ラ70を介して入力バッファ6
9に与えられる。
The answer-to-reset data configured in this way is received at the terminal 2 side in step B3. In this case, data input to terminal 110 of terminal 2 is passed through input controller 70 to input buffer 6.
given to 9.

そして、ステップB4においてメインコントローラ57
の制御により同コントローラ57からのTOのフォーマ
ットキャラクタと入力バッファ22のアンサ・ツー・リ
セット・データ中のToが比較部61にて比較され、下
位4ビツトが全てOか否かが判断される。そして、いま
、0以外であれば入力バッフ769のデータはワーキン
グRAM53に送られ、今度は、ステップB5において
比較部61にてヒストリカルバイトのT1がOか否かが
判断される。この場合、上述したようにICカード1は
単体での電源をオフしているので、T1の内容はOであ
る。この場合は、ステップB7に進む。このステップB
7では、ICカード1の電源がオフのままでアプリケー
ション指定などが何もなされていないと、ターミナル2
側では、カード1についての種類や情報の判断が全く不
可能である事からメインコントローラ57の!ll t
illにより表示ドライブコントローラ58を介して表
示部2Cに例えば、[アプリケーションを選択して下さ
い。コのようなメツセージを表示させる。また、これと
並行してステップ8Bにてカード1を第4図に示すター
ミナル2のカード挿入口2aから排出する。
Then, in step B4, the main controller 57
Under the control of the controller 57, the TO format character from the controller 57 and the To in the answer-to-reset data of the input buffer 22 are compared in the comparator 61, and it is determined whether the lower 4 bits are all O or not. If it is other than 0, the data in the input buffer 769 is sent to the working RAM 53, and in step B5, the comparator 61 determines whether T1 of the historical byte is 0 or not. In this case, the content of T1 is O because the power of the IC card 1 is turned off as described above. In this case, the process advances to step B7. This step B
7, if IC card 1 is powered off and no application is specified, terminal 2
On the side, since it is completely impossible to determine the type and information about card 1, the main controller 57! llt
For example, ``Please select an application'' is displayed on the display unit 2C via the display drive controller 58 by ill. Display a message like this. In addition, in parallel with this, the card 1 is ejected from the card insertion slot 2a of the terminal 2 shown in FIG. 4 in step 8B.

なお、ICカード1での電源がオンされているものの、
アプリケーションの指定が成されていない状態でカード
1がターミナル2に装着された時は、この時点でカード
1の表示部1Cに表示されたアプリケーションが指定さ
れたものと見なされ処理されるようになっている。
Although the power is turned on for IC card 1,
When Card 1 is inserted into Terminal 2 without an application specified, the application displayed on the display section 1C of Card 1 at this point is assumed to have been specified and is processed. ing.

したがって、このような構成によれば、ICカード単体
で電源を有し、この電源を用いて入力部にてアプリケー
ション指定を独自に行なうことのできるインテリジェン
トタイプのものを用い、このようなICカード1をター
ミナル2に装着した際、カード1での電源のオン・オフ
状態からアプリケーションの指定の有無を判定し、この
判定結果から、この時のアプリケーションの指定に対応
する処理動作を実行するようにしているので、従来IC
カード側で考えられる全てのアプリケーションをターミ
ナル側に用意させていたものに比べ、ターミナル2での
情報量の負担を大幅に軽減することができる。また、こ
のようにターミナル2での情報mの負担軽減を得られる
ことは、汎用性の点についても著しい向上が計れる。し
かも電源オフでアプリケーションの指定が無い時は、I
Cカード正常動作のための情報が不足と判定し、その旨
を適切なメツセージとして表示できるので、カード使用
者が不必要な操作をするようなことが防止できる利点も
ある。
Therefore, according to such a configuration, an intelligent type IC card is used, which has its own power supply and can independently specify an application at the input section using this power supply. When installed in terminal 2, it is determined whether an application is specified based on the power on/off state of card 1, and based on this judgment result, the processing operation corresponding to the application specification at this time is executed. Conventional IC
Compared to the case where all conceivable applications on the card side were prepared on the terminal side, the burden of information on the terminal 2 can be significantly reduced. Further, by being able to reduce the burden of information m on the terminal 2 in this way, it is possible to significantly improve versatility. Moreover, when the power is off and no application is specified, I
Since it is determined that there is insufficient information for normal operation of the C card and an appropriate message can be displayed to that effect, there is an advantage that the card user can be prevented from performing unnecessary operations.

なお、この発明は上記実施例のみに限定されず、要旨を
変更しない範囲で適宜変形して実施出来る。
It should be noted that the present invention is not limited to the above-mentioned embodiments, but can be implemented with appropriate modifications without changing the gist.

[発明の効果] この発明によれば、独自の電源を有し、この電源を用い
て入力部にて指定されるデータを記憶するとともにこの
記憶内容を表示部に表示可能としたインテリジェントタ
イプのICカードを用い、このようなカードのターミナ
ルへの装着により、上記カードの電源のオン・オフ状態
から上記のデータの指定有無を判定し、その後この指定
データに対応する所定動作を実行できるようにしたので
、ターミナルでの情報量の負担軽減と、これらの汎用性
向上を図ることができる。
[Effects of the Invention] According to the present invention, there is provided an intelligent type IC which has its own power source and can use this power source to store data designated by an input section and display the stored contents on a display section. By using a card and attaching such a card to a terminal, it is possible to determine whether or not the above data is specified based on the on/off state of the power of the card, and then to execute a predetermined operation corresponding to this specified data. Therefore, it is possible to reduce the burden of information on the terminal and improve its versatility.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例のシステム全体を示す構成
図、第2図(a)(b)は同実施例に用いられるICカ
ードを示す外観図、第3図は同ICカードに用いられる
MPUの構成を示すブロック図、第4図は同実施例に用
いられるターミナルを示す外観図、第5図は同ターミナ
ルの構成を示すブロック図、第6図(−a)(b)は同
実施例を説明するためのフローチャート、第7図、第8
図は同実施例に用いられるアンサ・ツー・リセット・デ
ータを説明するための図である。 1・・・ICカード、1a・・・カード本体、1b・・
・電源オンオフ用キー、1C・・・アプリケージ、3.
ン指定キー、1d・・・実行キー、1e・・・表示部、
2・・・ターミナル、2a・・・カード挿入口、2b・
・・キーボード、2C・・・表示部、11・・・vpu
、i3・・・データROM116・・・ワーキング)−
<ΔM、17・・・システムコントローラ、19・・・
リードライトコントローラ、29・・・データメモリ、
35・・・表示ドライバ、37・・・電池、38・・・
スイッチング素子、43・・・ワンショット回路、44
・・・発振回路、53・・・ワーキングRAM、57・
・・メインコントローラ。
Fig. 1 is a block diagram showing the entire system of an embodiment of the present invention, Figs. 2(a) and 2(b) are external views showing an IC card used in the embodiment, and Fig. 3 is a diagram showing an IC card used in the same embodiment. 4 is an external view showing the terminal used in the same embodiment, FIG. 5 is a block diagram showing the structure of the terminal, and FIGS. 6(-a) and (b) are the same. Flowcharts for explaining the embodiment, FIGS. 7 and 8
The figure is a diagram for explaining answer-to-reset data used in the same embodiment. 1...IC card, 1a...card body, 1b...
・Power on/off key, 1C...application cage, 3.
1d...Execution key, 1e...Display section,
2...Terminal, 2a...Card insertion slot, 2b.
...keyboard, 2C...display section, 11...vpu
, i3...data ROM116...working)-
<ΔM, 17... System controller, 19...
Read/write controller, 29... data memory,
35...Display driver, 37...Battery, 38...
Switching element, 43... One-shot circuit, 44
...Oscillation circuit, 53...Working RAM, 57.
...Main controller.

Claims (2)

【特許請求の範囲】[Claims] (1)ICカードおよびこのICカードが装着されるタ
ーミナルからなるICカードシステムにおいて、電源、
入力部、この入力部より予め指定されるデータを記憶す
る記憶部およびこの記憶部の記憶内容を表示する表示部
を有するICカードと、このICカードの装着により上
記カードの電源のオン・オフ状態を検出する手段を有す
るターミナルとを具備したことを特徴とするICカード
システム。
(1) In an IC card system consisting of an IC card and a terminal to which this IC card is installed, a power supply,
An IC card having an input section, a storage section for storing data specified in advance by the input section, and a display section for displaying the stored contents of the storage section, and when the IC card is installed, the power of the card can be turned on or off. An IC card system characterized by comprising: a terminal having means for detecting an IC card.
(2)上記ターミナルはICカードの装着により該カー
ドの電源のオン・オフ状態を検出し、その検出結果を表
示する表示部を有することを特徴とする特許請求の範囲
第1項記載のICカードシステム。
(2) The IC card according to claim 1, wherein the terminal detects the on/off state of the power of the IC card when the IC card is attached, and has a display section that displays the detection result. system.
JP60242238A 1985-10-29 1985-10-29 Ic card system Pending JPS62102382A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60242238A JPS62102382A (en) 1985-10-29 1985-10-29 Ic card system
US06/923,329 US4794236A (en) 1985-10-29 1986-10-23 IC card system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60242238A JPS62102382A (en) 1985-10-29 1985-10-29 Ic card system

Publications (1)

Publication Number Publication Date
JPS62102382A true JPS62102382A (en) 1987-05-12

Family

ID=17086291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60242238A Pending JPS62102382A (en) 1985-10-29 1985-10-29 Ic card system

Country Status (1)

Country Link
JP (1) JPS62102382A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478311A (en) * 1987-09-21 1989-03-23 Hitachi Ltd Information processor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198683A (en) * 1984-03-21 1985-10-08 Omron Tateisi Electronics Co Ic card system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198683A (en) * 1984-03-21 1985-10-08 Omron Tateisi Electronics Co Ic card system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478311A (en) * 1987-09-21 1989-03-23 Hitachi Ltd Information processor

Similar Documents

Publication Publication Date Title
US4794236A (en) IC card system
EP0237883B1 (en) A card and terminal system
US4755660A (en) IC card system
US4780602A (en) IC card
US4827111A (en) Intelligent-type IC card containing IC circuit and battery
EP0243873B1 (en) Ic card identification system including pin-check time means
EP0209811A2 (en) IC card system
US8991695B2 (en) Methods and apparatus for use in docking
US8286862B2 (en) Methods and apparatus for use in association with security parameter
EP0209092A2 (en) IC card system
GB2261538A (en) Transaction authentication system
KR20170040469A (en) Smart card of OTP-based and authentication method using the same
EP0220703B1 (en) Ic card system
KR20010009217A (en) A mobile station combined with payment apparatus and a method providing service for the same
EP0862149B1 (en) IC card system and method for securing the system
JPS6242888A (en) Integrated circuit card with solar cell
JPS62102382A (en) Ic card system
US8581692B2 (en) Electronic system and method of operating an electronic system
KR100411584B1 (en) A CARD READER SUPPORTING CONTACT-TYPE SMART CARD and CONTACTLESS-TYPE SMART CARD AND A CARD READER CONTROLLING METHOD
JPH0760452B2 (en) IC card system
JPS6246367A (en) Terminal equipment for ic card
JPH0738215B2 (en) IC card system
JP2550502Y2 (en) Attachment for IC card
JPH0615319Y2 (en) Alarm device for off-line use of IC cards
JPS6217864A (en) Ic card system