JPS6172413A - 半導体切替装置 - Google Patents
半導体切替装置Info
- Publication number
- JPS6172413A JPS6172413A JP19498184A JP19498184A JPS6172413A JP S6172413 A JPS6172413 A JP S6172413A JP 19498184 A JP19498184 A JP 19498184A JP 19498184 A JP19498184 A JP 19498184A JP S6172413 A JPS6172413 A JP S6172413A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- switching
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、テレビジョン信号伝送装置などの映像信号の
切替えに用いる半導体切換装置に関する。
切替えに用いる半導体切換装置に関する。
(従来技術)
従来上記目的に用いられる半導体切替装置としては、第
1および第2のトランジスタとスイッチ回路と、制御手
段とを含み、第2のトランジスタのエミッタを共通出力
端子とするものが知られ、大規模スイッチャを製作する
場合の基本マトリックスとして、30対1又は32対1
への切替装置で対応していた。
1および第2のトランジスタとスイッチ回路と、制御手
段とを含み、第2のトランジスタのエミッタを共通出力
端子とするものが知られ、大規模スイッチャを製作する
場合の基本マトリックスとして、30対1又は32対1
への切替装置で対応していた。
(発明が解決しようとする問題点)
ところが、上記構成によるときには、共通出力端子に接
続する(30−1 )個、又は(32−1)個のOFF
切替回路が負荷となっていた。
続する(30−1 )個、又は(32−1)個のOFF
切替回路が負荷となっていた。
この負荷は、逆バイアスされたトランジスタであり、ま
た、回路上は、oN切替回路の出力電圧により変化する
一種の電圧可変コンデンサでもあり、この電圧可変コン
デ/すにより、映像信号のDG 。
た、回路上は、oN切替回路の出力電圧により変化する
一種の電圧可変コンデンサでもあり、この電圧可変コン
デ/すにより、映像信号のDG 。
DPが劣化するという欠点があった。
本発明の目的は、従来装置の欠点を除去し、特性を改善
するとともに、従来装置の保償回路にて行っていた調整
の手数を省くことができる装置を提供することにある。
するとともに、従来装置の保償回路にて行っていた調整
の手数を省くことができる装置を提供することにある。
(問題点を解決するだめの手段)
本発明は信号をベースに受け、エミッタから出力を取り
出す第1のトランジスタと、第1のトランジスタの出力
をベースに受はエミッタかう信号を取シ出す、第1のト
ランジスタの逆導電型の第2のトランジスタと、第1及
び第2のトランジスタの共通接続点に、外部制御出来る
スイッチ回路の一端を接続し、他端を第1および第2の
トランジスタを逆バイアスする電源に接続し、制御端子
に制御電圧を受は第1及び第2のトランジスタを遮断又
は導通とする外部制御可能なスイッチ回路d とを
有する切替回路を2個或いは3個備え、各切替回路の第
2のトランジスタのエミッタを共通接続し、その共通接
続点を、順方向バイアスに接続されたダイオードを介し
て共通出力端子に接続したもので、逆バイアス電圧可変
コンデンサの絶対値を下げることにより DG 、 D
Pの劣化防止することを特徴とするものである。
出す第1のトランジスタと、第1のトランジスタの出力
をベースに受はエミッタかう信号を取シ出す、第1のト
ランジスタの逆導電型の第2のトランジスタと、第1及
び第2のトランジスタの共通接続点に、外部制御出来る
スイッチ回路の一端を接続し、他端を第1および第2の
トランジスタを逆バイアスする電源に接続し、制御端子
に制御電圧を受は第1及び第2のトランジスタを遮断又
は導通とする外部制御可能なスイッチ回路d とを
有する切替回路を2個或いは3個備え、各切替回路の第
2のトランジスタのエミッタを共通接続し、その共通接
続点を、順方向バイアスに接続されたダイオードを介し
て共通出力端子に接続したもので、逆バイアス電圧可変
コンデンサの絶対値を下げることにより DG 、 D
Pの劣化防止することを特徴とするものである。
(実施例)
次に本発明の実施例を図面を参照して詳細に説明する。
第1図において、入力端子1に信号を受け、緩衝増幅す
る第1のトランジスタ20ペースに信号を供給し、その
エミッタから出力信号を取り出し、その信号を第1のト
ランジスタとは逆導電型の第2のトランジスタ30ベー
スに供給し、第2のトランジスタ3のエミッタから出力
信号を取り出す回路と、第1のトランジスタ2のエミッ
タと第2のトランジスタ30ベースとの接続点5に、外
部制御可能なスイッチ回路4を設け、スイッチの切替え
により外部からの制御電圧を制御入力端子6を通して第
1及び第2のトランジスタに加え、これを導通或いは、
遮断する制御回路とをもって切替回路Aを構成し、この
切替回路Aの複数組を並設する。
る第1のトランジスタ20ペースに信号を供給し、その
エミッタから出力信号を取り出し、その信号を第1のト
ランジスタとは逆導電型の第2のトランジスタ30ベー
スに供給し、第2のトランジスタ3のエミッタから出力
信号を取り出す回路と、第1のトランジスタ2のエミッ
タと第2のトランジスタ30ベースとの接続点5に、外
部制御可能なスイッチ回路4を設け、スイッチの切替え
により外部からの制御電圧を制御入力端子6を通して第
1及び第2のトランジスタに加え、これを導通或いは、
遮断する制御回路とをもって切替回路Aを構成し、この
切替回路Aの複数組を並設する。
各切替回路Aの第2のトランジスタ3のエミッタを2組
づつ((3、3’) 、 (3“ 3///)・・・)
結合し、各結合点9から順方向バイアスに接続されたダ
イオード7 、7’、・・・を介して、共通出力端子8
に接続する。
づつ((3、3’) 、 (3“ 3///)・・・)
結合し、各結合点9から順方向バイアスに接続されたダ
イオード7 、7’、・・・を介して、共通出力端子8
に接続する。
第2図に示す簡易等価回路を用いて、本発明の原理・作
用を説明する。
用を説明する。
101は、導通状態に選択された特定の切替回路A内に
おける第2トランノスタ3の出力電圧であ、9.102
は第2のトランジスタ3の出力インピーダンスZoを示
している。又、103は前記選択された1個の切替回路
Aと組をなす他方の切替回路Aにおける遮断された第2
のトランジスタのC1b(エミッターベース逆バイアス
電圧)を示し、104は、前記切替回路2個以外の切替
回路に接続されたダイオード群の遮断状態の逆バイアス
cRを示す。105は前記ダイオード群に接続された切
替回路群の第2のトランジスタのC4bを示している。
おける第2トランノスタ3の出力電圧であ、9.102
は第2のトランジスタ3の出力インピーダンスZoを示
している。又、103は前記選択された1個の切替回路
Aと組をなす他方の切替回路Aにおける遮断された第2
のトランジスタのC1b(エミッターベース逆バイアス
電圧)を示し、104は、前記切替回路2個以外の切替
回路に接続されたダイオード群の遮断状態の逆バイアス
cRを示す。105は前記ダイオード群に接続された切
替回路群の第2のトランジスタのC4bを示している。
第2図からCvとcv′との縦続接続された容量は、C
v′の容量よりは小さい事が判別出来る。この事よシ、
Z、とcvo + (Cv″″1 + Cv/−1)−
1との関連にてDG 、 DPの変化分を簡易的に計算
でき、尚かつCVo + (Cv + Cv )
が小さくなれば、DC、DPの変化分が小さくなるこ
とは明白である。
v′の容量よりは小さい事が判別出来る。この事よシ、
Z、とcvo + (Cv″″1 + Cv/−1)−
1との関連にてDG 、 DPの変化分を簡易的に計算
でき、尚かつCVo + (Cv + Cv )
が小さくなれば、DC、DPの変化分が小さくなるこ
とは明白である。
又、切替回路を何組有するかによって切替回路1個又は
2組又は3組のグループにアイソレート用のダイオード
を接続すれば良いかは簡単な計算によって求まる。
2組又は3組のグループにアイソレート用のダイオード
を接続すれば良いかは簡単な計算によって求まる。
(発明の効果)
以上説明した様に、切替回路の出力にダイオードを順極
性に接続し、そのダイオードの逆端子を共通出力端子と
することにより、簡単にDC、DPを改善できる効果を
有するものである。
性に接続し、そのダイオードの逆端子を共通出力端子と
することにより、簡単にDC、DPを改善できる効果を
有するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は本発
明装置の等価回路図である。 1・・・入力端子、2・・・第1のトランジスタ、3・
・・第2のトランジスタ、4・・・スイッチ回路、6・
・・制御入力端子、7・・・ダイオード、8・・・共通
出力端子、A・・・切替回路。
明装置の等価回路図である。 1・・・入力端子、2・・・第1のトランジスタ、3・
・・第2のトランジスタ、4・・・スイッチ回路、6・
・・制御入力端子、7・・・ダイオード、8・・・共通
出力端子、A・・・切替回路。
Claims (1)
- (1)信号をベースに受け、エミッタから出力を取り出
す第1のトランジスタと、第1のトランジスタの出力を
ベースに受け、エミッタから出力を取り出す、第1のト
ランジスタとは逆導電型の第2のトランジスタと、前記
第1のトランジスタのエミッタ及び第2のトランジスタ
のベースの共通接続点に外部制御出来るスイッチ回路の
スイッチの一端を接続し、他端を第1及び第2のトラン
ジスタを逆バイアスする電源に接続し、第1及び第2の
トランジスタを導通或いは遮断する為の制御手段とを有
する切替回路を複数個備え、各切換回路の第2のトラン
ジスタのエミッタを共通接続し、その共通接続点を順方
向バイアスに接続されたダイオードを介して、共通出力
端子に接続してなる半導体切替装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19498184A JPS6172413A (ja) | 1984-09-18 | 1984-09-18 | 半導体切替装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19498184A JPS6172413A (ja) | 1984-09-18 | 1984-09-18 | 半導体切替装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6172413A true JPS6172413A (ja) | 1986-04-14 |
Family
ID=16333553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19498184A Pending JPS6172413A (ja) | 1984-09-18 | 1984-09-18 | 半導体切替装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6172413A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5263056A (en) * | 1975-11-19 | 1977-05-25 | Mitsubishi Electric Corp | Output signal switching circuit |
-
1984
- 1984-09-18 JP JP19498184A patent/JPS6172413A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5263056A (en) * | 1975-11-19 | 1977-05-25 | Mitsubishi Electric Corp | Output signal switching circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0375979B1 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
EP0544917A4 (en) | Capacitive load driving circuit | |
US4808845A (en) | High voltage pulse generating semiconductor circuit with improved driving arrangement | |
US4742249A (en) | RF switch with diode network and control latch sharing common element | |
JP2933633B2 (ja) | バッファ増幅器 | |
JPH0624318B2 (ja) | 信号結合装置 | |
US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
US3872439A (en) | Electronic switching circuit for bidirectional transfer | |
JPS6172413A (ja) | 半導体切替装置 | |
US4527128A (en) | Bistate linear amplifier circuit | |
US5923207A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
JP2751387B2 (ja) | Ecl回路の入力回路 | |
JPS59117825A (ja) | 半導体切替装置 | |
JP2592990B2 (ja) | 電圧制御回路 | |
JP2802949B2 (ja) | セレクタ回路 | |
EP0651510B1 (en) | Input/output stage adapted to operate with low and high voltages | |
KR920002672B1 (ko) | 전류스위치회로 | |
JP2674518B2 (ja) | 切換回路 | |
JPH0336097Y2 (ja) | ||
JPH0278317A (ja) | 信号切替回路 | |
JPH05291920A (ja) | 高周波ダイオードスイッチ回路 | |
JPH0511553U (ja) | 制御回路 | |
JPH03214922A (ja) | 切換回路 | |
JPS6062233A (ja) | 半導体切替装置 | |
JPS61274584A (ja) | 映像信号切替器 |