JPS6167367A - Picture controller - Google Patents

Picture controller

Info

Publication number
JPS6167367A
JPS6167367A JP59189420A JP18942084A JPS6167367A JP S6167367 A JPS6167367 A JP S6167367A JP 59189420 A JP59189420 A JP 59189420A JP 18942084 A JP18942084 A JP 18942084A JP S6167367 A JPS6167367 A JP S6167367A
Authority
JP
Japan
Prior art keywords
read
data
image
image memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59189420A
Other languages
Japanese (ja)
Inventor
Katsunori Murakami
村上 克則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59189420A priority Critical patent/JPS6167367A/en
Publication of JPS6167367A publication Critical patent/JPS6167367A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To rotate a picture by rewriting a rotated picture element while rows and columns of data are replaced into the picture memory after the picture data for one page's share is read to a register file once to use one picture memory. CONSTITUTION:The picture data (b) for one page's share stored in the picture memory 1 is read once to a N-row X M-column constitution register file 3 by using an address signal (a) outputted from an address generating circuit 2. Then the picture data (c) rotated while rows and columns are replaced is rewritten on the picture memory 1. Thus, the picture data is rotated without providing separately a picture memory for one page's share.

Description

【発明の詳細な説明】 、(発IIは、トラトマトリックスプリンタ装2L?の
印字画像制御方式に関し、特にlペー7分の画像または
その1部を回転させて印字することができる印字制御装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Part II relates to a print image control method for a Torato Matrix printer device 2L?, and in particular relates to a print control device that can rotate and print an image for 7 1-page pages or a portion thereof. .

従来技術 従来の印字画R1A置は,第4図(A)に示すような,
N行M列の画素データを1ページ分格納できる画像メモ
リlに、1ページ分の画像データを格納し、、Xj!肖
像メモリlに格納された画像データを行単位で読出して
印字する.そして、I+!!像メモリlに格納された画
素データを90″回転させて印字する場合は,同図(B
)に示すような、mXm=N(同図では、m=4.N=
lGの場合を示す)となるような小さいマトリックスエ
リヤに区分され、全体ではNXNの画素を有する別の1
ベ一/分の画像メモリ1′を用意して、前記画像メモリ
1からNビット単位で読出した内素データを編集して上
記肖像メモリ1′の各エリヤに一H−格納して,図示の
ように配列する.同図の各画素データ’ l−1 − 
a 、+.+4は第4図(A)の画素データa1.1〜
atIIGとそれぞれ対応しているが、第4図(B)の
画像メモリ1′は、Wi記エリャごとに番地が付されて
いて、1つのエリヤ(4X4=16ヒント)の画素デー
タは,同時に占込み,または回時に読出しが可能である
。このように、小エリヤに区分することにより、行と列
を入れ換えて読出しするときの読出し回数を減少させる
ことができる0例えば、第1列のal、1〜&+61を
読出すためには、先ず1回の読出しで、第1エリヤ(1
)からa11〜a14を読出してそのうちのa、1〜a
今1(4ヒツト)を図示されないレジスタに格納して8
き、次に第2エリヤ(2)から読出したデータのうちa
rl〜a t 、 +を上記レジスタに格納し、同様に
して4回の読出しで、第1列のデータa+−1〜a11
(16ビツト〕を上記レジスタに格納することかできる
。そして、上記レジスタに格納された18ビツトの画素
データを行方向に配列して印字すれば、反時計方向に8
0″回転した画像の一行を印字することができる。第2
行以下も同様にして、4回の読出しで印字することがで
きる(小エリヤに分割しないときは、16回の読出しに
よって16行から読出したデータから必要な画素データ
を1ビツトずつ取出す必要がある)。
Prior art The conventional print stroke R1A position is as shown in FIG. 4(A).
One page of image data is stored in an image memory l that can store one page of pixel data in N rows and M columns, and Xj! The image data stored in the portrait memory l is read line by line and printed. And I+! ! When printing the pixel data stored in the image memory l by rotating it by 90'', the same figure (B
), mXm=N (in the figure, m=4.N=
1G), and has a total of NXN pixels.
An image memory 1' for one bay per minute is prepared, and the internal element data read out in units of N bits from the image memory 1 is edited and stored in each area of the portrait memory 1'. Arrange as follows. Each pixel data 'l-1-
a, +. +4 is the pixel data a1.1~ in FIG. 4(A)
The image memory 1' in FIG. 4(B) is assigned an address for each area, and the pixel data of one area (4X4=16 hints) can be occupied at the same time. It can be loaded or read at any time. In this way, by dividing into small areas, it is possible to reduce the number of reads when reading by interchanging rows and columns. For example, in order to read al, 1 to &+61 in the first column, first, In one read, the first area (1
), read out a11 to a14 and select a, 1 to a
Now store 1 (4 hits) in a register not shown and 8
Then, among the data read from the second area (2), a
Store rl~a t , + in the above register, read it four times in the same way, and read the data a+-1~a11 of the first column.
(16 bits) can be stored in the above register. Then, if the 18 bits of pixel data stored in the above register are arranged in the row direction and printed, 8 bits can be stored in the counterclockwise direction.
One line of the image rotated by 0" can be printed. Second
The following rows can be printed in the same way by reading out four times (if not divided into small areas, it is necessary to read out the necessary pixel data one bit at a time from the data read out from the 16th row by reading out 16 times). ).

上述の従来装置は、画像を回転させるためには、lペー
/分の画像メモリを2個必要とするため、不経済である
という欠点がある。また、N画素を印字するためにm回
の読出しく上記例では4回)が必要であるため、高速プ
リンタRδに使用することができないという欠点がある
The conventional device described above has the disadvantage that it is uneconomical because it requires two image memories of 1 p/min in order to rotate the image. In addition, since m readings (four times in the above example) are required to print N pixels, there is a drawback that it cannot be used in a high-speed printer Rδ.

発す1の目的 本発明の1−1的は、上述の従来の欠点を解決し、NX
Nマトリックス構成のレジスタファイルを備えることに
よって、1つの画像メモリから読出したNXNの画素デ
ータの行と列とを入換えて、上記画像メモリに再記憶さ
せることにより、1つの画像メモリを使用して、印字画
像を回転して高速で印字することができるようにした画
像制W#2Jを提供することにある。
Objective 1-1 of the present invention is to solve the above-mentioned conventional drawbacks and to
By providing a register file with an N matrix configuration, the rows and columns of NXN pixel data read from one image memory are interchanged, and the data is stored again in the image memory, thereby making it possible to use one image memory. The object of the present invention is to provide an image system W#2J which can rotate a printed image and print at high speed.

発明の構成 未発II+の画像制御装置は、Nビット単位で書込み又
は説出しできる1ページ分の画像メモリと。
Configuration of the Invention The unpublished II+ image control device has a one-page image memory that can write or read data in units of N bits.

NXNビットの記t!素子を内蔵し1行Nビット単位で
前記画像メモリから転写された!Ijeデータを一列N
ビット単位で読出すことかでさるレジスタファイルとを
備えて、前記画像メモリに格納された1ページ分の画像
データをN行×N列の債域ごとに、一旦前記レジスタフ
ァイルに読出した後に行と列を入れ換えて回転させた画
素データを前記画像メモリに再書込みすることを特徴と
する。
NXN bit notes! It has a built-in element and is transferred from the image memory in units of N bits per row! Ije data in one column N
a register file that can be read bit by bit, and after reading one page of image data stored in the image memory into the register file for each area of N rows by N columns, The method is characterized in that the pixel data is rotated by exchanging columns and rewriting the pixel data into the image memory.

発明の実施例 次に、本発明について1図面を参照して詳細に説明する
Embodiments of the Invention Next, the present invention will be described in detail with reference to one drawing.

第1図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

すなわち、画像メモリlと、画像メモリ1の1込み/読
出しアドレス信号aを発生するためのアドレス発生回路
2と、N行XN列のマトリックス構成で、アドレス発生
回路4の出力する書込みアドレス信号dによって指定さ
れた行にNヒツトの画素データを書込み、アドレス発生
回路4の出力する読出しアドレス信号eによって指定さ
れた列からNビットの画素データを読出すことができる
レジスタファイル3とから構成される。
That is, the image memory 1, the address generation circuit 2 for generating the 1 write/read address signal a of the image memory 1, and a matrix configuration of N rows and XN columns, and a write address signal d output from the address generation circuit 4. It is composed of a register file 3 capable of writing N bits of pixel data in a designated row and reading N bits of pixel data from a designated column by a read address signal e outputted by an address generation circuit 4.

画像メモリlは、1ページ文の印字画像データを記憶す
る容φの通常の画像メモリで、印字画素の画像データを
印字の主走査方向の走査順に、1アドレスI6ビツトを
単位として記憶している。すなわち、主走査方向の長さ
くlライフ文)が+8XLヒツトであるとき、印字ri
像のアドレスKを先頭とする16行×16列の画像デー
タは、アドレスK。
The image memory l is a normal image memory with a capacity φ that stores the print image data of one page of sentences, and stores the image data of the print pixels in scanning order in the main scanning direction of printing in units of 1 address I6 bits. . In other words, when the length in the main scanning direction (l life sentence) is +8XL hit, the print ri
Image data of 16 rows x 16 columns starting from address K of the image is address K.

K+LJ÷2L’、に+3L、・・・・・・、 K+1
5Lに記憶している。
K+LJ÷2L', +3L, K+1
It is stored in 5L.

アドレス発生回路2は、Lずつ加算または減算した7ト
レス信吟を順次出力することができるアドレス発生回路
であり、アドレス信号aによって画像メモリ1の読出し
または書込みアドレスを指定する。
The address generation circuit 2 is an address generation circuit that can sequentially output 7 trace signals added or subtracted by L, and specifies the read or write address of the image memory 1 by the address signal a.

アドレス発生回路4は、±1の加減算ができるアドレス
信号発生回路であり、レジスタファイル3の占込みアド
レス信号dおよび読出しアドレス信号eを発4トする。
The address generation circuit 4 is an address signal generation circuit capable of addition and subtraction of ±1, and generates a write address signal d and a read address signal e for the register file 3.

レジスタファイル3は、第2図に示すように16行×1
6列のマトリックス構成の記憶素子町、1〜R1(、+
4を有し、各記憶素子は、トライステート出力のフリッ
プフロップで構成される。また、回し行の記憶、ドFは
、l木の書込み線から供給される占込み信号によってそ
れぞれの入力画素データr1〜r +gを一斉に格納し
、また 同じ列の記憶素子に格納された画素データは、
1本の読出し線から供給される読出し信号によって一斉
に読出されて、読出し画素データS、+5..として出
力される0例えば、(書込みアドレス信号dの°°l″
に対応して)書込み線P1がハイレベルになると、書込
み画素データr1〜r+gは、それぞれ記憶素子(フリ
ップフロップ)R14〜R118,に格納される。また
、(読出しアドレス信号eの“t ”に対応して)読出
し信号線q1がハイレベルになったときは、記憶素子R
11〜R14,1の格納データが読出し画素データS、
  −S、、として出力される。
Register file 3 has 16 lines x 1 as shown in Figure 2.
Memory elements having a matrix configuration of 6 columns, 1 to R1 (, +
4, and each storage element is composed of a tri-state output flip-flop. In addition, the memory of the rotating row, DoF, stores the respective input pixel data r1 to r+g all at once according to the interpolation signal supplied from the write line of the l tree, and also stores the pixels stored in the memory elements of the same column. Data is,
The read pixel data S, +5 . .. For example, (°°l″ of write address signal d)
When the write line P1 goes high (corresponding to the above), the write pixel data r1 to r+g are stored in the storage elements (flip-flops) R14 to R118, respectively. Furthermore, when the read signal line q1 becomes high level (corresponding to “t” of the read address signal e), the memory element R
The stored data of 11 to R14,1 is read pixel data S,
-S, , is output.

次に、本実施例の動作について説明する。今、画像メモ
リlのアドレスに、に+L、に+2L、に+3L、・・
・・・・。
Next, the operation of this embodiment will be explained. Now, at the address of image memory l, +L, +2L, +3L, etc.
....

K、15Lに記憶されている18行18列の画素データ
を反時計方向に30″回転させるものとする。先ず。
Assume that the pixel data of 18 rows and 18 columns stored in K, 15L is rotated counterclockwise by 30''. First.

アドレス発生回路2の出力するアドレス信号aによって
、画像メモリlのに番地に記憶されている画素データを
読出して、レジスタファイル3の第1イTに1’/込む
、、1;込みアドレス信号dを1゛°とすれば、書込み
綿P1がハイレベルとなって画像メモリ1からの読出し
データb (R+−R+、)をレジスタファイル3の第
1行に書込むことかでさる0次に1画像メモリ1のに+
1番地の画素データを読出して、レジスタファイル3の
第2行に書込み、同様にして1画像メモリlのJK◆し
、に+2L、に◆IL、・・・・・・、 K+15L番
地の画素データが順次レジスタファイル3の各行に格納
される。
The address signal a output from the address generation circuit 2 reads out the pixel data stored at the address in the image memory l, and stores it in the first iT of the register file 3. If it is 1゛°, the write cotton P1 becomes high level and the read data b (R+-R+,) from the image memory 1 is written to the first line of the register file 3. Image memory 1 +
Read the pixel data at address 1, write it to the second line of register file 3, and similarly write the pixel data at address K+15L to JK◆, 2+2L, ◆IL, etc. of 1 image memory l. are sequentially stored in each row of the register file 3.

次に、読出しアドレス信号eを16として、レジスタフ
ァイル3の1lf1列のデータを読出し、この読出しデ
ータC(s+ ”!+s)によって画像メモリlのに番
地の画素データを更新する。これは。
Next, the read address signal e is set to 16, the data in the 1lf1 column of the register file 3 is read out, and the pixel data at the address of the image memory l is updated with this read data C (s+ "!+s). This is as follows.

アドレス信号a@にとすることによって可能である0画
像メモリlのに番地には、第3図に示すような画素デー
タaM&〜al&+4が格納される0次に、読出しアド
レス信すeを15として、レジスタファイル3の第15
列から読出した画素データによって画像メモリlのに+
L番地を更新する。同様にして、順次に+2L 、に+
3L、・・・・・・、に◆15L a地にそれぞれレジ
スタファイル3の第14〜第1列の画素データを;I′
を込んで行く、これによって1画像メモリlのに、に+
L、に◆2しゃに+3L、・・・・・・、に◆15L 
#地には、第3図に示すように、最初の画素データの行
と列とが入れ換えられて90″回転した画像データが格
納される。上述の書換えは、16回の読出し動作と、1
6回の古込み動作によって迅速に実行される。そして、
画像メモリlに格納された画素データを通常の方法で読
出して印字すれば、 90度回転した印字画像を高速で
印字することができる。
By setting the address signal a@, pixel data aM&~al&+4 as shown in FIG. , the 15th register file 3
The pixel data read from the column causes the image memory l to be
Update L address. In the same way, sequentially +2L, +
3L, ......, ◆15L a, the pixel data of the 14th to 1st columns of the register file 3; I'
In this way, one image memory l is filled with +
L, ni◆2shani+3L,..., ni◆15L
As shown in FIG. 3, the image data rotated by 90'' by swapping the rows and columns of the initial pixel data is stored in the # area.The above rewriting involves 16 read operations and 1
It is executed quickly by six aging operations. and,
If the pixel data stored in the image memory l is read out and printed in the usual way, a print image rotated by 90 degrees can be printed at high speed.

本実施例は、高速プリンタに適用することがH(能であ
り、また、画像メモリ1とは別に1ページ分の画像メモ
リを用低する必要がないため、安価に構成できるという
効果がある。
This embodiment can be applied to a high-speed printer, and since it is not necessary to use one page of image memory in addition to the image memory 1, it is advantageous in that it can be constructed at low cost.

なお、レジスタファイル3は、ラッチ回路、ランタムア
クセスメモリ、マルチプレクサ等によって構成すること
も可能であり、また、これらをLSI化して小さな回路
ML8で小形に形成することができる。さらに、マイク
ロプロセッサを有するプリンタ装置に使用する場合は、
−Pイクロプロダラムによって画像メモリlの読出し2
画像データの演TLt3よび更新を行なうことによって
レジスタファイル3の機能を実現することも可能である
Note that the register file 3 can also be configured with a latch circuit, a random access memory, a multiplexer, etc., and can also be formed into a small LSI using a small circuit ML8. Furthermore, when used in a printer device that has a microprocessor,
-Reading of image memory l by P microprogram 2
It is also possible to realize the function of the register file 3 by performing the operation TLt3 and updating the image data.

発明の効果 以上のように、本発明においては、画像メモリに記憶し
た画像データを一旦N行XN列構成のレジスタファイル
に読出して、該レジスタファイルに書込んだ画素データ
を90度回転させた画像データによって前記画像メモリ
の画像データを更新できるように構成したから、1ペー
ジ分の画像メモリを別に設けることなく、経済的に画像
データを回転させることがar詣であり、前記画像メモ
リの更新された画像データによって高速印字することが
できるという効果がある。
Effects of the Invention As described above, in the present invention, the image data stored in the image memory is once read out to a register file having a structure of N rows and XN columns, and the pixel data written in the register file is rotated by 90 degrees to create an image. Since the configuration is such that the image data in the image memory can be updated by the data, it is desirable to rotate the image data economically without separately providing an image memory for one page, and the image data in the image memory can be updated. This has the effect of allowing high-speed printing based on image data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
上記実施例のレジスタファイルの一例を示す回路図、第
3図は上記実施例において画像メモリに書込まれた回転
された画素データを示す図、第4図は(A)、CB)は
それぞれ従来の画像メモリおよび別の画像メモリを示す
図である。 図において、1:画像メモリ、2・アドレス発生回路、
3ニレジスタファイル、4ニアドレス発生回路、a;ア
ドレス信号、b二画像メモリからの読出しデータ、cニ
レジスタファイルからの読出しデータ、dニジ込みアド
レス信号、e:読出しアドレス信号、R11〜R2,:
記憶素子、P+ 〜P+g二古込み信号線、Ql −q
+s :読出し信号線、rl 〜rl!書込み画素デー
タ、51〜S16:読出し画素データ。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a register file in the above embodiment, and FIG. 3 is a block diagram showing an example of a register file in the above embodiment. Figures 4(A) and 4(CB) showing pixel data are diagrams showing a conventional image memory and another image memory, respectively. In the figure, 1: image memory, 2: address generation circuit,
3 register file, 4 register address generation circuit, a: address signal, b 2 read data from image memory, c read data from 2 register file, d input address signal, e: read address signal, R11 to R2, :
Memory element, P+ to P+g, two old signal lines, Ql -q
+s: Read signal line, rl ~ rl! Write pixel data, 51-S16: Read pixel data.

Claims (1)

【特許請求の範囲】[Claims] Nビット単位で書込み又は読出しできる1ページ分の画
像メモリと、N×Nビットの記憶素子を内蔵し1行Nビ
ット単位で前記画像メモリから転写された画像データを
一列Nビット単位で読出すことができるレジスタファイ
ルとを備えて、前記画像メモリに格納された1ページ分
の画像データをN行×N列の領域ごとに、一旦前記レジ
スタファイルに読出した後に行と列を入れ換えて回転さ
せた画素データを前記画像メモリに再書込みすることを
特徴とする画像制御装置。
It has a built-in image memory for one page that can be written or read in units of N bits, and a memory element of N×N bits, and reads image data transferred from the image memory in units of N bits per row in units of N bits per column. The image data for one page stored in the image memory is once read into the register file for each area of N rows by N columns, and then the rows and columns are swapped and rotated. An image control device characterized in that pixel data is rewritten into the image memory.
JP59189420A 1984-09-10 1984-09-10 Picture controller Pending JPS6167367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59189420A JPS6167367A (en) 1984-09-10 1984-09-10 Picture controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59189420A JPS6167367A (en) 1984-09-10 1984-09-10 Picture controller

Publications (1)

Publication Number Publication Date
JPS6167367A true JPS6167367A (en) 1986-04-07

Family

ID=16240960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59189420A Pending JPS6167367A (en) 1984-09-10 1984-09-10 Picture controller

Country Status (1)

Country Link
JP (1) JPS6167367A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068904A (en) * 1986-04-23 1991-11-26 Casio Electronics Manufacturing Image memory circuit for use in a rotation of image data
JP2003505786A (en) * 1999-07-26 2003-02-12 インテル・コーポレーション Register for two-dimensional matrix processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487128A (en) * 1977-12-09 1979-07-11 Ibm Image revolving device for display unit
JPS58222371A (en) * 1982-06-18 1983-12-24 Usac Electronics Ind Co Ltd Storage system for picture processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487128A (en) * 1977-12-09 1979-07-11 Ibm Image revolving device for display unit
JPS58222371A (en) * 1982-06-18 1983-12-24 Usac Electronics Ind Co Ltd Storage system for picture processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068904A (en) * 1986-04-23 1991-11-26 Casio Electronics Manufacturing Image memory circuit for use in a rotation of image data
JP2003505786A (en) * 1999-07-26 2003-02-12 インテル・コーポレーション Register for two-dimensional matrix processing
JP4979169B2 (en) * 1999-07-26 2012-07-18 インテル・コーポレーション Register for 2D matrix processing

Similar Documents

Publication Publication Date Title
JP3239218B2 (en) Cache management system
JP4166979B2 (en) Nonvolatile semiconductor memory device, data input / output control method thereof, and memory application system
GB1488043A (en) Data storage system
KR100227133B1 (en) A memory architecture using conserved addressing and systems and methods using the same
EP0771008B1 (en) A multiple-bank memory architecture and systems and methods using the same
JP2648548B2 (en) Computer memory
JPH0760594B2 (en) Semiconductor memory device
JP3577119B2 (en) Semiconductor storage device
IT201800000580A1 (en) REAL-TIME UPDATE METHOD OF A DIFFERENTIAL MEMORY WITH CONTINUOUS READING ACCESSIBILITY, DIFFERENTIAL MEMORY AND ELECTRONIC SYSTEM
US6035381A (en) Memory device including main memory storage and distinct key storage accessed using only a row address
JPS6120156A (en) Memory chip
US4349875A (en) Buffer storage control apparatus
US5095422A (en) Information transferring method and apparatus for transferring information from one memory area to another memory area
KR100606873B1 (en) Status bits for cache memory
US4280177A (en) Implicit address structure and method for accessing an associative memory device
US5886930A (en) Bit interleaving in a memory which uses multi-bit DRAMs
US5396460A (en) FIFO memory in which number of bits subject to each data read/write operation is changeable
JPS6120157A (en) Data processing system
JPS6167367A (en) Picture controller
JP4273106B2 (en) Memory controller, flash memory system, and flash memory control method
JPH0478948A (en) Dma controller
JPS6037930B2 (en) information storage device
JPS62299892A (en) Access system for character generator memory
JP2693953B2 (en) Semiconductor memory device
JPH0239339A (en) Cache memory device