JPS6162109A - Control panel inspection instrument - Google Patents

Control panel inspection instrument

Info

Publication number
JPS6162109A
JPS6162109A JP59182632A JP18263284A JPS6162109A JP S6162109 A JPS6162109 A JP S6162109A JP 59182632 A JP59182632 A JP 59182632A JP 18263284 A JP18263284 A JP 18263284A JP S6162109 A JPS6162109 A JP S6162109A
Authority
JP
Japan
Prior art keywords
control panel
output
pattern
inspection
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59182632A
Other languages
Japanese (ja)
Inventor
Ryoichi Sasaki
良一 佐々木
Sadanori Shintani
新谷 定則
Shozo Domoto
道本 昭蔵
Koichi Nishimoto
西元 幸一
Hidehiko Shimamura
秀彦 島村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59182632A priority Critical patent/JPS6162109A/en
Publication of JPS6162109A publication Critical patent/JPS6162109A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24HEATING; RANGES; VENTILATING
    • F24FAIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00Control or safety arrangements
    • F24F11/30Control or safety arrangements for purposes related to the operation of the system, e.g. for safety or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Abstract

PURPOSE:To substantially reduce the number of elements selectively operated and to reduce the simulation time by automatically setting initial condition only for the element group which relates to the element of which output results are required. CONSTITUTION:A control panel monitoring device 20 is composed of design results a monitoring device 100 and a products monitoring device 200 and also an M/T 300 which connects these two devices. Also a pattern input system 50 of the device 100 consists of a mainframe computer 51, an input device 52, and a graphic display 53. Since it is possible to automatically set the initial condition only for the element group which relates to the element whose output results are required to be monitored, the object of simulation can be limited. Namely, operation at each time is necessary while establishment of initial value is only one time, therefore processing time will be reduced by limiting the object of operation. Thus, the number of elements to be selectively processed will be reduced and simulation time will be substantially shortened.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、制御盤の検査装置に係わるものであり、マイ
クロコンピュータ(以下、マイコンと呼ぶ)を組込んだ
制御盤に対する自動検査に好適な装置に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a control panel inspection device, and is a device suitable for automatic inspection of a control panel incorporating a microcomputer (hereinafter referred to as a microcomputer). Regarding.

〔発明の背景〕[Background of the invention]

制御盤の設計、製造、検査の手順の概要は、第1図に示
すとおりである。すなわち。
The outline of the procedure for designing, manufacturing, and inspecting the control panel is shown in Figure 1. Namely.

ステップ101:571客の要求等に基づき、IIl!
御盤の要求機能を記述した運転方案 を作成する。
Step 101: 571 Based on the customer's request etc., IIl!
Create an operating plan that describes the required functions of the control panel.

ステップ102:運転方案を満足するように制御盤の設
計を行なう、近年の制御 盤はマイコンが組込まれること が多いので、その設計はハード ロジックに関するものとマイコ ンソフトに関するものに大別さ 九る。
Step 102: Design a control panel to satisfy the operating plan.Since control panels in recent years often incorporate microcomputers, their designs can be roughly divided into those related to hard logic and those related to microcomputer software.

ステップ103:i計が運転方案を満足するものとなっ
ているかどうか、設計結 果の検査を行なう。
Step 103: Inspect the design results to see if the i-meter satisfies the operating plan.

ステップIQ4:設計結果に基づき、#t8盤を製造す
る。以下、製造された制御 盤を製品と呼ぶ。
Step IQ4: Manufacture #t8 board based on the design result. Hereinafter, the manufactured control panel will be referred to as a product.

ステップ105:上記ステップ102〜103の過程で
製品が運転方案の機能を 満足するものであることを確認 するに必要なテスト用人カバタ ーン(製品に対する各種の入力 信号に関する情報、以下、テス トパターンとも呼ぶ)と、出力 パターン(正しく製造されてい る場合の各種の出力信号に関す る情報)を別途作成しておく。
Step 105: Test pattern (information regarding various input signals to the product, hereinafter also referred to as test pattern) necessary to confirm that the product satisfies the function of the driving plan in the process of steps 102 to 103 above. and output patterns (information regarding various output signals when manufactured correctly) are separately created.

ステップ106:入力パターンを製品に与え、出力パタ
ーンに合致するかどうか 検査する。
Step 106: Apply the input pattern to the product and check whether it matches the output pattern.

製品に対する従来の検査は、検査員がスナップスイッチ
等によりテストパターンを与え、出力パターンと合致す
るかどうかを別の検査員が電流計等により確認するとい
う方法をとっていた。従来の検査方法では次のような問
題があった。
In conventional product inspection, an inspector applies a test pattern using a snap switch or the like, and another inspector checks whether the test pattern matches the output pattern using an ammeter or the like. Conventional inspection methods have the following problems.

(1)人手で実施するので、テストパターンを与え出力
パターンと合致するかどうかを確認するのに要する時間
と人員が多くかかる。
(1) Since it is performed manually, it takes a lot of time and manpower to give the test pattern and check whether it matches the output pattern.

(2)テストパターンに対応した出力パターンを運転方
案から作成しなければならない力t、この検討も人手で
やっているため、人員と時間が多くかかると共に、間違
った出力パターンを与えることがあった。
(2) The effort required to create an output pattern corresponding to the test pattern from the driving plan; this study was also done manually, which required a lot of time and personnel, and sometimes gave the wrong output pattern. .

(3)設計の検査も展開接続図を見ながら人間が行なっ
ているので1人員と時間が多くかかると共に、設計の間
違いが発見できない場合があった。
(3) Since design inspections are performed by humans while looking at developed connection diagrams, it takes a lot of time and requires one person, and errors in the design may not be discovered.

この段階で間違いが発見できないで製品検査や稼動後に
これが発見されると、設計変更や製品改造が必要となり
、全体としての工程が長くなる場合があった。
If a mistake is not discovered at this stage and is discovered after product inspection or operation, design changes or product modifications may be required, which may lengthen the overall process.

以上のような傾向は、制御システムの複雑化と共に強く
なっている。
The above trends are becoming stronger as control systems become more complex.

上記の問題を解決するため、制御盤の検査に電子計算機
を使う方法(Coiaputar Aided Tas
ting。
In order to solve the above problem, a method using an electronic computer to inspect the control panel (Coiaputar Aided Tas
ting.

以下、CATと呼ぶ)が考えられている(特w1昭58
−115848号参照)、この発明は、マイコンソフト
とハードロジックを用いて制御する制御盤の設計結果と
製品の検査に電子計算機を導入し、その間をマグネティ
ックテープ(以下、M/Tと略す)やフロッピーディス
クで結び、制御対象を含めた設計のCATと製品のCA
Tを統合する点に特徴がある。この方法の概要は以下に
示すとおりである(詳細は、上記特許出願を参照のこと
)。
(hereinafter referred to as CAT) is being considered (Special W1 1983)
This invention introduces an electronic computer to inspect the design results and products of a control panel controlled using microcomputer software and hard logic, and uses magnetic tape (hereinafter abbreviated as M/T) to CAT of the design and CA of the product, including the controlled object, connected by a floppy disk
It is distinctive in that it integrates T. The outline of this method is as shown below (see the above patent application for details).

〔設計結果の検査〕 (第1図のステップ103に対応
) (a)設計が完了した時点で制御対象(ポンプ、ボイラ
ー等)の機能を電子計算機に入力する。
[Inspection of design results] (Corresponds to step 103 in Fig. 1) (a) When the design is completed, input the functions of the control object (pump, boiler, etc.) into the computer.

(b)テストパターン作成用マクロ言語を用いて作成さ
れたテストパターン(操作員の正常操作信号、異常操作
信号、制御対象からの入力信号など)を入力した場合の
制御盤と制御対象の動きを電子計算機内でシミュレーシ
ョン(模擬実験)する。
(b) The movement of the control panel and the controlled object when a test pattern (normal operation signal from the operator, abnormal operation signal, input signal from the controlled object, etc.) created using the test pattern creation macro language is input. Perform a simulation (mock experiment) within an electronic computer.

(c)グラフィックディスプレイ上に出力されたシミュ
レーション結果に問題がないかどうか検査員が検査する
(c) An inspector checks whether there are any problems with the simulation results output on the graphic display.

(d)問題があれば設計を修正しくa)〜(c)の作業
を繰返し1問題がなければ、製品検査に必要なテストパ
ターンと出力パターンをM/T内に保存する。
(d) If there is a problem, modify the design and repeat steps a) to (c). If there is no problem, save the test pattern and output pattern necessary for product inspection in the M/T.

〔製品の検査〕 (第1図のステップ106に対応)(
e)制御gl製造後に、マイコンを用いたテスタと製品
を結合する。
[Product inspection] (corresponds to step 106 in Figure 1) (
e) Control GL After manufacturing, connect the product with a tester using a microcomputer.

(f)マイコンを用いたテスタを介して、上記のMZT
中のテストパターンを製品に与え、出力がM/T内の対
応する出力パターンと合致するかどうかをテスタ内で自
動的に検査する。
(f) The above MZT is tested through a tester using a microcomputer.
The test pattern in the M/T is applied to the product, and whether the output matches the corresponding output pattern in the M/T is automatically checked in the tester.

(a)〜(d)を実施することにより、間違った出力パ
ターンの作成を減少させると共に設計ミスを減少させる
ことが可能となり、問題点(2)。
By implementing (a) to (d), it becomes possible to reduce the creation of incorrect output patterns and to reduce design errors, which leads to problem (2).

(3)の解決が可能となる。また、(e)、(f)を実
施することにより、検査人員、時間の削減が可能となり
、問題点(1)が解決され得る。さらに、(a)〜(d
)と(e)〜(f)の間をM/Tでむすぶことにより出
力パターンをテスタに入力する手間が低減されている。
(3) can be solved. Moreover, by implementing (e) and (f), it is possible to reduce the number of inspection personnel and time, and problem (1) can be solved. Furthermore, (a) to (d)
) and (e) to (f) are connected by M/T, thereby reducing the effort required to input the output pattern into the tester.

このような特長のある制御盤検査装置を更に改良しくb
)のシミュレーションを高速化するために、信号が変化
する部分のみを選択的に演算する方式を取り入れた装置
がある(特願昭59−58251号参照)。
We hope to further improve the control panel inspection equipment with these features.
) In order to speed up the simulation, there is an apparatus that incorporates a method of selectively calculating only the portion where the signal changes (see Japanese Patent Application No. 59-58251).

このように改良した制御盤検査装置にも次のような問題
点があった。
The control panel inspection device improved in this way also had the following problems.

(1)現実の制御盤においては、自然に設定される初期
状態(例:リレーのコイルのオフ状態)をシミュレーシ
ョンにおいては初期条件として与えなければならない6
人間がその条件を人手で入力しようとすると多くのマン
パワーが必要となる                
           l 、 ! :。
(1) In the actual control panel, the initial state that is naturally set (e.g. the OFF state of the relay coil) must be given as the initial condition in the simulation6.
If humans try to enter the conditions manually, a lot of manpower is required.
l,! :.

(2)初期条件の大部分は、その要素の種類によって自
動的に設定可能であるが、そのようにすると1選択的に
演算する素子の数が多くなり、シミュレーション時間が
長くなり、会話型での処理が不可能となる6 〔発明の目的〕 本発明の目的は、上記問題を解決するシミュレーション
方式に基づく、制御盤検査装置を提供することである。
(2) Most of the initial conditions can be automatically set depending on the type of element, but doing so increases the number of elements that are selectively operated on, lengthening the simulation time, and making it less interactive. [Objective of the Invention] An object of the present invention is to provide a control panel inspection device based on a simulation method that solves the above-mentioned problem.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明では、出力結果を知
りたい素子に継がる素子群のみに関する初期条件を自動
的に設定する方式を採用する点に一特徴がある。この方
式によりシミュレーション時間の短縮が期待できる理由
は選択的に演算される素子の数が大幅に低減されるから
である。
In order to achieve the above object, the present invention is characterized in that it employs a method of automatically setting initial conditions only for the element group that follows the element whose output result is desired to be known. The reason why this method can be expected to shorten the simulation time is that the number of elements that are selectively operated on is significantly reduced.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の第1の実施例を第2図〜第13図により
説明する。
A first embodiment of the present invention will be described below with reference to FIGS. 2 to 13.

本検査装置20は第2図に示すように設計結果検査装置
100と製品検査装置200と、これらを結ぶM/T 
300から構成さ九る。
As shown in FIG. 2, this inspection device 20 includes a design result inspection device 100, a product inspection device 200, and an M/T connecting these.
Consisting of 300.

設計結果検査装置100の49成と、その入力部分は第
3図に示すとおりである。すなわち、入力には、CAD
 (Computer Aidad Design) 
 用に開発された図形入力システム50を用いる(小林
他“制御盤・配電盤におけるC:AD/CAMシステA
”日立評論Vo1.62. &7 (1980) pp
5〜10参照)、本システム50は、主として大型コン
ピュータ(例えば、HITACM−200H)51.入
力装置52、グラフィックディスプレイ53、ディスク
54、図形処理用プログラム55より成る。
The 49 components of the design result inspection device 100 and its input portion are as shown in FIG. In other words, the input is CAD
(Computer Design)
(Kobayashi et al. “C: AD/CAM System A in Control Panels and Distribution Boards”
”Hitachi Review Vol. 1.62.&7 (1980) pp
5 to 10), this system 50 mainly uses a large-sized computer (for example, HITACM-200H) 51. It consists of an input device 52, a graphic display 53, a disk 54, and a graphics processing program 55.

制御盤のハードロジックおよびマイコンソフトの設計過
程で本CADシステムを用いて、ハードロジックおよび
マイコンソフトを図形の形で入力、修正、保存する。入
力、修正には入力装置52を、図形入力結果の表示には
グラフィックディスプレイ53、データの保存にはディ
スク54を用いる。
In the process of designing the control panel's hard logic and microcomputer software, this CAD system is used to input, modify, and save the hard logic and microcomputer software in the form of graphics. An input device 52 is used for inputting and editing, a graphic display 53 is used for displaying graphic input results, and a disk 54 is used for data storage.

また、これらを制御するため、大型コンピュータ51と
図形処理プログラム55を用いる。
Further, in order to control these, a large-sized computer 51 and a graphic processing program 55 are used.

ディスク54に保存された図形データは、設計結果の検
査時に、設計結果検査装置100に入力−れる、同装置
100は、大型コンピュータ101、入力装置102、
グラフィックディスプレイ103、ディスク104、M
/T9i動装置105、ラインプリンタ106およびプ
ログラム群150より成る。
The graphic data stored on the disk 54 is input to the design result inspection device 100 when inspecting the design results.The device 100 includes a large computer 101, an input device 102,
Graphic display 103, disk 104, M
/T9i operating device 105, line printer 106, and program group 150.

プログラム群150の4成および相互関係は第4図に示
すとおりである。すなわち、プログラムはシミュレーシ
ョンモデル作成プログラム151゜シミュレーション実
行プログラム152、テストパターン編集プログラム1
53、表示用プログラム154、出力パターン編集プロ
グラム155よりなる。
The four components of the program group 150 and their mutual relationships are as shown in FIG. That is, the programs include a simulation model creation program 151, a simulation execution program 152, and a test pattern editing program 1.
53, a display program 154, and an output pattern editing program 155.

シミュレーションモデル作成プログラム151はCAD
システム50用のディスク54に保存されたハードロジ
ック用図形データ、マイコンソフト用図形データ、制御
対象用図形データを相互に統合し、シミュレーションに
便利なように要素接続テーブルに変換し、ディスク10
4に保存する(本プログラムについて詳しくは、特願昭
58−1151348号のPP12〜13参照)。
The simulation model creation program 151 is CAD
Hard logic graphics data, microcomputer software graphics data, and control object graphics data stored on the disk 54 for the system 50 are mutually integrated and converted into an element connection table convenient for simulation.
4 (for details about this program, see PP12-13 of Japanese Patent Application No. 1151348/1983).

二こで、要素接続テーブルについて説明しておく0例え
ば、第5図のようなマイコンソフトの図形データ910
に対しては、第6図のような要素接続テーブル920を
作成することができる。
At this point, I will explain the element connection table.For example, the graphic data 910 of the microcomputer software as shown in FIG.
, an element connection table 920 as shown in FIG. 6 can be created.

第5図において、ボックスは要素(素子と同じ意味に用
いる)を表わしており、AND、aR。
In FIG. 5, boxes represent elements (used in the same sense as elements), such as AND, aR.

AM等は要素の種類を表わしている6例えば、ANDは
論理積を、ORは論理和を、AMはアナログメモリーを
表わしている。ANDとORはディジタル要素であり、
AMはアナログ要素である。
AM etc. represent the type of element.6 For example, AND represents logical product, OR represents logical sum, and AM represents analog memory. AND and OR are digital elements,
AM is an analog element.

104.105等は計算順序を表わすシーケンス番号で
ある。また、0083,0084.AO71等は入出力
信号を表わしている1例えば、AM要素への入力はDO
83,DO84,AO71゜D088であり、出力信号
はA073であることを示している。
104, 105, etc. are sequence numbers representing the calculation order. Also, 0083,0084. AO71 etc. represent input/output signals.1For example, the input to the AM element is DO.
83, DO84, AO71°D088, indicating that the output signal is A073.

第6図に示された実行順序番号、要素記号、制御パラメ
ータ、入力信号、出力信号は、マイコンソフト図形デー
タより直接あるいは、一部変換することにより得ること
ができる。また出力信号値は、後述のシミュレーション
実行プログラムによって与えられる。
The execution order numbers, element symbols, control parameters, input signals, and output signals shown in FIG. 6 can be obtained directly from the microcomputer software graphic data or by partially converting them. Further, the output signal value is given by a simulation execution program described later.

以上の例は、マイコンソフトの図形データについて説明
したが、制御対象の図形データについても同様のテーブ
ルの作成が可能である。また、ハードロジック用の図形
データも前処理を行なえば同様なテーブルを作成するこ
とができる0例えば第7図のような、ハードロジック[
930は、第8図に示すように、マイコンソフトと同様
な論理図940に変換することができ、このような論理
図が得られれば、第9図に示すようなテーブル950に
変換することができる。
Although the above example describes graphic data of microcomputer software, a similar table can be created for graphic data of a controlled object. Also, if you pre-process the figure data for hard logic, you can create a similar table.For example, as shown in FIG.
930 can be converted into a logic diagram 940 similar to that of microcomputer software, as shown in FIG. 8, and once such a logic diagram is obtained, it can be converted into a table 950 as shown in FIG. can.

このようにして作られたシミュレーションモデルの概念
枡成を第10図に示す、シミュレーションモデル(実際
には要素接続テーブルの形で保存される)400内には
、ハードロジックモデル部401、マイコンソフト部4
02.制御対象モデル4ρ3、操作盤モデル404が、
各種の信号405〜411によって第10図に示すよう
に結合されている。ここで操作盤というのは、制御盤の
ハードロジックモデルの一種であり、操作員この入出力
部を受は持つものである。
The conceptual structure of the simulation model created in this way is shown in FIG. 4
02. The controlled object model 4ρ3 and the operation panel model 404 are
They are coupled by various signals 405-411 as shown in FIG. The operation panel here is a type of hard logic model of a control panel, and has an input/output section for the operator.

次に、第4図のテストパターン編集プログラム153に
ついて説明する。入力装置102よりテストパターン作
成用言語などを用いてテスト項目を入力すると、テスト
パターン編集プログラム153では、指定された入力信
号の状態の時間変化を作成する。ここで1通常入力指定
の対象となるのは、第10図の人手入力信号405、制
御対象初期入力信号406である。なお、テストバタ 
Next, the test pattern editing program 153 shown in FIG. 4 will be explained. When a test item is input using the input device 102 using a test pattern creation language, the test pattern editing program 153 creates a temporal change in the state of the specified input signal. Here, the targets of 1 normal input designation are the manual input signal 405 and the control target initial input signal 406 in FIG. In addition, the test pattern
.

−ン作成マクロ言語については、各種のテスト用に開発
されており、それらを改良することができる。
- The macro language for creating macros has been developed for various tests, and can be improved.

次に、第4図のシミュレーション実行プログラム152
における処理の概要を第11図を用いて説明する。
Next, the simulation execution program 152 shown in FIG.
An outline of the processing will be explained using FIG. 11.

ステップ800:シミュレーションモデル作成プログラ
ム151で作られたシミ ュレーションモデル(要素接続 テーブルの形で保存)を入力す る。
Step 800: Input the simulation model created by the simulation model creation program 151 (saved in the form of an element connection table).

ステップ810:テストパターン編集プログラム153
で作られたテストパター ンを入力する。
Step 810: Test pattern editing program 153
Input the test pattern created by .

ステップ820:すべてのテストパターンについてシミ
ュレーションが終ってい れば終了し、そうでなければ。
Step 820: End if the simulation has been completed for all test patterns, otherwise.

以下の操作を実施する。Perform the following operations.

ステップ830:シミュレーション時間およびシミュレ
ーションする時間きざみ を入力する。
Step 830: Input the simulation time and simulation time step.

ステップ840:制御盤の初期状態等、シミュレーショ
ンに必要な初期条件を設 定する。この方法について詳し くは後述する。
Step 840: Set initial conditions necessary for simulation, such as the initial state of the control panel. This method will be described in detail later.

メチツブ860:以上の状況下でシミュレーションを実
施し、制御盤からの出力 パターンを推定する1本方法に ついても、詳しくは後述する。
Mechitube 860: A method for performing simulation under the above circumstances and estimating the output pattern from the control panel will be described in detail later.

ステップ880:シミュレーション結果を出力し。Step 880: Output the simulation results.

ステップ82’Oにもどる。Return to step 82'O.

以上で、シミュレーション実行プログラム152にiけ
る処理の概要の説明を終わる。初期値設定方法の説明を
行なう前に、シミュレーション実行方法について先に説
明しておく。
This completes the explanation of the outline of the processing in the simulation execution program 152. Before explaining the initial value setting method, the simulation execution method will be explained first.

このシミュレーション方法の特徴は、各要素に対し入力
信号が変化した場合にの“み選択的に出力信号を演算す
るので、シミュレーションの高速化が可能となっている
点である。ここで、信号が変化する事象をイベントと呼
ぶ、以下、第12図にそって、その処理手順を示す。
A feature of this simulation method is that the output signal is selectively calculated only when the input signal changes for each element, making it possible to speed up the simulation. A changing phenomenon is called an event, and its processing procedure will be described below along with FIG. 12.

ステップ861:対象テスト項目に対応したテストパタ
ーンをしらべ、信号値が 変化する信号を各時刻のイベン トテーブルへ登録する。
Step 861: Search the test pattern corresponding to the target test item, and register the signals whose signal values change in the event table for each time.

ステップ862:すべての時刻について終ったかどうか
チェックする。終ってい れば、1つのテスト項目に対応    艮いしたテスト
パターンによるシミ ュレーションは終了となる。そ うでなければ、時間きざみを1 ステップ進め、次の時刻につい て以下のステップを実施する。
Step 862: Check whether all times have been completed. If it is completed, the simulation using the test pattern corresponding to one test item is completed. Otherwise, advance the time increments by one step and perform the following steps for the next time.

ステップ863:時刻tのイベントテーブルをサーチす
る0次に、それらのイベ ント信号の入刃先要素名(ある いはナンバー)を要素接続チー プルにより探索し、すべてリス トアツブする。第5図の例であ れば、D083がイベント信号 だとすると、リストアツブされ るべき要素はT104のOR要 素と、T108のAM要素とな る。
Step 863: Search the event table at time t.0 Next, the cutting edge element names (or numbers) of these event signals are searched by the element connection cheeples, and all are restored. In the example of FIG. 5, if D083 is an event signal, the elements to be restored are the OR element of T104 and the AM element of T108.

ステップ864:上記のリストアツブされた要素を計算
順序テーブルに登録する。
Step 864: Register the above restored elements in the calculation order table.

ステップ865:計算順序テーブル中の要素の中から計
算実行順序指定値(シミ ュレーションモデル作成プログ ラム151で指定する。指定が ない場合には、ここで任意に順 序付けをする)の最も小さな要 :skを取り出す。上記の例にお いては、T104のOR要素の 方がT108のAM要素よりも 順序指定値が小さいので前者が 取り出される。
Step 865: Extract the smallest element of the calculation execution order designation value (specified by the simulation model creation program 151; if there is no designation, order it arbitrarily here) from the elements in the calculation order table: sk . In the above example, the OR element of T104 has a smaller order designation value than the AM element of T108, so the former is extracted.

ステップ866:取り出すべき要ikがあるがどうかチ
ェックする。存在しなけ れば、ステップ867へ、存在 すればステップ868へ迎む。
Step 866: Check whether there is any ik to be taken out. If it does not exist, the process advances to step 867; if it exists, the process advances to step 868.

ステップ867:取り出されるべき要素がないというこ
とは、1時刻のシミュレ ーションがすべて終ったことに なるので、出力指定された信号 の計算値を要素接続テーブルの 出力信号値槽より取り出し、出 力保存テーブルに移した後、1 時刻すすめ、ステップ862に もどる。
Step 867: The fact that there are no elements to be extracted means that all simulations for one time have been completed, so the calculated value of the signal specified for output is extracted from the output signal value tank of the element connection table and stored in the output storage table. After the transfer, one time passes and the process returns to step 862.

ステップ868:選出された要素kについて、要素の機
能を記述したサブルーチ ンを呼び出し、要素接続テープ ルに記述された入力信号に対応 する計算値を入力として対象要 素の出力値を計算する。
Step 868: For the selected element k, a subroutine describing the function of the element is called, and the output value of the target element is calculated using the calculated value corresponding to the input signal described in the element connection table as input.

□  ステップ869:要素接続テーブルをサーチし、
出力値は1時刻前の値と同じか どうかチェックした上で、要素 接続テーブルの出力欄に記入す る。もし、同じであれば、その 出力信号はイベントではないの で、その先の要素の計算は行な わずステップ865へ、同じで ないなら次ステツプへ。
□ Step 869: Search the element connection table,
After checking whether the output value is the same as the value one time ago, it is entered in the output column of the element connection table. If they are the same, the output signal is not an event, so the calculation for the next element is not performed and the process goes to step 865; if they are not the same, the process goes to the next step.

ステップ870:要素にの出力光の要素を要素接続テー
ブルでサーチし、それら の要素を計算順序テーブルに登 録する。
Step 870: Search the element connection table for elements of output light to the element, and register these elements in the calculation order table.

ステップ871:財政要素の次時刻の出力は現時刻の出
力変化によって変化する かどうかチェックする。変化す るかどうかは、要素の種類によ って自動的に判断することが可 能である0例えば、第5図にお いて、ANDやORは変化せず、 AMは変化することが知られて いる。変化するものとして、他 に、積分要素、W1似微分要素等 があり、これらの要素を自己フ イードバックを持つ要素と呼ぶ ことにする。
Step 871: Check whether the output of the financial element at the next time changes due to the change in the output at the current time. Whether or not it changes can be automatically determined depending on the type of element. For example, in FIG. 5, it is known that AND and OR do not change, but AM changes. Other variables that change include an integral element, a W1-like differential element, etc., and these elements will be referred to as elements with self-feedback.

もし、現時刻の出力の変化に よって次時刻の出力が変化しな いならばステップ865へ、そ うでなければ次ステツプへ。If the output changes at the current time, Therefore, the output at the next time will not change. If not, go to step 865. If not, go to the next step.

ステップ872:要素にへの入力信号を、次時点のイベ
ントテーブルへ登録し、 ステップ865へもどる。ここ での処理は、要素にへの入力が 変化しなくても、出力が変化す る自己フィードバックを含む要 素も取り換えるようにするため の処理である。
Step 872: Register the input signal to the element in the event table at the next point in time, and return to step 865. The processing here is for replacing elements that include self-feedback in which the output changes even if the input to the element does not change.

以上で、シミュレーション方法の説明を終わる。This concludes the explanation of the simulation method.

この方法は自己フィードバックを含む要素があっても選
択的に演算ができ、高速シミュレーションが可能となっ
ており、特願昭59−58251号で記述した方法を整
理したものである。
This method allows selective calculation even if there is an element including self-feedback, and enables high-speed simulation, and is a modification of the method described in Japanese Patent Application No. 58251/1983.

次に第11図の840の初期値の設定方法について説明
する。このような初期値設定方法が必要となった理由は
1次のとおりである。
Next, a method of setting the initial value at 840 in FIG. 11 will be explained. The reason why such an initial value setting method is necessary is as follows.

(1)現実の制御盤においては自然に設定される初期状
態(例:リレーのコイルのオフ状態)をシミュレーショ
ンにおいては初期条件として与えなければならない。
(1) The initial state that is naturally set in an actual control panel (for example, the OFF state of a relay coil) must be given as an initial condition in the simulation.

(2)初期条件の大部分は、その要素の種類によって自
動的に設定可能であるが、そのようにすると最初の時刻
に、選択的に演算する素子の数が多くなり、一度演算が
始まると、積分要素、擬似微分要素のような自己フィー
ドバックを含む要素がある場合には、以後の時刻でも演
算しなければならない可能性が高くなり、シミュレーシ
ョン時間が長くなる。
(2) Most of the initial conditions can be automatically set depending on the type of element, but if this is done, the number of elements to be selectively operated on will increase at the first time, and once the operation starts, , an integral element, or a pseudo-differential element that includes self-feedback, there is a high possibility that calculations will have to be performed at subsequent times, increasing the simulation time.

そこで、値を知りたい出力信号に対応する要素の正しい
初期状態のみを選択的に設定する方法を考案した。この
方法を第13図にそって記述する。
Therefore, we devised a method to selectively set only the correct initial state of the element corresponding to the output signal whose value we want to know. This method will be described along the lines of FIG.

ステップ841:要素接続テーブル出力欄をX値りリア
する。ここでX値という のは、何であってもよい値であ り、X値が入力された要素は、 演算しないものとする。
Step 841: Clear the element connection table output field by X values. Here, the X value can be any value, and the element to which the X value is input is not calculated.

ステップ842:各時点のイベントテーブル、計算順序
テーブル、サーチテープ ルをゼロクリアする。
Step 842: Clear the event table, calculation order table, and search table at each point in time to zero.

スフツブ843:値を知りたい要素Naをサーチテーブ
ルに登録する。第8図の例 において、Nα13のランプの状 態が知りたかったとすれば、Nα 13をサーチテーブルに登録す る。
Step 843: Register the element Na whose value you want to know in the search table. In the example of FIG. 8, if one wants to know the status of the lamp Nα13, Nα13 is registered in the search table.

ステップ844:サーチテーブルに要素が残っているか
どうかチェックし、残っ ていなければ、初期値の設定は 完了となる。そうでなければ、 次ステツプへ。上記の例では、 Nα13が残っているので、次ス テップへ進む。
Step 844: Check whether any elements remain in the search table. If no elements remain, the initial value setting is completed. Otherwise, go to the next step. In the above example, Nα13 remains, so proceed to the next step.

ステップ845:サーチテーブル内の要素(&i)を1
つ選出し、処理済フラグを 立てる。上記例ではiが13と なる。
Step 845: Set element (&i) in the search table to 1
Select one and set the processed flag. In the above example, i is 13.

ステップ846:要素接続テーブルにより、上記要素主
の入力元要素jを探索す る。上記例では、jが12とな る。
Step 846: Search for the input source element j of the element owner using the element connection table. In the above example, j is 12.

ステップ847:処理済フラグが立っているかどうかチ
ェックする。立っていれ ば、ステップ848へ、立って いなければステップ849へ。
Step 847: Check whether the processed flag is set. If the person is standing, go to step 848; if not, go to step 849.

上記例では立っていないのでス テップ849へ進む。ここでの 処理は、要素間にフィードバラ クがあり処理が終了しないこと などへの対処である。In the above example, it is not standing, so Proceed to step 849. here Processing is done by creating feedbars between elements. Processing may not end due to This is a measure to deal with such issues.

ステップ848:要素jは廃棄してステップ844へも
どる。
Step 848: Discard element j and return to step 844.

ステップ849:入力元要素が存在するかどうかチェッ
クする。しなければステ ツブ844にもどり、存在すれ ば、次ステツプへ。
Step 849: Check whether the input source element exists. If not, return to step 844, and if it exists, proceed to the next step.

ステップ850:要素が母線(+)に直接接続するかど
うかチェックする。接続 しなければステップ852へ。
Step 850: Check whether the element connects directly to the bus (+). If not connected, go to step 852.

そうでなければ次ステツプへ。Otherwise, go to the next step.

ステップ851:要素jを計算順序テーブルに登録する
。これは、ハードシーケ ンスについては、母線(+)側     91)から計
算するので、値を知りた い信号に接続し、かつ、母線 (+)に直接接続するものをイ ベントとして扱おうとするもの である。
Step 851: Register element j in the calculation order table. This is because the hard sequence is calculated from the bus (+) side 91), so anything that is connected to the signal whose value you want to know and that is directly connected to the bus (+) is treated as an event.

ステップ852:要素の種類が、コイル、擬似コイル(
スウィッチへの操作をコ イルの状態に模擬する)、タイ マーかどうかチェックする。そ うでなければ、ステップ854 へ進み、そうであれば1次ステ ツブへ。
Step 852: The element type is coil, pseudo coil (
(simulates the operation on the switch to the state of the coil), and checks whether it is a timer. If not, proceed to step 854; if so, proceed to the first step.

ステップ853:要素jの出力値に1値を設定する。こ
こで1値というのは、入 力値として利用される場合は0 となり、計算により1値がOで 置き換った場合にもイベントと して扱うような値である。この ようにすることにより、コイル 等の初期状態を自動的に設定す ることができる。
Step 853: Set the output value of element j to 1 value. Here, the value 1 is 0 when used as an input value, and is a value that is treated as an event even when the value 1 is replaced by O through calculation. By doing so, the initial state of the coil etc. can be automatically set.

ステップ854:サーチテーブルに入力元要素jを登録
し、ステップ844へも どる。
Step 854: Register input source element j in the search table and return to step 844.

以上で、初期値設゛定力法の説明を終わる。上記の例で
、■値が設定され両要素は、Nα10′。
This concludes the explanation of the initial value setting constant force method. In the above example, the value ■ is set and both elements are Nα10'.

11.7’ 、8.14の合計5個となる。このように
初期値を設定することにより、シミュレーションすべき
対象が限定できる。初期値の設定は1回であるのに対し
シミュレーションは各時刻での演算が必要であるので、
対象の限定により、処理時間の短縮が期待できる。
11.7' and 8.14, making a total of 5 pieces. By setting the initial values in this way, the objects to be simulated can be limited. The initial value is set once, but simulation requires calculation at each time, so
By limiting the target, processing time can be expected to be shortened.

以上で、シミュレーション実行プログラムの処理方法の
説明を終わる。
This concludes the explanation of the simulation execution program processing method.

第4図における表示用プログラム154、出力パターン
編集プログラム155の機能および構成は、特願昭58
−115848号の制御盤検査装置に同じである。また
、第2図の製品検査装置200の機能および構成も上記
の装置に同じである。
The functions and configurations of the display program 154 and output pattern editing program 155 in FIG.
It is the same as the control panel inspection device of No.-115848. Further, the function and configuration of the product inspection apparatus 200 shown in FIG. 2 are also the same as those of the above-mentioned apparatus.

つぎに、本発明の第2の実施例として、設計結果検査装
置のテストパターンの入力方法をグラフィックディスプ
レイ上に構成された制御盤実装図を利用して、テストパ
ターンを直接的に入力できるようにした装置を第2図と
第3図、および第14図と第15図により説明する。
Next, as a second embodiment of the present invention, the test pattern input method for the design result inspection apparatus is such that the test pattern can be directly input using a control panel implementation diagram configured on a graphic display. The apparatus will be explained with reference to FIGS. 2 and 3, and FIGS. 14 and 15.

本検査装置1f20は、第2図に示すように設計結果検
査袋[100と制品検査装置200と、これらを結ぶM
/T 300から構成されている。
As shown in FIG.
/T 300.

設計検査装置100の構成は第3図に示すとおりである
The configuration of the design inspection apparatus 100 is as shown in FIG.

プログラム群150の構成および相互関係は、第14図
に示すとおりである。すなわち、プログラムは、シミュ
レーションモデル作成プログラム151、シミュレーシ
ョン実行プログラム152゜テストパターン編集プログ
ラム153、表示用プログラム154、出力パターン編
集プログラム155、入力操作処理プログラム156よ
りなる。
The configuration and mutual relationships of the program group 150 are as shown in FIG. That is, the program includes a simulation model creation program 151, a simulation execution program 152, a test pattern editing program 153, a display program 154, an output pattern editing program 155, and an input operation processing program 156.

入力操作処理プログラム156は、入出力装置120よ
り入力された信号を変換して、テストパターン編集プロ
グラム153に渡したり、テストパターン入力をガイド
するメツセージを出力する機能を持つプログラムである
The input operation processing program 156 is a program that has a function of converting a signal input from the input/output device 120 and passing it to the test pattern editing program 153, or outputting a message to guide test pattern input.

以下、ディスプレイ上の制御盤実装図を利用した入力方
法の一例としてスイッチAをONにするとランプ1(以
下L1と呼ぶ)が点灯し、スイッチBをONにするとラ
ンプ2(以下L2と呼ぶ)が点灯し、スイッチA、B両
方をONにすると、LL、L2共消灯する機能を持つ制
御盤につき入力方法を第14図、第15図により説明す
る。
Below, as an example of an input method using the control panel implementation diagram on the display, when switch A is turned on, lamp 1 (hereinafter referred to as L1) lights up, and when switch B is turned on, lamp 2 (hereinafter referred to as L2) is turned on. The input method for the control panel which has the function of turning on the light and turning off both LL and L2 when both switches A and B are turned on will be explained with reference to FIGS. 14 and 15.

(1)グラフィックディスプレイ121上に検査する制
御盤の実装図(本例では画面132となる)を構成する
(1) Construct an implementation diagram (in this example, the screen 132) of the control panel to be inspected on the graphic display 121.

(2)キーボード123(またはタブレット122)に
より画面132のスイッチAをONにする信号と結果確
認データ(本例では、L1点灯)を入力する。
(2) Input a signal to turn on switch A on the screen 132 and result confirmation data (in this example, L1 lights up) using the keyboard 123 (or tablet 122).

(3)入力された信号は入力操作プログラム156でテ
ストパターン編集プログラム153のデータになるよう
変換されて、テストパターン編集プログラム153に渡
される。
(3) The input signal is converted by the input operation program 156 into data for the test pattern editing program 153, and then passed to the test pattern editing program 153.

(4)テストパターン編集プログラム153に渡された
信号は、従来の設計結果検査装置のプログラム群の処理
フローと同様にしてシミュレーション実行プログラム1
52で処理され1表示用プログラム154に入力した結
果の信号が渡される。
(4) The signal passed to the test pattern editing program 153 is processed by the simulation execution program 1 in the same manner as the processing flow of the program group of the conventional design result inspection device.
The resulting signal processed in step 52 and input to the one display program 154 is passed.

(5)表示用プログラム154は、ディスプレイ121
の両面上の装置(スイッチ、ランプ等)を結果の信号に
よって表示変更する。
(5) The display program 154 is executed on the display 121
The display of devices (switches, lamps, etc.) on both sides of the device is changed according to the resulting signal.

(6)検査員は、両面上のスイッチAが○N状態を表示
し、同時にLlが点灯することを確認して、次の入力(
スイッチAをOFF、スイッチBをON)を行なう。
(6) The inspector confirms that switch A on both sides displays the ○N state and that Ll lights up at the same time, and then inputs the following (
Turn off switch A and turn on switch B.

(7)  (3)〜(5)のようにして1両面上のLl
が消灯し、L2が点灯する0次にスイッチBをONのま
ま、スイッチAにON信号を入力するとL2が消灯する
(7) Ll on one side as in (3) to (5)
goes out and L2 lights up.0th order.If the ON signal is input to switch A while switch B remains ON, L2 goes out.

(8)テストパターンの終了値を入力すれば、両面上部
のテスト管理画面131に検査の合格(または不合格)
等のテスト結果情報が表示される。
(8) If you enter the end value of the test pattern, the test management screen 131 at the top of both sides will indicate whether the test has passed (or failed).
Test result information such as

画面モードを切換えることにより、テスト結果のグラフ
表示等が可能である。
By switching the screen mode, it is possible to display test results in graphs, etc.

画面下部のコマンド画面133に、検査員の入力をサポ
ートするガイドメツセージを出力すれば、ディスプレイ
を見ながら簡単に入力操作が行なえる。また、制御盤実
装図を利用した入力が困難な製品については、従来のテ
ストパターン作成用マクロ言語による入力方法との併用
が可能である。
By outputting guide messages to support the inspector's input on the command screen 133 at the bottom of the screen, input operations can be easily performed while looking at the display. Furthermore, for products for which it is difficult to input using a control panel implementation diagram, it is possible to use the conventional input method using a macro language for creating test patterns.

なお、ディスプレイ上に構成する制御盤実装図について
は、制御盤実装CADデータベースを利用する方法等で
容易に実現できる。
Note that the control panel mounting diagram configured on the display can be easily realized by using a control panel mounting CAD database.

以上で制御盤実装図を利用した入力方法の説明を終える
This concludes the explanation of the input method using the control panel implementation diagram.

第14図におけるシミュレーションモデル作成プログラ
ム151、シミュレーション実行プログラム152.ナ
ス1−パター2編共プログラム153、表示用プログラ
ム155の機能および構成は、特許出願番号(3183
01720)  の制御盤検査装置に同じである。また
、第2図の製品検査装置200の機能および構成も上記
の装置に同じである。
A simulation model creation program 151 and a simulation execution program 152 in FIG. The functions and configurations of the Eggplant 1-Putter 2 program 153 and the display program 155 are described in patent application number (3183
01720) is the same as the control panel inspection device. Further, the function and configuration of the product inspection apparatus 200 shown in FIG. 2 are also the same as those of the above-mentioned apparatus.

以上で制御盤検査装置の実施例の説明を終わる。This concludes the description of the embodiment of the control panel inspection device.

〔発明の効果〕〔Effect of the invention〕

本発明によれは次のような効果がある。 The present invention has the following effects.

(1)グラフィックディスプレイ上にも1成された制御
盤実装図を利用することにより実際の制御盤を操作する
イメージでテストパターンを入力できるので入力作業が
容易かつ入力ミスの少ないものになる。
(1) By using the control panel implementation diagram on the graphic display, test patterns can be input while imagining operating the actual control panel, making the input work easier and less likely to make input errors.

(2) liu品検査段階で行なう検査と同じことが設
計終了段階で行なえるので、検査作業内容が簡単になる
(2) The same inspection that is carried out at the LIU product inspection stage can be carried out at the design completion stage, so the inspection work becomes simpler.

(3)従来の制御盤検査装置に比べ、初期状態入力の手
間が低減できると共に、シミュレーションの範囲が限定
されるので、シミュレーション時間が低減され、これに
より、検査工程の短縮、が可能となる。
(3) Compared to conventional control panel inspection devices, the effort required to input the initial state can be reduced, and the range of simulation is limited, so simulation time is reduced, thereby making it possible to shorten the inspection process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は制御盤の設計、製造、検査の手順の概略図、第
2図は制御盤検査装置の全体構成図、第3図は設計結果
検査装置とその入力部の構成図、第4図は設計結果検査
装置用プログラムの構成図、第5図は図形データの一例
を示す図、第6図は要素接続テーブルの一例を示す図、
第7図はハードシーケンス部の一例を示す図、第8図は
その論理図、第9図はその要素接続テーブルの一部を示
す図、第10図はシミュレーションモデルの構成と信号
の流れを示す図、第11図はシミュレーション実行プロ
グラムの概略処理手順図、第12図はシミュレーション
実行手順を示す図、第13図は初期値設定方法を示す図
、第14図は設計結果検査装置用プログラムの構成およ
び相互関係を示す図、第15図はテストパターン入出力
装置の構成例を示す図である。 20・・・制御盤検査装置、100・・・設計結果検査
装置、20o・・・製品検査装置、300・・・M/T
、500・・・制御盤製品、120・・・テストパター
ン入出力装置。 第 l 埠 第  11   口 第 12  記
Figure 1 is a schematic diagram of the procedure for designing, manufacturing, and inspecting a control panel, Figure 2 is an overall configuration diagram of the control panel inspection device, Figure 3 is a configuration diagram of the design result inspection device and its input section, and Figure 4 is a configuration diagram of a program for a design result inspection device, FIG. 5 is a diagram showing an example of graphic data, FIG. 6 is a diagram showing an example of an element connection table,
Figure 7 shows an example of the hard sequence part, Figure 8 shows its logical diagram, Figure 9 shows part of its element connection table, and Figure 10 shows the configuration of the simulation model and signal flow. Figure 11 is a schematic processing procedure diagram of the simulation execution program, Figure 12 is a diagram showing the simulation execution procedure, Figure 13 is a diagram showing the initial value setting method, and Figure 14 is the configuration of the program for the design result inspection device. FIG. 15 is a diagram showing a configuration example of a test pattern input/output device. 20... Control panel inspection device, 100... Design result inspection device, 20o... Product inspection device, 300... M/T
, 500...Control panel product, 120...Test pattern input/output device. Port No. 11 Port No. 12

Claims (1)

【特許請求の範囲】 1、コンピュータ利用の制御盤検査装置において、制御
盤の設計結果を模擬する制御盤モデルと、該制御盤によ
り制御される制御対象を模擬する制御対象モデルおよび
、該モデルに対するテスト用入力パターンをコンピュー
タに入力して上記モデルの動作をコンピュータ上で模擬
する上で、模擬対象の初期状態を自動的に設定するとと
もに、知りたい出力に関連する範囲のみを抽出する制御
盤設計結果検査手段と、 検査結果を示す出力パターンのうち正しいと判断された
出力パターンと、それに対応する入力パターンを格納す
る外部記憶手段と、 上記検査手段により検査された設計結果に基づき製造さ
れた制御盤に対して、テスト用の入力パターンを上記記
憶手段より読み出し付与したときに該制御盤から出力さ
れた出力パターンが上記記憶手段中の対応するパターン
と合致するかどうかを調べる演算をおこなつて上記製造
された制御盤を検査する製品検査手段とを備えたことを
特徴とする制御盤検査装置。 2、コンピュータ利用の制御盤検査装置において、制御
盤の設計結果と該制御盤検査装置により制御される制御
対象を表わす模擬モデルおよび該モデルに対するテスト
用入力パターンを制御盤を模擬した両面上より直接的に
入力する入力手段と、上記テスト用入力パターンをコン
ピュータ内で模擬することにより上記設計結果を検査す
る検査手段と、検査の結果を示す出力パターンのうち正
しいと判断された出力パターンと対応する入力パターン
とを格納する外部記憶手段と、上記検査手段により検査
された設計結果にもとづき製造された制御盤にたいして
テスト用入力パターンを上記記憶手段より読み出して付
与したとき該制御盤から出力された出力パターンが上記
記憶手段中の対応する出力パターンと合致するか調べる
演算をおこなつて上記製造された制御盤を検査する製品
検査手段とを備えたことを特徴とする制御盤検査装置。
[Claims] 1. In a control panel inspection device using a computer, a control panel model that simulates a design result of a control panel, a controlled object model that simulates a controlled object controlled by the control panel, and a control panel model that simulates a controlled object controlled by the control panel, and A control panel design that automatically sets the initial state of the simulation target and extracts only the range related to the output you want to know, when inputting test input patterns into the computer and simulating the operation of the above model on the computer. a result inspection means; an external storage means for storing an output pattern determined to be correct among the output patterns indicating the inspection results and an input pattern corresponding to the output pattern; and a control manufactured based on the design result inspected by the inspection means. When a test input pattern is read from the storage means and applied to the control panel, an operation is performed to check whether the output pattern output from the control panel matches the corresponding pattern in the storage means. A control panel inspection device comprising: product inspection means for inspecting the manufactured control panel. 2. In a computer-based control panel inspection device, the design results of the control panel, a simulated model representing the control object controlled by the control panel inspection device, and a test input pattern for the model are directly displayed on both sides of the control panel. an input means for inputting an input pattern, an inspection means for inspecting the design result by simulating the test input pattern in a computer, and an output pattern corresponding to an output pattern determined to be correct among the output patterns indicating the inspection results. an external storage means for storing the input pattern; and an output output from the control panel when the test input pattern is read from the storage means and applied to the control panel manufactured based on the design result inspected by the inspection means. A control panel inspection device comprising: product inspection means for inspecting the manufactured control panel by performing calculations to check whether the pattern matches a corresponding output pattern in the storage means.
JP59182632A 1984-09-03 1984-09-03 Control panel inspection instrument Pending JPS6162109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59182632A JPS6162109A (en) 1984-09-03 1984-09-03 Control panel inspection instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59182632A JPS6162109A (en) 1984-09-03 1984-09-03 Control panel inspection instrument

Publications (1)

Publication Number Publication Date
JPS6162109A true JPS6162109A (en) 1986-03-31

Family

ID=16121682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182632A Pending JPS6162109A (en) 1984-09-03 1984-09-03 Control panel inspection instrument

Country Status (1)

Country Link
JP (1) JPS6162109A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201706A (en) * 1988-02-08 1989-08-14 Matsushita Refrig Co Ltd Method for inspecting controller of refrigerator, or the like

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201706A (en) * 1988-02-08 1989-08-14 Matsushita Refrig Co Ltd Method for inspecting controller of refrigerator, or the like

Similar Documents

Publication Publication Date Title
US4675832A (en) Visual display logic simulation system
JP2002530659A (en) IC test software system for mapping logic functional test data of a logic integrated circuit to a physical representation
JPS63132346A (en) Defect separation for digital logic circuit
JPS6162109A (en) Control panel inspection instrument
JPS608906A (en) Control panel inspecting device
JPH09171056A (en) Test design method and device, test method and device
JPH09319777A (en) Fault analytic method for electrical circuit
JP2940586B2 (en) Simulation test method for plant control device and simulator for plant control device
JPS6330911A (en) Method for simulation of control board
JP2507294B2 (en) Control panel inspection method
JP2557856B2 (en) CAD system
JPH0319085A (en) Logical design supporting device
JPS60204010A (en) Control panel inspecting device
Solecky et al. Test data verification-not just the final step for test data before release for production testing
JPS62177637A (en) Display system for simulation result
JPH07105256A (en) Logic simulation system
JPH0418678A (en) Method for displaying simulation result of logic circuit
JPH08287134A (en) Verifying method for logic circuit
JPS63228080A (en) Testing device
JPH06266791A (en) Verifying support device of logical circuit
JPH029370B2 (en)
JP2003078232A (en) Visual inspection supporting system for printed circuit board
JP2002257891A (en) Test aiding device
JPS63305265A (en) Fault analyzing apparatus for semiconductor integrated circuit
JPH06203093A (en) Logic circuit description inspection device