JPS6154416B2 - - Google Patents
Info
- Publication number
- JPS6154416B2 JPS6154416B2 JP53103802A JP10380278A JPS6154416B2 JP S6154416 B2 JPS6154416 B2 JP S6154416B2 JP 53103802 A JP53103802 A JP 53103802A JP 10380278 A JP10380278 A JP 10380278A JP S6154416 B2 JPS6154416 B2 JP S6154416B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- value
- ultrasonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010354 integration Effects 0.000 claims description 5
- 238000012285 ultrasound imaging Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 12
- 230000001960 triggered effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000002604 ultrasonography Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 210000001835 viscera Anatomy 0.000 description 1
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】
本発明は、超音波による断面像を得る超音波映
像装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an ultrasonic imaging device that obtains cross-sectional images using ultrasonic waves.
超音波映像装置の１種に、生体の断面像を得る
超音波診断装置がある。超音波診断装置は超音波
パルスを生体内に発射し、体内から反射してきた
超音波を受波し内蔵の形状とか質的な情報を得る
装置である。このような装置では、通常反射波か
ら得た電気信号により輝度変調し断面像を表示す
る。ところが、生体内からの反射波は生体の部位
や人によつて非常に異なるので、断面像を得よう
とする部位あるいは患者が代わる毎に、利得調整
つまみを回して良好な断面像が得られるように調
節しなければならず煩雑である。 One type of ultrasound imaging device is an ultrasound diagnostic device that obtains a cross-sectional image of a living body. Ultrasonic diagnostic equipment is a device that emits ultrasonic pulses into a living body and receives the reflected ultrasound waves from within the body to obtain qualitative information such as the shape of internal organs. Such devices usually display cross-sectional images by modulating the brightness using electrical signals obtained from reflected waves. However, since the reflected waves from inside the body vary greatly depending on the body part and person, it is necessary to turn the gain adjustment knob each time the body part or patient changes to obtain a good cross-sectional image. It is complicated to adjust accordingly.
本発明は、このような従来の超音波映像装置の
問題点に鑑みてなされたもので、常に良好な断面
像が得られる超音波映像装置を提供することを目
的とする。 The present invention has been made in view of the problems of conventional ultrasound imaging devices, and an object of the present invention is to provide an ultrasound imaging device that can always obtain good cross-sectional images.
本発明は、超音波を受波して得た電気信号を増
幅する増幅器の利得を次のように変える。即ち、
この増幅器の出力信号を一定期間にわたつて積分
して得た値又はこれに対応する値と予め定めた値
を比較しこの差に応じて前記増幅器の利得を制御
する。すると、前記増幅器の出力信号から作成さ
れる断面像は良好な像となる。この発明は特に、
超音波振動子により受渡される超音波が比較的連
続している場合に効果がある。 The present invention changes the gain of an amplifier that amplifies an electrical signal obtained by receiving ultrasonic waves as follows. That is,
A value obtained by integrating the output signal of this amplifier over a certain period of time or a value corresponding thereto is compared with a predetermined value, and the gain of the amplifier is controlled according to this difference. Then, the cross-sectional image created from the output signal of the amplifier becomes a good image. In particular, this invention
This is effective when the ultrasonic waves delivered by the ultrasonic transducer are relatively continuous.
以下、本発明の実施例について述べる。第１図
に、本発明をリニア走査方式の電子走査形超音波
診断装置に適用した一実施例の回路構成を示す。
同図で１０の部分は、増幅器が制御電圧により利
得の変化するものである以外は従来の超音波診断
装置とほぼ同様な構成であり、１１の部分は上記
増幅器の利得を制御する電圧を作る、本発明に特
有の部分である。１０の部分は、一列に配列され
たｎ個の超音波振動子T1〜Tnと、これらの振動
子に対応して設けられたスイツチS1〜Snと、こ
れらのスイツチを介して上記超音波振動子に印加
する駆動パルスを作るパルサ１２と、上記超音波
振動子T1〜Tnで受波して得た電気信号を信号処
理する受信回路１３と、この受信回路１３出力を
検波する検波回路１４と、この検波出力を増幅す
る利得可変増幅器１５と、この増幅器出力により
断面像を表示する表示装置１６と、この表示装置
１６の走査及びスイツチS1〜Snの開閉制御によ
る超音波の走査を制御する制御回路１７と、この
制御回路１７とパルサ１２に基準パルスを供給す
る基準パルス発生回路１８とから成る。 Examples of the present invention will be described below. FIG. 1 shows a circuit configuration of an embodiment in which the present invention is applied to an electronic scanning ultrasonic diagnostic apparatus using a linear scanning method.
In the figure, the section 10 has almost the same configuration as a conventional ultrasonic diagnostic device, except that the amplifier has a gain that changes depending on the control voltage, and the section 11 generates the voltage that controls the gain of the amplifier. , which is a part unique to the present invention. The part 10 includes n ultrasonic transducers T 1 to Tn arranged in a row, switches S 1 to Sn provided corresponding to these transducers, and the ultrasonic wave transmitted through these switches. A pulser 12 that generates drive pulses to be applied to the transducers, a receiving circuit 13 that processes electrical signals received by the ultrasonic transducers T1 to Tn, and a detection circuit that detects the output of this receiving circuit 13. 14, a variable gain amplifier 15 for amplifying this detection output, a display device 16 for displaying a cross-sectional image using the output of this amplifier, and scanning of the display device 16 and scanning of ultrasonic waves by controlling the opening and closing of switches S 1 to Sn. It consists of a control circuit 17 for controlling, and a reference pulse generating circuit 18 for supplying reference pulses to this control circuit 17 and the pulser 12.
一定の繰返し周波数（レート周波数）で基準パ
ルス発生回路１８から出力された基準パルスは、
パルサ１２で高電圧の駆動パルスとされ、ｎ個の
スイツチS1〜Snのうち閉じているものを介して
対応する超音波振動子に印加され、生体内に超音
波パルスが送波される。スイツチS1〜Snは、制
御回路１７により例えば３個ずつ閉じられる。上
記駆動パルスの印加された超音波振動子で受波さ
れた反射超音波の電気信号は、スイツチを介して
合成され、受信回路１３、検波回路１４、利得可
変増幅器１５を通つて表示装置１６に表示され
る。基準パルス発生回路１８から基準パルスが出
力される度にスイツチS1〜Snが切り換えられ送
波、受波、表示がなされリニア走査断面像が得ら
れる。 The reference pulse output from the reference pulse generation circuit 18 at a constant repetition frequency (rate frequency) is
The pulser 12 generates a high-voltage drive pulse, which is applied to the corresponding ultrasonic transducer via the closed one of the n switches S 1 to Sn, and the ultrasonic pulse is transmitted into the living body. The switches S 1 to Sn are closed by the control circuit 17, for example, three at a time. The electric signals of the reflected ultrasonic waves received by the ultrasonic transducer to which the driving pulse has been applied are synthesized via a switch, and sent to a display device 16 through a receiving circuit 13, a detection circuit 14, and a variable gain amplifier 15. Is displayed. Every time a reference pulse is output from the reference pulse generation circuit 18, the switches S 1 to Sn are switched to perform wave transmission, wave reception, and display, thereby obtaining a linear scanning cross-sectional image.
一方、１１は利得可変増幅器１５の利得を制御
する自動利得制御回路である。この自動利得制御
回路１１は、利得可変増幅器１５の出力を積分す
る積分回路１９と、この積分値の最大値を検出す
る最大値検出回路２０と、この最大値から予め定
めた基準設定電圧Vrを差し引く減算回路２１
と、この回路２１の出力と後述する記憶回路出力
を加算する加算回路２２と、この回路２２出力を
記憶する第１の記憶回路２３と、この回路２３の
出力を記憶し記憶値を上記加算回路２２に供給す
る第２の記憶回路２４等からなる。 On the other hand, 11 is an automatic gain control circuit that controls the gain of the variable gain amplifier 15. This automatic gain control circuit 11 includes an integration circuit 19 that integrates the output of the variable gain amplifier 15, a maximum value detection circuit 20 that detects the maximum value of this integrated value, and a predetermined reference setting voltage Vr from this maximum value. Subtraction circuit 21 for subtraction
an adder circuit 22 that adds the output of this circuit 21 and the output of a memory circuit to be described later; a first memory circuit 23 that stores the output of this circuit 22; and a first memory circuit 23 that stores the output of this circuit 23 and stores the stored value in the adder circuit 22, and the like.
積分回路１９、第２の記憶回路２４、第１の記
憶回路２３、最大値検出回路２０にはスイツチ１
９ａ，２４ａ，２３ａ，２０ａが設けられてお
り、これらのスイツチは、各々基準パルス発生回
路１８の出力でトリガされる単安定マルチバイブ
レータ（以下、Ｍ・Ｍという。）１９ｂ、Ｍ・Ｍ
２４ｂ、このＭ・Ｍ２４ｂでトリガされるＭ・Ｍ
２３ｂ、このＭ・Ｍ２３ｂでトリガされるＭ・Ｍ
２０ｂによつて開閉制御されている。 The integration circuit 19, the second storage circuit 24, the first storage circuit 23, and the maximum value detection circuit 20 include the switch 1.
9a, 24a, 23a, 20a are provided, and these switches are monostable multivibrators (hereinafter referred to as M・M) 19b, M・M triggered by the output of the reference pulse generation circuit 18, respectively.
24b, M・M triggered by this M・M24b
23b, M・M triggered by this M・M23b
Opening/closing is controlled by 20b.
第１図の実施例の動作を第２図を用いて述べ
る。基準パルス発生回路１８出力の第２図ａの如
き基準パルスはパルサ１２に供給され超音波パル
スが送波されるが、一方このパルスはＭ・Ｍ１９
ｂにも供給されその立上りでトリガされ基準パル
スの幅よりも少し長い時間だけ準安定の状態を保
つ第２図ｂに示すリセツトパルスを出力する。こ
の間、スイツチ１９ａは開状態となつているの
で、第２図ｂに示すパルスの０状態のときスイツ
チ１９ａは閉じ、積分回路１９は反射信号を積分
する。Ｍ・Ｍ１９ｂの出力パルス幅を基準パルス
の幅よりも広くしてあるのは超音波パルス送波時
のインパルスをも積分することを防止する為であ
る。積分回路１９はこのように１レート期間Ｒ毎
に積分し、その積分値を順次最大値検出回路２０
に供給する。最大値検出回路２０は供給された１
レート期間毎の積分値の大小を順次比較し、大き
い方の値を保持していくことにより、１フレーム
期間Ｆ内の最大積分値を検出する。そして減算回
路２１に供給する。減算回路２１はこの最大積分
値を、予め定められた基準設定電圧値Vrから差
し引き、その差電圧を加算回路２２に供給する。
加算回路２２は減算回路２１からの差電圧と、第
２の記憶回路２４からの記憶電圧とを加算し、そ
の加算電圧を第１の記憶回路２３に供給する。第
１の記憶回路２３はこの供給された電圧を記憶す
るとともに読み出して利得可変増幅器１５に供給
する。 The operation of the embodiment shown in FIG. 1 will be described using FIG. 2. The reference pulse as shown in FIG. 2a output from the reference pulse generation circuit 18 is supplied to the pulser 12 and an ultrasonic pulse is transmitted, but on the other hand, this pulse is
b, and is triggered at the rising edge of the pulse and outputs the reset pulse shown in FIG. 2b, which remains in a metastable state for a period slightly longer than the width of the reference pulse. During this time, the switch 19a is in the open state, so when the pulse is in the 0 state shown in FIG. 2b, the switch 19a is closed and the integrating circuit 19 integrates the reflected signal. The reason why the output pulse width of the M/M 19b is made wider than the width of the reference pulse is to prevent the impulse during ultrasonic pulse transmission from being integrated. The integration circuit 19 integrates every rate period R in this way, and sequentially transmits the integrated value to the maximum value detection circuit 20.
supply to. The maximum value detection circuit 20 receives the supplied 1
The maximum integral value within one frame period F is detected by sequentially comparing the magnitude of the integral value for each rate period and retaining the larger value. Then, it is supplied to the subtraction circuit 21. The subtraction circuit 21 subtracts this maximum integrated value from a predetermined reference setting voltage value Vr, and supplies the difference voltage to the addition circuit 22.
The adding circuit 22 adds the difference voltage from the subtracting circuit 21 and the storage voltage from the second storage circuit 24 and supplies the added voltage to the first storage circuit 23 . The first storage circuit 23 stores this supplied voltage, reads it out, and supplies it to the variable gain amplifier 15 .
一方、基準パルス発生回路１８からは第２図ｃ
に示すように、各フレームの動作開始時に基準パ
ルスａの立上りに同期し、かつこの基準パルスａ
とほぼ等しいパルス幅の基準パルスｃが発生され
Ｍ・Ｍ２４ｂに供給される。Ｍ・Ｍ２４ｂはその
基準パルスｃの立上りでトリガされ、極小幅のパ
ルス（第２図ｄ）を出力する。この出力はＭ・Ｍ
２３ｂに供給され、その立下りでトリガされて第
２図ｅに示す如き極小幅のパルスが出力される。
更にこの出力はＭ・Ｍ２０ｂに供給され、その立
下りでトリガされて第２図ｆに示すパルスが出力
される。なお、上記Ｍ・Ｍ２４ｂ，２３ｂ，２０
ｂから出力されるパルスｄ，ｅ，ｆの各パルス幅
は、基準パルスｃのほぼ1/3の幅に設定されてい
る。 On the other hand, from the reference pulse generation circuit 18, as shown in FIG.
As shown in FIG.
A reference pulse c having a pulse width approximately equal to that is generated and supplied to the M/M 24b. The M/M 24b is triggered by the rising edge of the reference pulse c and outputs a pulse with an extremely small width (FIG. 2d). This output is M・M
23b, and is triggered by the falling edge of the signal to output a pulse with an extremely small width as shown in FIG. 2e.
Furthermore, this output is supplied to the M.M20b, which is triggered by the falling edge of the signal and outputs the pulse shown in FIG. 2f. In addition, the above M・M24b, 23b, 20
The width of each of the pulses d, e, and f outputted from b is set to approximately ⅓ of the width of the reference pulse c.
第２図ｄのパルスが供給されると、スイツチ２
４ａが閉じられ、第２の記憶回路２４の内容がク
リアされ、代わりに第１の記憶回路２３の内容が
この第２の記憶回路２４に記憶される。また第２
図ｅのパルスが供給されると、スイツチ２３ａが
閉じられ、第１の記憶回路２３の内容がクリアさ
れ、代わりに加算回路２２の出力が記憶される。
更に第２図ｆのパルスが供給されると、スイツチ
２０ａが閉じられ最大値保持回路２０の保持して
いた最大積分値がクリアされる（第２図ｇ）。 When the pulse of FIG. 2d is applied, switch 2
4a is closed, the contents of the second storage circuit 24 are cleared, and the contents of the first storage circuit 23 are stored in this second storage circuit 24 instead. Also the second
When the pulse of Figure e is applied, the switch 23a is closed, the contents of the first storage circuit 23 are cleared, and the output of the adder circuit 22 is stored instead.
When the pulse shown in FIG. 2f is further supplied, the switch 20a is closed and the maximum integral value held by the maximum value holding circuit 20 is cleared (FIG. 2g).
したがつて最初の１フレーム目（第１フレー
ム）では、動作開始時、最大値検出回路２０から
の出力は零であるので減算回路２１の出力はVr
となり、また、この段階では第２の記憶回路２４
の記憶値も零であるので、加算回路２２の出力も
Vrとなる。この電圧は前述のように第２図ｅの
パルスのタイミングにより第１の記憶回路２３に
記憶される。すなわち、第１フレームの動作開始
時においては、第１の記憶回路２３には電圧Vr
が記憶保持され、この記憶値は、すぐさま読み出
されて利得可変増幅器１５に供給される。第１の
記憶回路２３の記憶値は次のパルスｅの供給時
点、すなわち第２フレームの開始時点までは更新
されないので、最大値検出回路２０の出力が変化
して加算回路２２の出力が変化しても、この第１
フレーム期間中は制御電圧Vrによつて利得制御
がなされる。 Therefore, in the first frame (first frame), at the start of operation, the output from the maximum value detection circuit 20 is zero, so the output from the subtraction circuit 21 is Vr.
Also, at this stage, the second storage circuit 24
Since the stored value of is also zero, the output of the adder circuit 22 is also
It becomes Vr. This voltage is stored in the first storage circuit 23 according to the pulse timing shown in FIG. 2e, as described above. That is, at the start of the operation of the first frame, the voltage Vr is applied to the first memory circuit 23.
This stored value is immediately read out and supplied to the variable gain amplifier 15. Since the stored value of the first storage circuit 23 is not updated until the next pulse e is supplied, that is, the start of the second frame, the output of the maximum value detection circuit 20 changes and the output of the addition circuit 22 changes. However, this first
During the frame period, gain control is performed by control voltage Vr.
この第１フレーム期間が終了し、第２フレーム
期間が開始されると、前述のように第１の記憶回
路２３に記憶されていた電圧値Vrはパルスｄの
タイミングで第２の記憶回路２４に記憶される。
一方この時点では、第１フレームにおける最大積
分値が最大値検出回路２０で検出され、減算回路
２１に供給されている。その最大値積分値をe0と
すると減算回路２１の出力はVr−K1e0となる。
但しK1はe0にかかる定数である。この減算回路
２１の出力は加算回路２２において先ほど第２の
記憶回路２４に記憶した電圧値Vrと加算されVr
＋K2（Vr−K1e0）となる。但しK2は加算回路２２
における定数である。この加算回路２２の出力
は、パルスｅのタイミングで第１の記憶回路２３
に記憶される。従つて第２フレーム期間において
はVr＋K2（Vr−K1e0）の制御電圧が利得可変増幅
器１５に供給されることになる。この制御電圧は
第３フレームの開始時に第２の記憶回路２４に記
憶される。そして以後同様の動作により１フレー
ム毎に利得可変増幅器１５に与える制御電圧が設
定され、自動的に利得制御が行われる。このよう
に、この発明によると、前の１フレームの最大積
分値に応じて次の１フレーム期間の利得が制御さ
れる。なお、この実施例では１フレームの最大積
分値に応じて利得制御を行つているが、これは輝
度（利得）の上がり過ぎにより、被検体像が不鮮
明に表示されるのを防止するためである。 When the first frame period ends and the second frame period starts, the voltage value Vr stored in the first storage circuit 23 as described above is transferred to the second storage circuit 24 at the timing of the pulse d. be remembered.
On the other hand, at this point, the maximum integrated value in the first frame is detected by the maximum value detection circuit 20 and supplied to the subtraction circuit 21. Letting the maximum integrated value be e 0 , the output of the subtraction circuit 21 will be Vr-K 1 e 0 .
However, K 1 is a constant applied to e 0 . The output of this subtraction circuit 21 is added to the voltage value Vr previously stored in the second storage circuit 24 in an addition circuit 22, and Vr
+K 2 (Vr−K 1 e 0 ). However, K 2 is the adder circuit 22
is a constant in . The output of this adder circuit 22 is sent to the first storage circuit 23 at the timing of pulse e.
is memorized. Therefore, a control voltage of Vr+K 2 (Vr-K 1 e 0 ) is supplied to the variable gain amplifier 15 during the second frame period. This control voltage is stored in the second storage circuit 24 at the start of the third frame. Thereafter, a similar operation is performed to set the control voltage applied to the variable gain amplifier 15 for each frame, and gain control is automatically performed. As described above, according to the present invention, the gain of the next frame period is controlled according to the maximum integral value of the previous frame. Note that in this embodiment, gain control is performed according to the maximum integral value of one frame, but this is to prevent the subject image from being displayed unclearly due to excessive increase in brightness (gain). .
上記実施例は、１フレーム分の反射信号を１走
査線分毎に積分し、その積分値の最大値に合わせ
て次の１フレームにおける利得可変増幅器の利得
を設定している。この方式によれば走査線毎に反
射信号の変動がある場合にも、最も反射信号の強
い走査線に合わせて利得が設定される。しかし、
本発明はこれに限られず、１フレーム分の反射信
号を積分し、この分値に合わせて利得を設定して
もよい。この種の実施例を第３図及び第４図によ
つて説明する。第３図において１０の部分は第１
図の実施例と同じ回路構成であり、３１の部分
（自動利得制御回路）は第１図の実施例と異な
る。異なる点は、第１図の最大値検出回路２０及
びＭ・Ｍが１個不要となつていること等である。
積分回路３９、減算回路４１、加算回路４２、第
１の記憶回路４３第２の記憶回路４４等は第１図
の１９，２１，２２，２３，２４等に対応し同様
に動作する。 In the above embodiment, the reflected signal for one frame is integrated for each scanning line, and the gain of the variable gain amplifier for the next frame is set in accordance with the maximum value of the integrated value. According to this method, even if there is a variation in reflected signals for each scanning line, the gain is set in accordance with the scanning line with the strongest reflected signal. but,
The present invention is not limited to this, and the reflected signal for one frame may be integrated, and the gain may be set according to this integrated value. An embodiment of this type will be explained with reference to FIGS. 3 and 4. In Figure 3, the part 10 is the first
The circuit configuration is the same as the embodiment shown in the figure, but the portion 31 (automatic gain control circuit) is different from the embodiment shown in FIG. The difference is that the maximum value detection circuit 20 and M.M shown in FIG. 1 are no longer required.
The integrating circuit 39, the subtracting circuit 41, the adding circuit 42, the first memory circuit 43, the second memory circuit 44, etc. correspond to 19, 21, 22, 23, 24, etc. in FIG. 1 and operate in the same manner.
この実施例では、積分回路３９は超音波の反射
信号を１レート（Ｒ）毎に積分するのではなく１
フレーム期間(F)にわたつて積分する。但し超音波
パルスの送波時のインパルスが積分されないよう
に、超音波パルスの送波時の所定の期間だけスイ
ツチ３９ａを閉じて積分動作を中止する。すなわ
ちこの積分回路３９は第１図の積分回路１９とは
ちがつて、スイツチ３９ａが閉じると、単に積分
動作を中止するよう構成されている。なお、１フ
レーム期間が終了すると、積分回路３９はリセツ
トれる。減算回路４１では上記積分値を基準設定
電圧値Vrから減算する。積分回路３９の出力電
圧をe0とすれば減算回路４１出力はVr−K1e0と
なる。K1はe0にかかる定数であり、減算回路４
１の抵抗値により調整できる。この出力は加算回
路４２において第２の記憶回路４４の記憶値と加
算され第１の記憶回路４３に記憶されその記憶電
圧は可変利得増幅器１５にその制御電圧として印
加される。 In this embodiment, the integrating circuit 39 does not integrate the reflected ultrasonic signal for each rate (R), but for each rate (R).
Integrate over the frame period (F). However, in order to prevent the impulse during the transmission of the ultrasonic pulse from being integrated, the switch 39a is closed for a predetermined period during the transmission of the ultrasonic pulse to stop the integration operation. That is, unlike the integrating circuit 19 shown in FIG. 1, this integrating circuit 39 is constructed so that when the switch 39a is closed, the integrating operation is simply stopped. Note that when one frame period ends, the integrating circuit 39 is reset. The subtraction circuit 41 subtracts the above integral value from the reference setting voltage value Vr. If the output voltage of the integrating circuit 39 is e0 , the output of the subtracting circuit 41 is Vr- K1e0 . K 1 is a constant applied to e 0 , and the subtraction circuit 4
It can be adjusted by the resistance value of 1. This output is added to the stored value of the second storage circuit 44 in the adder circuit 42 and stored in the first storage circuit 43, and the stored voltage is applied to the variable gain amplifier 15 as its control voltage.
積分回路３９、第１の記憶回路４３、第２の記
憶回路４４のスイツチ３９ａ，４３ａ，４４ａは
Ｍ・Ｍ３９ｂ，４３ｂ，４４ｂによつて次のよう
に制御される。即ち、Ｍ・Ｍ３９ｂには基準パル
ス発生回路１８から第４図Ａの如く基準パルスが
供給され、この立上りでトリガされた第４図Ｂの
如きパルスを出力する。この出力によつてスイツ
チ３９ａが閉じられるので、超音波パルス発生時
を除き、１フレームにわたつて積分される。Ｍ・
Ｍ４４ｂには第４図Ｃの如きフレームパルスが供
給れておりその立上りによつてトリガされた第４
図Ｄの如きパルスを出力する。Ｍ・Ｍ４３ｂはＤ
のパルスの立下りによつてトリガされＥなるパル
スを出力する。即ち、第２の記憶回路４４の記憶
値が加算回路４２にて加算された後、スイツチ４
４ａが閉じ内容がクリアされ、第１の記憶回路４
３の内容が第２の記憶回路４４に記憶され、その
後スイツチ４３ａが閉じ第１の記憶回路４３がク
リアされる。このようにして、１フレーム分の積
分値の高低に応じた電圧値が利得可変増幅器１５
に印加され、利得が制御される。 The switches 39a, 43a, and 44a of the integrating circuit 39, the first memory circuit 43, and the second memory circuit 44 are controlled by the M*Ms 39b, 43b, and 44b as follows. That is, the M/M 39b is supplied with a reference pulse as shown in FIG. 4A from the reference pulse generation circuit 18, and outputs a pulse as shown in FIG. 4B triggered at the rising edge of the reference pulse. Since the switch 39a is closed by this output, the signal is integrated over one frame except when an ultrasonic pulse is generated. M.
A frame pulse as shown in FIG. 4C is supplied to M44b, and the fourth pulse triggered by the rising edge of the frame pulse is
Outputs a pulse as shown in Figure D. M・M43b is D
It is triggered by the falling edge of the pulse E and outputs the pulse E. That is, after the stored value of the second storage circuit 44 is added by the addition circuit 42, the switch 4
4a is closed, the contents are cleared, and the first memory circuit 4
3 is stored in the second storage circuit 44, and then the switch 43a is closed and the first storage circuit 43 is cleared. In this way, the voltage value corresponding to the level of the integral value for one frame is adjusted to the variable gain amplifier 15.
and the gain is controlled.
上記実施例はいずれも反射信号を積分しその積
分値に応じて利得可変増幅器の利得を変えてい
る。通常、超音波診断装置などでは生体の各部か
ら反射波が返つてくるので反射信号はレベル変動
の少ない連続波となつており、積分すれば雑音の
影響において利得が乱されることが少ないという
利点がある。 In all of the above embodiments, the reflected signal is integrated and the gain of the variable gain amplifier is changed according to the integrated value. Normally, in ultrasonic diagnostic equipment, reflected waves are returned from various parts of the living body, so the reflected signals are continuous waves with little level fluctuation, and the advantage is that when integrated, the gain is less likely to be disturbed by the influence of noise. There is.
本発明はリニア走査方式の装置だけでなく、セ
クタ走査方式の装置にも適用でき、又、超音波診
断装置だけでなく他の超音波映像装置にも適用で
きる。更に、本発明は超音波の送受波に同じ振動
子を用いるものだけでなく、送波を別の超音波振
動子によつて行なう装置にも適用できる。 The present invention can be applied not only to linear scanning type devices but also to sector scanning type devices, and can be applied not only to ultrasound diagnostic devices but also to other ultrasound imaging devices. Further, the present invention can be applied not only to devices that use the same transducer for transmitting and receiving ultrasonic waves, but also to devices that transmit waves using different ultrasonic transducers.
本発明によれば、超音波を受送して得た電気信
号（反射信号）を増幅する増幅器の利得を、この
増幅器出力の信号の積分値に応じて自動的に制御
する。したがつて、断面像を得る部位又は人が手
動操作により調整する必要がなく取り扱いが非常
に簡単となり、しかも常に良好な断面像が得られ
る。又、超音波の受波を行なう超音波振動子を有
する探触子の変換毎に利得調整を手動で行なう必
要がない。更に、本発明において断面像の利得は
自動的に設定されるので、断面像を写真撮影等す
る場合にはカメラの設定条件を一定にでき常に良
好な記録断面像が得られる。又、利得調整が固定
あるいは半固定となる為装置の信頼性が向上す
る。 According to the present invention, the gain of the amplifier that amplifies the electric signal (reflected signal) obtained by transmitting and receiving ultrasonic waves is automatically controlled according to the integral value of the signal output from the amplifier. Therefore, there is no need for manual adjustment by the site or person from whom the cross-sectional image is to be obtained, making handling extremely easy, and moreover, good cross-sectional images can always be obtained. Further, it is not necessary to manually adjust the gain every time a probe having an ultrasonic transducer that receives ultrasonic waves is converted. Further, in the present invention, the gain of the cross-sectional image is automatically set, so when photographing the cross-sectional image, the camera setting conditions can be kept constant, and good recorded cross-sectional images can always be obtained. Furthermore, since the gain adjustment is fixed or semi-fixed, the reliability of the device is improved.
第１図は本発明一実施例の回路構成図、第２図
は第１図の回路の動作説明図、第３図は本発明の
他の実施例の回路構成図、第４図は第３図の回路
の動作説明図である。
T1〜Tn……超音波振動子、S1〜Sn……スイツ
チ、１２……パルサ、１３……受信回路、１５…
…利得可変増幅器、１６……表示装置、１７……
制御回路、１８……基準パルス発生回路、１１，
３１……自動利得制御回路、１９，３９……積分
回路、２０……最大値検出回路、２１，４１……
減算回路、２２，４２……加算回路、２３，４３
……第１の記憶回路、２４，４４……第２の記憶
回路。
FIG. 1 is a circuit configuration diagram of one embodiment of the present invention, FIG. 2 is an explanatory diagram of the operation of the circuit in FIG. 1, FIG. 3 is a circuit diagram of another embodiment of the present invention, and FIG. FIG. 3 is an explanatory diagram of the operation of the circuit shown in the figure. T1 to Tn...Ultrasonic transducer, S1 to Sn...Switch, 12...Pulser, 13...Receiving circuit, 15...
...Variable gain amplifier, 16...Display device, 17...
control circuit, 18... reference pulse generation circuit, 11,
31... Automatic gain control circuit, 19, 39... Integrating circuit, 20... Maximum value detection circuit, 21, 41...
Subtraction circuit, 22, 42... Addition circuit, 23, 43
. . . first storage circuit, 24, 44 . . . second storage circuit.
Claims (1)
子により得られた電気信号を増幅する利得可変増
幅器と、この増幅された電気信号より断面像を作
成し表示する手段と、前記利得可変増幅器により
増幅された電気信号を表示−画面相当期間内の所
定期間積分する手段と、この積分により得られた
積分値に応じて次の−画面相当期間、前記利得可
変増幅器の利得を制御する手段とを具備して成る
ことを特徴とする超音波映像装置。1. An ultrasonic transducer that receives ultrasonic waves, a variable gain amplifier that amplifies the electrical signal obtained by the transducer, a means for creating and displaying a cross-sectional image from the amplified electrical signal, and the variable gain amplifier. means for integrating the electrical signal amplified by the amplifier for a predetermined period within a display-screen equivalent period; and means for controlling the gain of the variable gain amplifier during the next screen-equivalent period in accordance with the integral value obtained by this integration. An ultrasound imaging device comprising:
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380278A JPS5532502A (en) | 1978-08-28 | 1978-08-28 | Ultrasonic wave reflection device |
| US06/043,808 US4248091A (en) | 1978-06-30 | 1979-05-30 | Ultrasonic pulse-echo apparatus |
| CA328,799A CA1128643A (en) | 1978-06-30 | 1979-05-31 | Ultrasonic pulse-echo apparatus |
| GB7920354A GB2024425B (en) | 1978-06-30 | 1979-06-12 | Ultrasonic pulse-echo apparatus |
| DE2926151A DE2926151C2 (en) | 1978-06-30 | 1979-06-28 | Ultrasound tomograph |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380278A JPS5532502A (en) | 1978-08-28 | 1978-08-28 | Ultrasonic wave reflection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5532502A JPS5532502A (en) | 1980-03-07 |
| JPS6154416B2 true JPS6154416B2 (en) | 1986-11-21 |
Family
ID=14363520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10380278A Granted JPS5532502A (en) | 1978-06-30 | 1978-08-28 | Ultrasonic wave reflection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5532502A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109021A (en) * | 1987-10-19 | 1989-04-26 | Sumitomo Electric Ind Ltd | Finishing method for precise engagement gear |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4472972A (en) * | 1982-10-27 | 1984-09-25 | General Electric Company | Ultrasound imaging system employing operator controlled filter for reflected signal attenuation compensation |
| JPS61238236A (en) * | 1985-04-15 | 1986-10-23 | 株式会社 日立メデイコ | Ultrasonic diagnostic apparatus |
| US4662380A (en) * | 1985-10-31 | 1987-05-05 | General Electric Company | Adaptive time gain compensation system for ultrasound imaging |
| JP2534488B2 (en) * | 1987-02-23 | 1996-09-18 | 株式会社 日立メディコ | Ultrasonic tomography |
| US7645236B2 (en) * | 2005-06-28 | 2010-01-12 | Siemens Medical Solutions Usa, Inc. | Ultrasound imaging system having motion adaptive gain |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140749A (en) * | 1975-05-30 | 1976-12-03 | Yokogawa Hewlett Packard Ltd | Pulse echo system |
-
1978
- 1978-08-28 JP JP10380278A patent/JPS5532502A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140749A (en) * | 1975-05-30 | 1976-12-03 | Yokogawa Hewlett Packard Ltd | Pulse echo system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01109021A (en) * | 1987-10-19 | 1989-04-26 | Sumitomo Electric Ind Ltd | Finishing method for precise engagement gear |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5532502A (en) | 1980-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852576A (en) | Time gain compensation for ultrasonic medical imaging systems | |
| US5482045A (en) | Ultrasonic diagnostic system gain control | |
| US4140107A (en) | Echoscope for examination of objects | |
| EP0131139A1 (en) | Method and means for real time image zoom display in an ultrasonic scanning system | |
| JPS6154416B2 (en) | ||
| JPS60158847A (en) | Ultrasonic imaging apparatus | |
| JPS5920157A (en) | Ultrasonic diagnostic apparatus | |
| US4463592A (en) | Method of determining operating characteristics of ultrasonic scanning systems | |
| JPS6246180B2 (en) | ||
| JP3274194B2 (en) | Ultrasound diagnostic equipment | |
| JPS5854941A (en) | Ultrasonic diagnostic apparatus | |
| JPS6160694B2 (en) | ||
| JPS6232004Y2 (en) | ||
| JPS6237982B2 (en) | ||
| JPS62646Y2 (en) | ||
| JPH0221256B2 (en) | ||
| JPH0543772Y2 (en) | ||
| JPH0146147B2 (en) | ||
| JPS6134332B2 (en) | ||
| JP2987719B2 (en) | Ultrasound diagnostic equipment | |
| JP3224399B2 (en) | Ultrasound diagnostic equipment | |
| JPS624977B2 (en) | ||
| JPS6238983B2 (en) | ||
| JPS6240016B2 (en) | ||
| JP2738079B2 (en) | Ultrasound diagnostic equipment |