JPS61275927A - Mouse control system - Google Patents
Mouse control systemInfo
- Publication number
- JPS61275927A JPS61275927A JP60096440A JP9644085A JPS61275927A JP S61275927 A JPS61275927 A JP S61275927A JP 60096440 A JP60096440 A JP 60096440A JP 9644085 A JP9644085 A JP 9644085A JP S61275927 A JPS61275927 A JP S61275927A
- Authority
- JP
- Japan
- Prior art keywords
- mouse
- host device
- information
- circuit
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
マウスからの位置情報を含む情報を上位装置に送信する
マウス制御装置を有するデータ処理装置において、マウ
ス制御装置が、上記上位装置からのオーダにもとづいて
、上位装置へ送信する時間間隔を変更可能に構成し、上
位装置への送信をより有効なものにするようにすること
が開示されている。Detailed Description of the Invention [Summary] In a data processing device having a mouse control device that transmits information including position information from a mouse to a higher-level device, the mouse control device transmits information including position information from a mouse to a higher-level device based on an order from the higher-level device. It is disclosed that the time interval for transmitting data to a device can be changed to make the transmission to a host device more effective.
本発明は、マウス制御方式、特にマウス情報を上位装置
に通知するに当たって、当該通知を行う時間間隔をオー
ダによって変更可能にし、上記上位装置が受取るマウス
情報をより有効なものにするようにしたマウス制御方式
に関するものである。The present invention provides a mouse control method, in particular, a mouse that allows mouse information to be notified to a host device to change the time interval at which the notification is performed depending on the order, thereby making the mouse information received by the host device more effective. It is related to the control method.
従来からマウス情報を上位装置に通知する構成が採用さ
れているが1次の如き手段が採用されている。即ち。Conventionally, a configuration has been adopted in which mouse information is notified to a host device, and the following means have been adopted. That is.
i)マウスから送られてくるマウス情報(スイッチやX
、Yデータなど)をマウス制御装置で加工して常に一定
間隔で上位装置へ送信される。i) Mouse information sent from the mouse (switch or
, Y data, etc.) is processed by the mouse control device and sent to the host device at regular intervals.
ii)上位装置のソフトでは、マウス情報が通知される
たびに2割込み処理によって当該情報を取込む。ii) The software of the host device takes in the mouse information through 2-interrupt processing each time it is notified.
iii )更にマウス情報の上記通知間隔は、追従速度
を高めるために、極力短い値にするようにされており、
従来ではその値が固定的に定められていた。iii) Furthermore, the above notification interval for mouse information is set to a value as short as possible in order to increase tracking speed.
Conventionally, this value was fixed.
上記従来の場合では、マウス情報が必要であるか否かに
拘らず、上位装置のソフトは当該通知されてきたマウス
情報を取込まねばならない。したがって、幾つかのジョ
ブを実行する場合には、マウス情報の取込みの合い間で
これらのジョブを実行する形となり、ジョブの実行速度
が遅くなったり、オーバーランなどの問題が生じかねな
いものであった。In the conventional case described above, regardless of whether the mouse information is necessary or not, the software of the host device must take in the mouse information that has been notified. Therefore, when executing several jobs, these jobs will be executed in between importing mouse information, which may slow down the job execution speed or cause problems such as overruns. there were.
本発明は上記の点を解決するようにしており。 The present invention is intended to solve the above problems.
第1図は本発明の原理ブロック図を示す。図中の符号1
は上位装置、2はマウス制御装置、3はマウス、4は制
御回路、5は受信回路、6は送信回路、7はマウス・カ
ウンタ回路であってマウスの位置情報を抽出するもの、
8はアンド回路を表している。FIG. 1 shows a block diagram of the principle of the present invention. Code 1 in the diagram
is a host device, 2 is a mouse control device, 3 is a mouse, 4 is a control circuit, 5 is a reception circuit, 6 is a transmission circuit, 7 is a mouse counter circuit that extracts mouse position information,
8 represents an AND circuit.
図示の制御回路は1次の動作を行う機能をもっている。 The illustrated control circuit has a function of performing primary operations.
(A)上位装置1からのオーダに対応して、マウス情報
を上位装置1に送信する時間間隔を例えば10+am間
隔ないし20m5間隔の範囲で変更可能にする。(A) In response to an order from the host device 1, the time interval for transmitting mouse information to the host device 1 can be changed, for example, from 10+am intervals to 20 m5 intervals.
(B)上位装置1に対して上記マウス情報を送信する時
間間隔が上記(A)項の如く設定されるが、当該設定が
行われた以降においても、先に送信したマウス情報に変
化がない場合には、送信を行わない。(B) Although the time interval for transmitting the mouse information to the host device 1 is set as in paragraph (A) above, there is no change in the previously transmitted mouse information even after the setting is made. If so, do not send.
(C)上位装置1からのオーダに対応して、マウス情報
を生成するかしないかを選択することができる。(C) It is possible to select whether or not to generate mouse information in response to an order from the host device 1.
第2図は本発明にいう制御回路の要部の一実施例構成を
示す。図中の符号4は第1図に対応しており、9はオー
ダ・レジスタ、10はデコーダ。FIG. 2 shows the configuration of an embodiment of the main part of the control circuit according to the present invention. Reference numeral 4 in the figure corresponds to FIG. 1, 9 is an order register, and 10 is a decoder.
11はマウス・イネーブル・フリップ・フロップ。11 is a mouse enable flip-flop.
12はプリセット・カウンタ、13はクロック源。12 is a preset counter, and 13 is a clock source.
14は送信処理対応部、15は変化検出部、16は伝送
情報作成部、17はアンド回路を表している。Reference numeral 14 represents a transmission processing section, 15 a change detection section, 16 a transmission information creation section, and 17 an AND circuit.
上位装置1からのオーダにおいて、オーダ・コードの第
1バイト目が値X“22゛でありがっ第2バイト目が(
直X“30゛ないしX“3F”である場合には9次のよ
うな態様となる。即ち、デコーダ10によって上記値X
“22°がデコードされると、第2バイト目の値X“
30°ないしX“3F”がプリセット・カウンタ12に
プリセットされる。そして、当該カウンタ12が上記値
X “30°ないしX“3F” に相当する値をカウン
トし終わると、アンド回路17をオン可能にする。In an order from host device 1, the first byte of the order code is the value X"22" and the second byte is (
In the case of direct X "30" to
“When 22° is decoded, the value of the second byte is X”
30° to X “3F” is preset in the preset counter 12. Then, when the counter 12 finishes counting the value corresponding to the value X "30°" to X "3F", the AND circuit 17 is enabled.
そして9図示を省略したが、プリセット・カウンタ12
には再び元の値がプリセットされる。したがって、アン
ド回路17がオンされる所定の周期をもって、マウス情
報が送信回路6を介して上位装置に送られる。なお、ア
ンド回路17は9図示の変化検出部15からの「変化あ
り」信号が論理rlJであることを条件としてオンされ
る。第1図図示のアンド回路8を介して、送信処理対応
部14に送られてきたマウス情報は、上記変化検出部1
5で変化の有無をチェックされる。また伝送情報作成部
16において所定のフォーマット変更などが行われる。9 Although not shown, the preset counter 12
is preset to its original value again. Therefore, mouse information is sent to the host device via the transmitting circuit 6 at a predetermined period when the AND circuit 17 is turned on. Note that the AND circuit 17 is turned on on condition that the "change" signal from the change detection section 15 shown in FIG. 9 is the logic rlJ. The mouse information sent to the transmission processing section 14 via the AND circuit 8 shown in FIG.
At step 5, the presence or absence of a change is checked. Further, the transmission information creation section 16 performs a predetermined format change.
上位装置1からのオーダにおいて、オーダ・コードの第
1バイト目が値X °21°であった場合には、フリッ
プ・フロップ11がリセットされ。In an order from the host device 1, if the first byte of the order code has the value X°21°, the flip-flop 11 is reset.
マウス・イネーブル信号が論理「0」となり、第1図図
示のアンド回路8がオフされて、マウス側からのマウス
情報が送られてこない形となる。即ち、この場合には、
変化検出部15が「変化あり」を発生しないために、上
位装置1への送信は行われないこととなる。The mouse enable signal becomes logic "0", the AND circuit 8 shown in FIG. 1 is turned off, and no mouse information is sent from the mouse side. That is, in this case,
Since the change detection unit 15 does not generate "change", no transmission to the host device 1 is performed.
上位装置1からのオーダにおいて、オーダ・コードの第
1バイト目が値X “20”であった場合には、フリッ
プ・フロップ11がセットされ、マウス・イネーブル信
号が論理「1」となる。これによって、第1図図示のア
ンド回路8がオンされ。In an order from the host device 1, if the first byte of the order code has the value X "20", the flip-flop 11 is set and the mouse enable signal becomes logic "1". As a result, the AND circuit 8 shown in FIG. 1 is turned on.
マウス側からのマウス情報が送信処理対応部14に導か
れることとなる。Mouse information from the mouse side is guided to the transmission processing corresponding section 14.
以上説明した如く2本発明によれば、上位装置側が受取
るマウス情報はより有効な情報のみとなると共に、上位
装置のソフトの処理量が低減される。As described above, according to the two aspects of the present invention, the mouse information received by the host device is only more effective information, and the processing amount of the software of the host device is reduced.
第1図は本発明の原理ブロック図、第2図は制御回路の
要部の一実施例構成を示す。
図中、1は上位装置、2はマウス制御装置、3はマウス
、4は制御回路、5は受信回路、6は送信回路、12は
プリセット・カウンタ、11はマウス・イネーブル・フ
リップ・フロップ、14は送信処理対応部を表す。
特許出願人 パナファコム株式会社
代理人弁理士 森 1) 寛(外1名)昂 2 図FIG. 1 is a block diagram of the principle of the present invention, and FIG. 2 shows the configuration of an embodiment of the main part of a control circuit. In the figure, 1 is a host device, 2 is a mouse control device, 3 is a mouse, 4 is a control circuit, 5 is a reception circuit, 6 is a transmission circuit, 12 is a preset counter, 11 is a mouse enable flip-flop, 14 represents a transmission processing corresponding section. Patent applicant Panafacom Co., Ltd. Representative patent attorney Mori 1) Hiroshi (1 other person) Ko 2 Figure
Claims (1)
ス制御装置(2)と、該マウス制御装置(2)に接続さ
れるマウス(3)とをそなえたデータ処理装置において
、 上記マウス制御装置(2)は、上記上位装置(1)から
のマウス制御用のオーダを受信する受信回路(5)と、
上記マウスからの位置情報を含む情報を上記上位装置に
送信する送信回路(6)と、制御回路(4)とを少なく
ともそなえ、 上記制御回路(4)は、上記マウス制御用のオーダにも
とづいて、上記上位装置(1)へ送信する情報を当該上
位装置(1)へ送信する時間間隔を変更可能に構成され
てなる ことを特徴とするマウス制御方式。[Claims] A computer system comprising a host device (1), a mouse control device (2) connected to the host device (1), and a mouse (3) connected to the mouse control device (2). In the data processing device, the mouse control device (2) includes a receiving circuit (5) that receives an order for mouse control from the host device (1);
The control circuit (4) includes at least a transmission circuit (6) that transmits information including position information from the mouse to the host device, and a control circuit (4), and the control circuit (4) transmits information including position information from the mouse to the host device. , a mouse control system characterized in that the time interval at which information to be transmitted to the host device (1) is transmitted to the host device (1) can be changed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60096440A JPS61275927A (en) | 1985-05-07 | 1985-05-07 | Mouse control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60096440A JPS61275927A (en) | 1985-05-07 | 1985-05-07 | Mouse control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61275927A true JPS61275927A (en) | 1986-12-06 |
JPH0350289B2 JPH0350289B2 (en) | 1991-08-01 |
Family
ID=14165074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60096440A Granted JPS61275927A (en) | 1985-05-07 | 1985-05-07 | Mouse control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61275927A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59214942A (en) * | 1983-05-20 | 1984-12-04 | Fuji Xerox Co Ltd | Forming device of document and graphic |
-
1985
- 1985-05-07 JP JP60096440A patent/JPS61275927A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59214942A (en) * | 1983-05-20 | 1984-12-04 | Fuji Xerox Co Ltd | Forming device of document and graphic |
Also Published As
Publication number | Publication date |
---|---|
JPH0350289B2 (en) | 1991-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4972368A (en) | Intelligent serial I/O subsystem | |
US6594787B1 (en) | Input/output device managed timer process | |
JPH02128267A (en) | Communication system by sharing memory | |
EP0283581B1 (en) | Computer system with mode conversion of computer commands | |
JPS61275927A (en) | Mouse control system | |
ATE239255T1 (en) | PROCESSOR OR CENTRAL UNIT WITH INTERNAL REGISTER FOR PERIPHERAL STATUS | |
EP0297892A3 (en) | Apparatus and method for control of asynchronous program interrupt events in a data processing system | |
SU1116432A1 (en) | Firmware processor with fast interruption tools | |
JPS62235898A (en) | Remote supervisory and controlling slave station equipment | |
JPS61183768A (en) | Controlling method of non-response confirming interface | |
JPS6350903B2 (en) | ||
JPS57212543A (en) | Store display control system | |
JPH0241518A (en) | Mouse interface system | |
JPS5866136A (en) | Interruption detection | |
JPH053016B2 (en) | ||
JPS5922145A (en) | Interruption control system | |
JPS6340924A (en) | Power source disconnection control system | |
JPH0212337A (en) | Control system for interruption input signal | |
JPS6320633A (en) | Information processor | |
JPH0340119A (en) | Transmission system for coordinate data | |
JPS6252641A (en) | Program trace device | |
JPS61153739A (en) | Interrupting circuit of microprocessor | |
JPS59135526A (en) | Data input control system | |
JPS61141066A (en) | I/o control system | |
JPS61250736A (en) | Data processing device |