JPS6126258B2 - - Google Patents

Info

Publication number
JPS6126258B2
JPS6126258B2 JP2691280A JP2691280A JPS6126258B2 JP S6126258 B2 JPS6126258 B2 JP S6126258B2 JP 2691280 A JP2691280 A JP 2691280A JP 2691280 A JP2691280 A JP 2691280A JP S6126258 B2 JPS6126258 B2 JP S6126258B2
Authority
JP
Japan
Prior art keywords
digital
circuit
switch
party
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2691280A
Other languages
Japanese (ja)
Other versions
JPS56122567A (en
Inventor
Takehiko Yamaguchi
Satoru Kawarada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2691280A priority Critical patent/JPS56122567A/en
Publication of JPS56122567A publication Critical patent/JPS56122567A/en
Publication of JPS6126258B2 publication Critical patent/JPS6126258B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/42Systems providing special services or facilities to subscribers
    • H04M3/56Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
    • H04M3/561Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 本発明は時分割交換方式に関する。特に、時分
割交換機における会機通話方式に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a time division switching system. In particular, it relates to a chance call system in a time-division exchange.

従来、三者通話方式あるいは一般に会議通話方
式は交換回路網のトランク回路位置に三者通話ト
ランク回路あるいは多者会議トランク回路を設
け、ここに関連する通話路をすべてアナログ信号
で引込み合成してからデイジタル化することによ
り会議通話を行ている。
Conventionally, in the three-party call system, or in general, the conference call system, a three-party call trunk circuit or a multi-party conference trunk circuit is installed at the trunk circuit position of the switched circuit network, and all related call paths are drawn in and synthesized using analog signals. Conference calls are being held digitally.

しかし、これらの方式は通常の二者通話から三
者あるいは多者通話に移行する際、あるいは逆に
三者あるいは多者通話から二者通話に戻る際に、
関連する通話路の再設定を行う必要がある。この
ため、蓄積プログラム制御の交換機においては、
交換制御ソフトウエアの複雑化ならびに呼処理能
力の低下などをもたらしている。
However, these methods are difficult to use when transitioning from a normal two-party call to a three-party or multi-party call, or conversely when returning from a three-party or multi-party call to a two-party call.
It is necessary to reconfigure the related communication path. For this reason, in storage program controlled exchanges,
This has led to increased complexity in switching control software and reduced call processing capacity.

一方、従来の電磁機械式の空間分割交換機にお
いては、通話信号はアナログ信号であるので、交
換台からの扱者割込み通話などの場合には、単に
交換スイツチ回路網内で多重接続するだけで三者
通話で可能である。しかし、デイジタル式の時分
割交換機の場合には、スイツチ回路網内の情報は
例えばPCM符号のようにデイジタル符号であ
り、多重接続によりこれを復号化して通話のモニ
ターを行うことができても、逆方向のトーク
(talk)は行うことができず、結局、全関連通話
路を再設定して三者通話トランクに引込まなけれ
ばならない欠点を有する。
On the other hand, in conventional electromagnetic-mechanical space-division switches, the call signal is an analog signal, so in the case of an operator-interrupted call from the switchboard, three connections can be made simply by multiplexing within the switching switch network. It is possible to make a personal call. However, in the case of a digital time division switch, the information in the switch circuit network is a digital code, such as a PCM code, and even though it is possible to decode this and monitor calls using multiple connections, Talk in the reverse direction is not possible, and it has the disadvantage that all related communication paths must be reconfigured to form a three-way communication trunk.

本発明はこの点を改良するもので、アナログ式
三者あるいはアナログ式多者通話トランクを用い
ず、空間分割形交換機における多重割込み接続と
同様の方法で三者あるいは多者通話を行うことが
できるデイジタル時分割交換機を提供することを
目的とする。
The present invention improves upon this by allowing three-party or multi-party calls to be made in a manner similar to multiple interrupt connections in a space-division switch, without the use of analog three-party or analog multi-party call trunks. The purpose is to provide a digital time division switch.

本発明は、時分割交換機において、任意のタイ
ムスロツト内に同一時間スイツチ回路の異なる複
数のアドレスにランダム・アクセスする機能を付
与することにより、同一タイムスロツト内で多重
通話に関連する通話情報を全てデイジタル加算器
に導くことを可能とし、その結果空間分割形交換
機における多重割込み接続と同様の方法で三者あ
るいは多者通話を行うことができるよう構成した
ことを特徴とする。
The present invention provides a function to randomly access multiple addresses of the same time switch circuit within any time slot in a time division switch, thereby making it possible to access all call information related to multiplex calls within the same time slot. The present invention is characterized in that it is configured so that it can be connected to a digital adder, and as a result, three-party or multi-party calls can be made in a manner similar to multiple interrupt connections in a space-division type switch.

本発明は、複数の加入者からの音声をデイジタ
ル音声符号で各加入者対応の番地に記憶する時間
スイツチを備えたデイジタル通話装置において、
上記時間スイツチの読出番地を複数個同時に指定
することができるスイツチ制御メモリと、上記時
間スイツチから読出されたデイジタル信号をデイ
ジタル合成回路に与える手段とを備えたことを特
徴とする。
The present invention provides a digital communication device equipped with a time switch that stores voices from a plurality of subscribers in digital voice codes at addresses corresponding to each subscriber.
The present invention is characterized by comprising a switch control memory capable of simultaneously specifying a plurality of reading addresses of the time switches, and means for applying the digital signals read from the time switches to a digital synthesis circuit.

本発明の一実施例を図面に基づいて説明する。
図は本発明一実施例の要部ブロツク構成図であ
る。図で、A〜Cは三者通話を行う加入者であ
り、1〜3は加入者A〜Cが使用する電話機をそ
れぞれ示す。この電話機1〜3は、交換機加入者
回路5〜7および2線・4線変換を行うととも
に、アナログ音声とデイジタルPCM符号の変換
および逆変換を行う変換回路8〜10を介して、
多重回路11に接続されている。
An embodiment of the present invention will be described based on the drawings.
The figure is a block diagram of essential parts of an embodiment of the present invention. In the figure, A to C are subscribers who make three-way calls, and 1 to 3 indicate telephones used by subscribers A to C, respectively. These telephones 1 to 3 are connected via exchange subscriber circuits 5 to 7 and conversion circuits 8 to 10 which perform 2-wire/4-wire conversion as well as conversion and inverse conversion between analog audio and digital PCM codes.
It is connected to multiplex circuit 11.

この多重回路11の出力は、時間スイツチ12
に導かれている。ここで、時間スイツチ12は例
えば、時分割多重度をNとすると、N語のランダ
ムアクセスメモリで構成される。この時間スイツ
チ12には、カウンタ13およびスイツチ制御メ
モリ14の内容が、アドレス選択回路15を介し
て導かれている。この時間スイツチ12の内容
は、レジスタ16および17に導かれている。こ
のレジスタ16および17の内容は、デイジタル
合成回路18に導かれている。このデイジタル合
成回路18の内容は、多重分離回路19に導かれ
ている。
The output of this multiplex circuit 11 is sent to the time switch 12.
guided by. Here, the time switch 12 is constituted by, for example, a random access memory of N words, where N is the time division multiplexing degree. The contents of a counter 13 and a switch control memory 14 are led to the time switch 12 via an address selection circuit 15. The contents of this time switch 12 are routed to registers 16 and 17. The contents of registers 16 and 17 are led to digital synthesis circuit 18. The contents of this digital synthesis circuit 18 are led to a demultiplexing circuit 19.

このような回路構成において、加入者A,B,
Cの音声信号は、変換回路8〜9でデイジタル
PCM符号に変換され、多重回路11でPCM多重
化される。
In such a circuit configuration, subscribers A, B,
The audio signal of C is converted into a digital signal by conversion circuits 8 and 9.
It is converted into a PCM code and PCM multiplexed by a multiplexing circuit 11.

この多重回路11で多重化された加入者A,
B,Cに関するデイジタル音声符号a,b,cは
時間スイツチ12内の加入者A,B,Cに対応す
る番地A′,B′,C′に順次記億される。これはカ
ウンタ回路13で遂次発生される番地情報を時間
スイツチ12のアドレス選択回路15を介して時
間スイツチ12に与えることにより行われる。
Subscriber A multiplexed by this multiplex circuit 11,
The digital voice codes a, b, c for B, C are sequentially stored in the time switch 12 at addresses A', B', C' corresponding to subscribers A, B, C. This is done by applying the address information successively generated by the counter circuit 13 to the time switch 12 via the address selection circuit 15 of the time switch 12.

次に、本発明の特徴ある動作を説明する。本発
明は、時間スイツチ12の読出動作に特徴があ
る。読出しを制御するのはスイツチ制御メモリ1
4である。本発明では、このスイツチ制御メモリ
14の各語が従来の2倍の長さのビツト数を有
し、その前半部および後半部の各々が単独で時間
スイツチ12の読出番地を指定することができる
ところに特徴がある。
Next, the characteristic operation of the present invention will be explained. The present invention is characterized by the read operation of the time switch 12. Switch control memory 1 controls readout.
It is 4. In the present invention, each word of the switch control memory 14 has twice the number of bits of the conventional word, and each of the first half and the second half can independently specify the read address of the time switch 12. The place has its characteristics.

いま例えば、タイムスロツトA′に対応するス
イツチ制御メモリ14の番地A′には、時間スイ
ツチ12の読出番地B′とC′が書かれている。し
たがつて、タイムスロツトA′で時間スイツチ1
2の番地B′とC′の情報、すなわち加入者BとC
のデイジタル音声符号bとcが同時に読出され
る。このデイジタル音声符号bおよびcはレジス
タ回路16および17にセツトされる。このレジ
スタ回路16および17の内容は、デイジタル合
成回路18で合成され、多重分離回路19を介し
て加入者Aに伝送される。同様に、加入者CとA
のデイジタル音声符号cとaは合成されて加入者
Bへ、AとBのデイジタル音声符号aとbは合成
され加入者cへそれぞれ伝送され三者通話を実現
することができる。
For example, read addresses B' and C' of the time switch 12 are written at address A' of the switch control memory 14 corresponding to time slot A'. Therefore, time switch 1 is set at time slot A'.
Information on addresses B' and C' of 2, that is, subscribers B and C
digital audio codes b and c are read out simultaneously. These digital voice codes b and c are set in register circuits 16 and 17. The contents of register circuits 16 and 17 are combined by digital combining circuit 18 and transmitted to subscriber A via demultiplexing circuit 19. Similarly, subscribers C and A
The digital voice codes c and a of A and B are combined and transmitted to subscriber B, and the digital voice codes a and b of A and B are combined and transmitted to subscriber C, thereby realizing a three-way call.

ここで、デイジタル合成回路18の一例を示
す。例えば、デイジタル合成回路18を読出専用
メモリとし、この各アドレスにレジスタ16およ
び17より読出されるデイジタル音声符号列に対
応するデイジタル符号語をあらかじめ蓄積し、レ
ジスタ16および17から公知の手段で読出され
たデイジタル音声符号列を上記アドレスに入力す
るように構成する。この構成は、同日に同一出願
人により出願された特許出願「デイジタル合成回
路」の明細書に詳しく記述されている。
Here, an example of the digital synthesis circuit 18 will be shown. For example, the digital synthesis circuit 18 may be a read-only memory, and digital code words corresponding to the digital voice code strings to be read out from the registers 16 and 17 may be stored in advance in each address of the memory, and digital code words may be read out from the registers 16 and 17 by known means. The digital audio code string is input to the above address. This configuration is described in detail in the specification of the patent application ``Digital Synthesizing Circuit'' filed by the same applicant on the same day.

また、他の例としては、デイジタル音声符号は
非直線符号化されているので、これを一度直線符
号に変換してからこれを加算し、その結果を非直
線符号に変換するように構成してもよい。
In addition, as another example, since the digital voice code is non-linearly encoded, it is possible to convert it to a linear code, add the two, and then convert the result to a non-linear code. Good too.

ここに、三者通話が不要で通常の二者通話の場
合には(例えば加入者AとB)スイツチ制御メモ
リ14の番地A′,B′の前半部に時間スイツチ1
2の読出番地B′,A′、後半部には何も書かなけ
れば、レジスタ回路17には時間スイツチ12か
らの出力はセツトされず、デイジタル合成回路1
8での加算操作は結果的に行われず、二者通話と
なる。
Here, if a three-party call is unnecessary and it is a normal two-party call (for example, subscribers A and B), a time switch 1 is placed in the first half of addresses A' and B' of the switch control memory 14.
If nothing is written in the second half of read addresses B' and A' of 2, the output from the time switch 12 will not be set in the register circuit 17, and the digital synthesis circuit 1 will not be set.
The addition operation at step 8 is not performed as a result, resulting in a two-party conversation.

また、上記例では、三者通話の場合を説明した
が、スイツチ制御メモリのビツト数を増加すれ
ば、同様に四者以上の会議通話を行うことができ
る。
Further, in the above example, a case of a three-party call has been described, but if the number of bits of the switch control memory is increased, a conference call with four or more parties can be made in the same way.

本発明は以上説明したように、加入者のデイジ
タル音声符号を加入者対応の番地に記憶する時間
スイツチの読出を制御するスイツチ制御メモリの
各語長を多ビツトとし、かつ上記時間スイツチの
読出番地指定を同一スロツトで複数単独で行うこ
とができることとした。したがつて、任意のスロ
ツトで時間スイツチの加入者対応の複数番地を読
出すことができる。このため、アナログ式三者あ
るいはアナログ式多者通話トランクを設けること
なく三者あるいは多者通話を行うことができる。
したがつて、回路が複雑とならず、また時分割交
換機のプログラム処理が簡単になるためプログラ
ムを小さくでき、安価なデイジタル会議通話装置
を得ることができる等の効果を有する。
As explained above, the present invention has a switch control memory that controls the readout of a time switch that stores digital voice codes of subscribers at addresses corresponding to the subscriber, each word length of which is multi-bit, and a readout address of the time switch. It has been decided that multiple specifications can be made individually in the same slot. Therefore, multiple addresses corresponding to subscribers of the time switch can be read out using any slot. Therefore, three-party or multi-party calls can be made without providing analog three-party or analog multi-party call trunks.
Therefore, the circuit is not complicated, and the program processing of the time division exchange is simplified, so the program can be made smaller, and an inexpensive digital conference call device can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明一実施例の要部ブロツク構成図。 1〜3……電話機、5〜7……交換機加入者回
路、8〜10……交換回路、11……多重回路、
12……時間スイツチ、13……カウンタ、14
……スイツチ制御メモリ、15……アドレス選択
回路、16,17……レジスタ、18……デイジ
タル合成回路、19……多重分離回路。
The figure is a block diagram of essential parts of an embodiment of the present invention. 1-3...telephone, 5-7...exchange subscriber circuit, 8-10...exchange circuit, 11...multiplex circuit,
12...Time switch, 13...Counter, 14
...Switch control memory, 15...Address selection circuit, 16, 17...Register, 18...Digital synthesis circuit, 19...Demultiplexing circuit.

Claims (1)

【特許請求の範囲】 1 複数の加入者からの音声をデイジタル音声符
号で各加入者対応の番地に記憶する時間スイツチ
を備えたデイジタル通話装置において、 上記時間スイツチの読出番地を複数個同時に指
定して同一のタイムスロツト内でこの複数個の加
入者の情報を読出すことができるスイツチ制御メ
モリと、 上記時間スイツチから読出されたデイジタル信
号を同一タイムスロツト内でデイジタル合成回路
に与える手段と を備えたことを特徴とするデイジタル通話装置。
[Scope of Claims] 1. In a digital communication device equipped with a time switch that stores voices from a plurality of subscribers in digital voice codes at addresses corresponding to each subscriber, a plurality of reading addresses of the time switches are simultaneously specified. a switch control memory capable of reading information of the plurality of subscribers within the same time slot, and means for applying the digital signal read from the time switch to a digital synthesis circuit within the same time slot. A digital communication device characterized by:
JP2691280A 1980-03-03 1980-03-03 Digital talking equipment Granted JPS56122567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2691280A JPS56122567A (en) 1980-03-03 1980-03-03 Digital talking equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2691280A JPS56122567A (en) 1980-03-03 1980-03-03 Digital talking equipment

Publications (2)

Publication Number Publication Date
JPS56122567A JPS56122567A (en) 1981-09-26
JPS6126258B2 true JPS6126258B2 (en) 1986-06-19

Family

ID=12206421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2691280A Granted JPS56122567A (en) 1980-03-03 1980-03-03 Digital talking equipment

Country Status (1)

Country Link
JP (1) JPS56122567A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110548A (en) * 1986-10-28 1988-05-16 Furukawa Battery Co Ltd:The Formation of strap for lead storage battery

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8201058A (en) * 1982-03-15 1983-10-03 Philips Nv METHOD AND APPARATUS FOR ESTABLISHING A CONFERENCE CONNECTION IN A TDM COMMUNICATION SYSTEM
US4481624A (en) * 1982-06-24 1984-11-06 At&T Bell Laboratories Linear time division multiplexed conferencer
JPS59104658U (en) * 1982-12-28 1984-07-14 三洋電機株式会社 Three-way trunk circuit
JPH06103910B2 (en) * 1984-04-06 1994-12-14 日本電気株式会社 Interrupt connection method of digital speech path switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110548A (en) * 1986-10-28 1988-05-16 Furukawa Battery Co Ltd:The Formation of strap for lead storage battery

Also Published As

Publication number Publication date
JPS56122567A (en) 1981-09-26

Similar Documents

Publication Publication Date Title
US4119807A (en) Digital time division multiplex switching system
US5313459A (en) Private branch exchange system and methods for operating same
US4224688A (en) Digital conference circuit
US3984643A (en) Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system
JPH0238033B2 (en)
JPS5854540B2 (en) Conference system with broadcasting capabilities
JPS648946B2 (en)
JPS6126258B2 (en)
US5959977A (en) Apparatus for embodying combined time switching and conference calling functions
US4545050A (en) Method of and arrangement for establishing a conference connection in a TDM communication system
US3718769A (en) Path finding system for time-division multiplexed telephone communication network
US4419753A (en) Network connection system
US6160807A (en) Timeslot interchange network
US4726016A (en) Conference system
JPS5823990B2 (en) Conference call method
JPS6223939B2 (en)
IL43516A (en) Time division multiplex system with conference facilities
JPH06169348A (en) Multiuser telephone call system
GB2027565A (en) Improvements in or relating to the switching of digital signals
JPS59153370A (en) Conference communication control system
JPS60137197A (en) Fixed connection system for channel
JPH0231550A (en) Speech signal memory device
CA1114082A (en) Digital conference circuit
JPS6239867B2 (en)
JPS59153367A (en) Level control conference communication system