JPS6126158A - Transmitting device of information - Google Patents

Transmitting device of information

Info

Publication number
JPS6126158A
JPS6126158A JP14713784A JP14713784A JPS6126158A JP S6126158 A JPS6126158 A JP S6126158A JP 14713784 A JP14713784 A JP 14713784A JP 14713784 A JP14713784 A JP 14713784A JP S6126158 A JPS6126158 A JP S6126158A
Authority
JP
Japan
Prior art keywords
input
address
output unit
information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14713784A
Other languages
Japanese (ja)
Other versions
JPH0376508B2 (en
Inventor
Yoshiyuki Horikoshi
堀越 快之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14713784A priority Critical patent/JPS6126158A/en
Publication of JPS6126158A publication Critical patent/JPS6126158A/en
Publication of JPH0376508B2 publication Critical patent/JPH0376508B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To treat easily and flexibly the increase, change or the like of I/O units without changing the program of a microprocessor by setting up mounting codes indicating inherent addresses and the kinds of I/O units. CONSTITUTION:A mounting code generator 7 formed in each I/O unit sets up a mounting code indicating the functional kind of the I/O unit, and when a gate 4 is opened, sends the code to a data bus. At the time of initial operation, the mounting codes returned from respective I/O units are stored in a transmission information control table 10 formed in a CPU so as to correspond to respective addresses and the CPU can detect the kinds of the I/O units by referring the mounting codes. Consequently, the I/O units can be increased or changed by setting up and storing the mounting codes indicating the inherent addresses and the kinds of the I/O units in the table 10 and making the CPU refer the contents of the table 10 without changing the program. Namely, said processing can be performed only by the setting or change of the mounting codes indicating the address setting and the kinds of the I/O units.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、マイクロプロセッサの制御によって、各種監
視情報、計測情報等を周辺回路から入力して、通信回線
に伝送情報フレームを送出する情報伝送装置に関し、特
に周辺回路の増設等に柔軟に対応するための改良に関す
る。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an information transmission device that inputs various monitoring information, measurement information, etc. from peripheral circuits and sends transmission information frames to a communication line under the control of a microprocessor. In particular, this invention relates to improvements for flexibly responding to the addition of peripheral circuits, etc.

従来技術 従来、この種の情報伝送装置は、第6図(A)に示すよ
うに、マイクロプロセッサCPUを中心に、監視情報入
出力ユニットDI−8V 、アナログ計測情報入出力ユ
ニツ) AI 、変調送信ユニツ) MO[1−PS等
の各種入出力装置およびメモリMEMをパスラインBU
Sに接続した構成とされている。
BACKGROUND ART Conventionally, as shown in FIG. 6(A), this type of information transmission device has a microprocessor CPU as its center, a monitoring information input/output unit DI-8V, an analog measurement information input/output unit (AI), and a modulation transmission unit. MO[1-PS and other input/output devices and memory MEM are connected to the pass line BU.
The configuration is connected to S.

一般に、前記監視情報入出力ユニツ)Ill−3Vやア
ナログ計測情報入出力ユニツ)A1等の情報入出力ユニ
ットは、マイクロプロセッサCPUから見たときI10
アドレス可能な周辺機器として動作し、前記監視情報入
出力ユニツ) DI−SVやアナログ計測情報入出力ユ
ニツ)AI等に入力される 監視情報Sv、アナログ計
測情報Tに等の外部データは、■ワード(8または18
ビツト)単位でマイクロプロセッサCPUに入力される
。すなわち、マイクロプロセッサCPUからアドレスバ
ス上に送出されたアドレス信号によって指定された入出
力ユニットから外部データをデータバス上に送出させる
In general, information input/output units such as the monitoring information input/output unit) Ill-3V and the analog measurement information input/output unit) A1 are I10 when viewed from the microprocessor CPU.
External data such as monitoring information Sv and analog measurement information T, which operate as addressable peripheral devices and are input to the monitoring information input/output unit (DI-SV) and analog measurement information input/output unit (AI), etc. (8 or 18
The data is input to the microprocessor CPU in units of bits. That is, external data is sent onto the data bus from the input/output unit designated by the address signal sent from the microprocessor CPU onto the address bus.

各入出力ユニットは、同図(B)に示すように、自己に
割当てられた固有のアドレスを設定したI10アドレス
設定スイッチlと、該アドレス設定スイッチ1に設定さ
れたアドレスとアドレスバス上のアドレス信号とを比較
するアドレス−数構出回路2と、アドレス−数構出回路
2の出力する一致出力によって開かれたとき外部データ
をデータバスに送出するゲートGとを持ち、マイクロプ
ロセッサCPUからアドレス信号によって指定されたと
き、外部データをデータバス上に送出する。外部データ
がアナログ計測情報であるときは、勿論デジタルデータ
に変換されてデータバスに送出される。
As shown in the same figure (B), each input/output unit has an I10 address setting switch 1 in which a unique address assigned to it is set, an address set in the address setting switch 1, and an address on the address bus. It has an address-number output circuit 2 that compares signals with the address-number output circuit 2, and a gate G that sends external data to the data bus when opened by the match output output from the address-number output circuit 2. Sends external data onto the data bus when specified by a signal. When the external data is analog measurement information, it is of course converted into digital data and sent to the data bus.

一方、マイクロプロセッサCPUのプログラムは、同図
(C)に示すような送信情報テーブルを持っていて、そ
のテーブルには、現在実装されている入出力ユニットの
I10アドレスと、当該入出力ユニットから返送された
データが送信されるときに付加される送信ワードアドレ
スが併記されていて、マイクロプロセッサCPUがデー
タを入力するとき、およびデータ送信時に、上記テーブ
ルを参照することによって所定の情報伝送動作を実行す
るようにしている。
On the other hand, the microprocessor CPU program has a transmission information table as shown in FIG. A transmission word address that is added when the data is transmitted is also written, and the microprocessor CPU performs a predetermined information transmission operation by referring to the above table when inputting data and transmitting data. I try to do that.

上記テーブルは、情報伝送装置の設計時に入出力ユニッ
トの組合わせに応じて、メーカの工場で作成され、リー
ドオンリメモリ(ROM)に記憶させて搭載している。
The above table is created at the manufacturer's factory according to the combination of input/output units when designing the information transmission device, and is stored and installed in a read-only memory (ROM).

従って、従来の情報伝送装置は、既設装置の拡張、変更
の際には、現場または工場で、新しい送信情報テーブル
が格納されたROMを作成して古いものと取替える必要
があり、同時期に数十局にも及ぶ変更等は、多大の時間
と労力を要し、また、ROMの書込みおよびマイクロプ
ロセッサのプログラムに精通した技術者を必要とすると
いう欠点がある。
Therefore, with conventional information transmission equipment, when expanding or changing existing equipment, it is necessary to create a ROM containing a new transmission information table and replace it with the old one at the site or factory. Modifying up to ten stations requires a great deal of time and effort, and has the disadvantage that it requires an engineer who is familiar with ROM writing and microprocessor programming.

発明の目的 本発明の目的は、上述の従来の欠点を解決し、入出力ユ
ニットの増設や変更等に対して、マイクロプロセッサの
プログラムを変更することなく、容易かつ柔軟に対処す
ることができる情報伝送装置を提供することにある。
OBJECTS OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional drawbacks, and to provide information that can easily and flexibly deal with additions and changes of input/output units, etc., without changing the microprocessor program. The purpose is to provide transmission equipment.

発明の構成 本発明の情報伝送装置は、監視情報、計測情報等を入力
する各種入出力ユニットと、各入出力ユニットから入力
された情報を通信回線に送出する送出ユニット等をバス
を介してマイクロプロセッサに接続し、マイクロプロセ
ッサの制御によって各種入力情報を通信回線に送出する
情報伝送装置において、前記入出力ユニットに、それぞ
れに固有のアドレスとそれぞれの種類を示す実装コード
を割当て、各入出力ユニットは、アドレスバス上に送出
されたアドレス信号と自己に割当てられた固有のアドレ
スとの一致を検出するアドレス一致回路と、該アドレス
一致回路の一致出力によって活性化され前記マイクロプ
ロセッサから入力される制御コードを解読して対応する
後記ゲートを開くデコーダと、外部データまたは前記実
装コード発生器の出力とデータバス間に接続され前記デ
コーダ出力によって開かれるゲートとを備え、前記マイ
クロプロセッサは、各入出力ユニットのアドレスに対応
して当該入出力ユニットの実装コードを記憶させるため
の送信情報管理テーブルを備えて、初期動作時に順次ア
ドレス信号および制御コードによって各入出力ユニット
から前記実装コードを返送させて、各入出力ユニットか
ら返送された実装コードを上記送信情報管理テーブルの
対応する番地に格納しておき、本動作に移行した後は、
前記送信情報管理テーブルを参照して実装された各入出
力ユニットからデータを返送させ、該返送データに所定
の処理を施したデータに当該入出力ユニットのアドレス
と同じワード番号を付加した送信情報フレームを送出す
るように構成したことを特徴とする。
Structure of the Invention The information transmission device of the present invention connects various input/output units for inputting monitoring information, measurement information, etc., and a transmission unit for transmitting information inputted from each input/output unit to a communication line via a microbus. In an information transmission device that is connected to a processor and sends various input information to a communication line under the control of the microprocessor, each input/output unit is assigned a unique address and a mounting code indicating its type, and includes an address matching circuit that detects a match between an address signal sent out on the address bus and a unique address assigned to itself, and a control activated by the matching output of the address matching circuit and input from the microprocessor. The microprocessor includes a decoder that decodes the code and opens a corresponding gate as described below, and a gate that is connected between an output of external data or the implementation code generator and a data bus and is opened by the decoder output, and the microprocessor A transmission information management table is provided for storing the mounting code of the input/output unit in correspondence with the address of the unit, and the mounting code is sequentially returned from each input/output unit by an address signal and a control code during initial operation, After storing the implementation code returned from each input/output unit in the corresponding address of the above transmission information management table, and moving to the main operation,
A transmission information frame in which data is returned from each input/output unit implemented by referring to the transmission information management table, and the same word number as the address of the input/output unit is added to data obtained by performing predetermined processing on the returned data. It is characterized by being configured to send out.

発明の実施例 次に、本発明について、図面を参照して詳細に説明する
Embodiments of the Invention Next, the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

すなわち、各入出力装置は、アドレス設定スイッチ1と
、アドレス−数構出回路2と、デコーダ3と、ゲート4
,5と、ゲート4に接続された実装コード発生器7とを
備える。アドレス設定スイッチlには、例えば6ビツト
で構成される固有のアドレスを設定し、アドレス−数構
出回路2はアドレスバス上のアドレス信号をアドレス設
定スイッチlに設定された固有のアドレスと比較し、=
一致出力によってデコーダ3を活性化する。
That is, each input/output device includes an address setting switch 1, an address/number configuration circuit 2, a decoder 3, and a gate 4.
, 5 and a mounting code generator 7 connected to the gate 4. For example, a unique address consisting of 6 bits is set in the address setting switch l, and the address-number construction circuit 2 compares the address signal on the address bus with the unique address set in the address setting switch l. ,=
The decoder 3 is activated by the matching output.

デコーダ3は、マイクロプロセッサcP■から送られた
制御コードを解読し、例えば制御コードが“0′′のと
きはゲート4を開き、制御コードが“1”のときはゲー
ト5を開く。
The decoder 3 decodes the control code sent from the microprocessor cP2. For example, when the control code is "0", the gate 4 is opened, and when the control code is "1", the gate 5 is opened.

実装コード発生器7には、当該入出力ユニットの機能種
類を示す(例えば4ビツトの)実装コードが設定されて
おり、該実装コードはゲート4が開かれたときにデータ
バス上に送出される。4ビツトの実装コードによって1
6種類を指定することが可能であり、同一の実装コード
が付与された入出力ユニットは、マイクロプロセッサc
PUから見た機能が同じである。ゲート5には、監視情
報や。
A mounting code (for example, 4 bits) indicating the function type of the input/output unit is set in the mounting code generator 7, and the mounting code is sent onto the data bus when the gate 4 is opened. . 1 by 4-bit implementation code
Six types can be specified, and input/output units assigned the same implementation code are microprocessor c
The functions seen from the PU are the same. Gate 5 has monitoring information.

アナログ計測情報がデジタル変換された外部データ等の
実データが入力されていて、ゲート5が開いたときデー
タバス上に送出される。
Actual data such as external data obtained by converting analog measurement information into digital data is input, and is sent onto the data bus when the gate 5 is opened.

マイクロプロセッサCPUは、第2図に示すような、ア
ドレスカウンタ8と、送信情報管理テーブルポインタ9
と送信情報管理テーブル10とを有し、送信情報管理テ
ーブルlOには、後述する初期動作時に、アドレス対応
に各入出力ユニットから返送された実装コードが格納さ
れる。送信情報管理テーブル10は、送信情報の管理を
行なうもので、データ送信の際に、後述の送信プログラ
ムで参照されるものである。マイクロプロセッサCPU
は、送信情報管理テーブル10に格納された実装コード
を参照することによって、対応する入出力ユニットの種
類を知ることができる。なお、未実装の入出力ユニット
からは実装コードが返送さす、対応する番地には実装コ
ードが格納されていないから、マイクロプロセッサCP
Uは送信情報管理テーブル10を参照することにより、
入出力ユニットの実装の有無とその種類を知ることが可
能となる。
The microprocessor CPU has an address counter 8 and a transmission information management table pointer 9 as shown in FIG.
and a transmission information management table 10, and in the transmission information management table 10, mounting codes returned from each input/output unit corresponding to addresses are stored at the time of initial operation, which will be described later. The transmission information management table 10 manages transmission information, and is referenced by a transmission program, which will be described later, when transmitting data. microprocessor cpu
can know the type of the corresponding input/output unit by referring to the implementation code stored in the transmission information management table 10. Note that a mounting code is returned from an unmounted input/output unit, but since no mounting code is stored at the corresponding address, the microprocessor CP
By referring to the transmission information management table 10, U
It becomes possible to know whether an input/output unit is installed and its type.

第3図は、電源投入時とか、リセットスタート時に、実
行されるマイクロプロセッサGPUのイニシャル処理プ
ログラムを示すフローチャートである。すなわち、アド
レスカウンタ8に“l ”を設定し、送信情報管理テー
ブルポインタ9に送信情報管理テーブル10の先頭アド
レス(STABL)を設定する。次に、制御コード゛O
“を送出し、アドレス“1′°の入出力ユニットから実
装コードを返送させる。返送された実装コードは、送信
情報管理テーブルポインタ9が指す送信情報管理テーブ
ル10の番地にストアする。次にアドレスカウンタ8お
よび送信情報管理テーブルポインタ9の内容を+1し、
アドレスカウンタ8の内容が64に達するまで上記動作
を繰返すことにより、順次各入出力ユニットのアドレス
対応に実装コードを格納し、アドレスカウンタ8のカウ
ント値が64に達すると初期動作を終了し、以下に述べ
る通常の動作に移行する。なお、未実装の入出力ユニッ
トのアドレスに対応しては、実装コードが返送されない
から、送信情報管理テーブル10の対応する番地の内容
は0000である。
FIG. 3 is a flowchart showing the initial processing program of the microprocessor GPU that is executed when the power is turned on or when a reset is started. That is, "l" is set in the address counter 8, and the start address (STABL) of the transmission information management table 10 is set in the transmission information management table pointer 9. Next, the control code ゛O
", and the implementation code is returned from the input/output unit at address "1'°. The returned implementation code is stored at the address in the transmission information management table 10 pointed to by the transmission information management table pointer 9. Next, add 1 to the contents of address counter 8 and transmission information management table pointer 9,
By repeating the above operation until the content of the address counter 8 reaches 64, the implementation code is sequentially stored corresponding to the address of each input/output unit, and when the count value of the address counter 8 reaches 64, the initial operation is terminated, and the following steps are performed. Transition to normal operation as described in . Note that since no mounting code is returned for the address of an unmounted input/output unit, the content of the corresponding address in the transmission information management table 10 is 0000.

第4図は、マイクロプロセッサCPUの送信処理プログ
ラムのフローチャートである。すなわち、先ず送信情報
管理テーブルポインタ9に送信情報管理テーブル10の
先頭アドレスを設定し、アドレスカウンタ8を“O”に
クリヤし、送信情報管理テーブルポインタ9の指す送信
情報管理テーブル10の番地から実装コードを読出した
後に、アドレスカウンタ8および送信情報管理テーブル
ポインタ9を+1しておき、上記実装コードが0000
であれば上記動作を繰返すことにより、順次送信情報管
理テーブルlOを読出し、実装コードがoooo以外で
あれば、実装コードによって対応する入出力ユニットの
種類を判定する0例えば、実装コードが0001であれ
ば監視情報入出力ユニツ) DISVが実装されている
ものとし、監視情報入力専用の入力サブルーチンを呼出
して、データ入力処理を行なう。処理結果のデータには
、そのときのアドレスカウンタ8の内容(読出した入出
力ユニットのアドレス)を付加して、変調送信ユニツ)
 N0D−PSに転送する。実装コードが0010であ
れば、アナログ情報ユニットが実装されているものと判
断して、同様にしてアナログ情報の入力処理および処理
結果データの転送処理を行なう、他の種類の入出力ユニ
ットからの入力データ処理および転送処理も同様にして
行なう。
FIG. 4 is a flowchart of the transmission processing program of the microprocessor CPU. That is, first, the start address of the transmission information management table 10 is set in the transmission information management table pointer 9, the address counter 8 is cleared to "O", and the implementation starts from the address of the transmission information management table 10 pointed to by the transmission information management table pointer 9. After reading the code, add 1 to the address counter 8 and transmission information management table pointer 9, and set the above implementation code to 0000.
If so, by repeating the above operation, the transmission information management table IO is sequentially read out, and if the implementation code is other than oooo, the type of the corresponding input/output unit is determined based on the implementation code.0 For example, even if the implementation code is 0001. For example, a monitoring information input/output unit) DISV is assumed to be installed, and an input subroutine dedicated to inputting monitoring information is called to perform data input processing. The contents of the address counter 8 at that time (the read address of the input/output unit) are added to the data of the processing result, and the data is sent to the modulation transmitting unit).
Transfer to N0D-PS. If the implementation code is 0010, it is determined that an analog information unit is installed, and input from other types of input/output units that similarly perform analog information input processing and processing result data transfer processing. Data processing and transfer processing are also performed in the same manner.

アドレスカウンタの内容(読出した入出力ユニットのア
ドレス)とデータを変調送信ユニットに転送することに
よってデータの送出処理を行なった後、アドレスカウン
タ8の内容が83でないときは、前記送信管理テーブル
の読出しに戻る。以下同様にして送信情報管理テーブル
lOに実装コードが格納されている各入出力ユニットか
ら順次データを読出して、その種類に応じて所定の処理
を行ない、処理結果のデータは当該入出力ユニットのア
ドレスと同一のワード番号を付加した蓬信情報フレーム
を通信線に送出する。そして、アドレスカウンタ8の内
容が83に達すると一連のデータ転送処理を完了し、再
び送信情報管理テーブルポインタ9に送信情報管理テー
ブル10の先頭アドレスを設定し、アドレスカウンタ8
をクリアして上述の動作を繰返す。第5図には、送信情
報フレーム構成の一例を示す。
After data transmission processing is performed by transferring the contents of the address counter (read address of the input/output unit) and data to the modulation transmission unit, if the contents of the address counter 8 are not 83, the transmission management table is read out. Return to Thereafter, data is sequentially read out from each input/output unit whose implementation code is stored in the transmission information management table 1O in the same manner, and predetermined processing is performed depending on the type, and the processed data is stored at the address of the input/output unit A mailing information frame with the same word number added is sent to the communication line. When the contents of the address counter 8 reach 83, the series of data transfer processing is completed, the start address of the transmission information management table 10 is set in the transmission information management table pointer 9 again, and the address counter 8
Clear and repeat the above operation. FIG. 5 shows an example of the transmission information frame structure.

以上の動作により、本情報伝送装置に実装されている各
入出力装置のアドレス番号と同じ番号の送信情報アドレ
ス(ワード番号)を持った、第5図に示すような送信情
報フレームが自動的に構築されて通信線に送出され、情
報伝送の目的が実現される。
Through the above operations, a transmission information frame as shown in Fig. 5 is automatically created, which has a transmission information address (word number) with the same number as the address number of each input/output device installed in this information transmission device. It is constructed and sent out on the communication line to realize the purpose of information transmission.

本実施例においては、入出力ユニットを増設するときは
、単に、増設ユニットに未使用のアドレス番号を付与し
て、当該増設ユニットのアドレス設定スイッチ1に設定
し、その種類を示す実装コードを実装コード発生器7に
設定するだけでよい。入出力ユニットの変更や、廃止に
ついても同様であり、マイクロプロセッサCPUのプロ
グラムは変更を要しない。増設や変更されたユニットに
ついては、前記イニシャル処理ルーチンの実行により、
自動的に送信情報管理テーブルlOの対応する番地に当
該ユニットの種類を示す実装コードが格納されるからで
ある。また、複数の各種入出力ユニットの実装位置等は
自由であり、異なる種類の入出力ユニットを混在させて
順不同のアドレス番号を付与しても問題はない。すなわ
ち、本実施例は、拡張、変更等に対して、容易かつ柔軟
に対処することができるという効果がある。
In this embodiment, when adding an input/output unit, simply assign an unused address number to the expansion unit, set it to the address setting switch 1 of the expansion unit, and implement the implementation code indicating the type. All you need to do is set it in the code generator 7. The same applies to changing or abolishing the input/output unit, and the program of the microprocessor CPU does not need to be changed. For units that have been added or changed, by executing the above initial processing routine,
This is because the implementation code indicating the type of the unit is automatically stored at the corresponding address in the transmission information management table IO. Furthermore, the mounting positions of the plurality of various input/output units are free, and there is no problem even if different types of input/output units are mixed and assigned address numbers in random order. That is, this embodiment has the advantage of being able to easily and flexibly deal with expansions, changes, etc.

発明の効果 以上のように、本発明においては、各入出力ユニットに
、固有のアドレスと入出力ユニットの種類を示す実装コ
ードを設定しておき、本情報伝送装置の初期動作で、順
次者アドレスの入出力ユニットから前記実装コードを返
送させて、送信情報管理テーブルの対応する番地に格納
しておき、本動作時においては、マイクロプロセッサが
前記送信情報管理テーブルを参照することによって各ア
ドレス番号の実装状態とその入出力ユニットの種類を知
り、その種類に対応したデータ入力処理を行ない、処理
結果のデータに当該入出力ユニットのアドレス番号と同
じ番号の送信情報アドレスを付加した送信フレームを構
築して通信線に送出するように構成したから、入出力ユ
ニットの増設や、システム変更に伴なう割付は変更等に
際しても、従来のようにROMを再作成して取換えると
いう必要がなく、単に入出力ユニットのアドレス設定お
よびその種類を示す実装コードの設定または変更だけで
すみ、容易かつ柔軟に対処することが可能であるという
効果がある。
Effects of the Invention As described above, in the present invention, each input/output unit is set with a unique address and an implementation code indicating the type of input/output unit, and in the initial operation of the information transmission device, the individual address is sequentially set. The implementation code is returned from the input/output unit of the controller and stored in the corresponding address of the transmission information management table. During the main operation, the microprocessor refers to the transmission information management table to determine each address number. It knows the implementation status and the type of its input/output unit, performs data input processing corresponding to that type, and constructs a transmission frame in which a transmission information address with the same number as the address number of the input/output unit is added to the processed data. Since the configuration is configured so that the ROM is sent to the communication line, even when adding input/output units or changing the layout due to system changes, there is no need to recreate and replace the ROM as in the past. It is only necessary to set or change the address setting of the input/output unit and the implementation code indicating its type, which has the advantage that it can be handled easily and flexibly.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例における各入出力ユニットの
構成を示すブロック図、第2図は上記実施例におけるマ
イクロプロセッサのアドレスカウンタ、送信情報管理テ
ーブルポインタおよび送信情報管理テーブルを示す図、
第3図は上記実施例のイニシャル処理プログラムのフロ
ーチャート、第4図は送信処理プログラムのフローチャ
ート、第5図は送信情報フレームの構成を示す図、第6
図(A)、(B)、(C)はそれぞれ従来の情報伝送装
置の構成、従来の入出力ユニットの構成および従来の送
信情報テーブルの一例を示す図である。 図において、1ニアドレス設定スイツチ、2ニアドレス
−数構出回路、3:デコーダ、4,5:ゲート、7:実
装コード発生器、8ニアドレスカウンタ、9:送信情報
管理テーブルポインタ、lO:送信情報管理テーブル。
FIG. 1 is a block diagram showing the configuration of each input/output unit in an embodiment of the present invention, and FIG. 2 is a diagram showing the address counter, transmission information management table pointer, and transmission information management table of the microprocessor in the above embodiment.
FIG. 3 is a flowchart of the initial processing program of the above embodiment, FIG. 4 is a flowchart of the transmission processing program, FIG. 5 is a diagram showing the structure of the transmission information frame, and FIG.
Figures (A), (B), and (C) are diagrams showing an example of the configuration of a conventional information transmission device, the configuration of a conventional input/output unit, and a conventional transmission information table, respectively. In the figure, 1 near address setting switch, 2 near address/number configuration circuit, 3: decoder, 4, 5: gate, 7: implementation code generator, 8 near address counter, 9: transmission information management table pointer, lO: Transmission information management table.

Claims (1)

【特許請求の範囲】[Claims] 監視情報、計測情報等を入力する各種入出力ユニットと
、各入出力ユニットから入力された情報を通信回線に送
出する送出ユニット等をバスを介してマイクロプロセッ
サに接続し、マイクロプロセッサの制御によつて各種入
力情報を通信回線に送出する情報伝送装置において、前
記入出力ユニットに、それぞれに固有のアドレスとそれ
ぞれの種類を示す実装コードを割当て、各入出力ユニッ
トは、アドレスバス上に送出されたアドレス信号と自己
に割当てられた固有のアドレスとの一致を検出するアド
レス一致回路と、該アドレス一致回路の一致出力によつ
て活性化され前記マイクロプロセッサから入力される制
御コードを解読して対応する後記ゲートを開くデコーダ
と、外部データまたは前記実装コード発生器の出力とデ
ータバス間に接続され前記デコーダ出力によつて開かれ
るゲートとを備え、前記マイクロプロセッサは、各入出
力ユニットのアドレスに対応して当該入出力ユニットの
実装コードを記憶させるための送信情報管理テーブルを
備えて、初期動作時に順次アドレス信号および制御コー
ドによつて各入出力ユニットから前記実装コードを返送
させて、各入出力ユニットから返送された実装コードを
上記送信情報管理テーブルの対応する番地に格納してお
き、本動作に移行した後は、前記送信情報管理テーブル
を参照して実装された各入出力ユニットからデータを返
送させ、該返送データに所定の処理を施したデータに当
該入出力ユニットのアドレスと同じワード番号を付加し
た送信情報フレームを送出するように構成したことを特
徴とする情報伝送装置。
Various input/output units that input monitoring information, measurement information, etc., and a sending unit that sends out the information input from each input/output unit to a communication line are connected to the microprocessor via a bus, and are controlled by the microprocessor. In an information transmission device that sends various types of input information onto a communication line, each input/output unit is assigned a unique address and an implementation code indicating its type, and each input/output unit is configured to transmit various types of input information onto a communication line. an address matching circuit that detects a match between an address signal and a unique address assigned to itself; and an address matching circuit that is activated by the matching output of the address matching circuit and decodes and responds to a control code input from the microprocessor. The microprocessor includes a decoder that opens the gate described later, and a gate that is connected between the output of the external data or implementation code generator and the data bus and is opened by the decoder output, and the microprocessor corresponds to the address of each input/output unit. A transmission information management table is provided for storing the implementation code of the input/output unit, and the implementation code is sequentially returned from each input/output unit using an address signal and a control code during initial operation. The implementation code returned from the unit is stored in the corresponding address of the above transmission information management table, and after moving to the main operation, the data from each mounted input/output unit is retrieved by referring to the transmission information management table. 1. An information transmission device characterized in that the information transmission device is configured to transmit a transmission information frame in which the same word number as the address of the input/output unit is added to data obtained by performing predetermined processing on the returned data.
JP14713784A 1984-07-16 1984-07-16 Transmitting device of information Granted JPS6126158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14713784A JPS6126158A (en) 1984-07-16 1984-07-16 Transmitting device of information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14713784A JPS6126158A (en) 1984-07-16 1984-07-16 Transmitting device of information

Publications (2)

Publication Number Publication Date
JPS6126158A true JPS6126158A (en) 1986-02-05
JPH0376508B2 JPH0376508B2 (en) 1991-12-05

Family

ID=15423405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14713784A Granted JPS6126158A (en) 1984-07-16 1984-07-16 Transmitting device of information

Country Status (1)

Country Link
JP (1) JPS6126158A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245461A (en) * 1986-04-18 1987-10-26 Fanuc Ltd Allocating method for board slot number
JPS6488862A (en) * 1987-09-30 1989-04-03 Sony Corp Printed board circuit
JPH02133852A (en) * 1988-11-15 1990-05-23 Hitachi Ltd Information process system and confirming method of system constitution
JPH03198447A (en) * 1989-12-26 1991-08-29 Nec Corp Control circuit for assembled modem
JPH08180010A (en) * 1994-07-29 1996-07-12 Lg Ind Syst Co Ltd Circuit and method for input/output control of data for computer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245461A (en) * 1986-04-18 1987-10-26 Fanuc Ltd Allocating method for board slot number
JPH0519183B2 (en) * 1986-04-18 1993-03-16 Fanuc Ltd
JPS6488862A (en) * 1987-09-30 1989-04-03 Sony Corp Printed board circuit
JPH02133852A (en) * 1988-11-15 1990-05-23 Hitachi Ltd Information process system and confirming method of system constitution
JPH03198447A (en) * 1989-12-26 1991-08-29 Nec Corp Control circuit for assembled modem
JPH0773273B2 (en) * 1989-12-26 1995-08-02 日本電気株式会社 Set modulator / demodulator control circuit
JPH08180010A (en) * 1994-07-29 1996-07-12 Lg Ind Syst Co Ltd Circuit and method for input/output control of data for computer

Also Published As

Publication number Publication date
JPH0376508B2 (en) 1991-12-05

Similar Documents

Publication Publication Date Title
US4156932A (en) Programmable communications controller
US4591973A (en) Input/output system and method for digital computers
CA1173928A (en) Channel interface circuit
CA1095630A (en) Automatic reconfiguration apparatus for input/output processor
US4181941A (en) Interrupt system and method
EP0182044B1 (en) Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus.
US4648068A (en) Memory-programmable controller
GB1036024A (en) Data processing
JPS6126158A (en) Transmitting device of information
JPH0342732A (en) Semiconductor integrated circuit
EP0172523B1 (en) Microcomputer having at least one input-output unit
JPH0366879B2 (en)
JPH07151832A (en) Microcontroller-type integrated circuit having static memoryfor storing inclusive program especially for test, test station and applicable manufacture thereof
CA1319441C (en) Programmable interrupt controller
JPS6361697B2 (en)
US4570218A (en) System for the detection of programmable stop codes
US5949984A (en) Emulator system
JPS6326421B2 (en)
SU1434446A1 (en) Information output device
US5175846A (en) Clock device for serial bus derived from an address bit
SU1621040A1 (en) Interface for non-homogeneous computer system
KR100242690B1 (en) Control device of subsystem using address line
JPS642177Y2 (en)
Aylor et al. A modular microcomputer development system
JPH06231007A (en) Illegal address detection circuit for computer