JPS6120139A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS6120139A JPS6120139A JP14034984A JP14034984A JPS6120139A JP S6120139 A JPS6120139 A JP S6120139A JP 14034984 A JP14034984 A JP 14034984A JP 14034984 A JP14034984 A JP 14034984A JP S6120139 A JPS6120139 A JP S6120139A
- Authority
- JP
- Japan
- Prior art keywords
- program
- interrupt
- interrupt processing
- program counter
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサにおける割込み処理制御方
式に関する。
式に関する。
従来、マイクロプロセッサの割込み制御は、割込み制御
機能の一部をその外部に設けて割込み制御を行っていた
ため、割込み信号を受は付けた場合台まで処理していた
プログラムの位置情報をメモリ上に格納し、外部から割
込みレベルの情報を読出し、この割込みレベルの情報を
もとに、メモリ上の割込み処理プログラムの先頭アドレ
スが格納されているテーブルを参照して目的の割込み処
理プログラムの先頭アドレスを読み出し、割込み処理へ
制御を移行する方式となっていた。そのため、割込み信
号を受は付けてから割込み処理を開始するまでの時間の
ロスが大きいという欠点があった。
機能の一部をその外部に設けて割込み制御を行っていた
ため、割込み信号を受は付けた場合台まで処理していた
プログラムの位置情報をメモリ上に格納し、外部から割
込みレベルの情報を読出し、この割込みレベルの情報を
もとに、メモリ上の割込み処理プログラムの先頭アドレ
スが格納されているテーブルを参照して目的の割込み処
理プログラムの先頭アドレスを読み出し、割込み処理へ
制御を移行する方式となっていた。そのため、割込み信
号を受は付けてから割込み処理を開始するまでの時間の
ロスが大きいという欠点があった。
本発明は、マイクロプロセッサに割込み制御機能をすべ
て含めることにより、プログラムカウンタの内容のメモ
リ上への退避およびメモリからの割込み処理プログラム
開始位置情報の読み出しを省略１２．上記従来方式の欠
点である時間ロスを少なくして割込み処理制御の速度を
上げることができるようにしたマイクロプロセッサを提
供することを目的とするものである。
て含めることにより、プログラムカウンタの内容のメモ
リ上への退避およびメモリからの割込み処理プログラム
開始位置情報の読み出しを省略１２．上記従来方式の欠
点である時間ロスを少なくして割込み処理制御の速度を
上げることができるようにしたマイクロプロセッサを提
供することを目的とするものである。
本発明は、マイクロプロセッサ内に、割込み処理ポイン
タと割込み処理専用のプログラムカウンタとを設け、割
込み信号により通常処理のプログラムカウンタから割込
み処理専用のプログラムカウンタに切り換えて１割込み
処理へ制御を移行するようにすことにより、プログラム
カウンタのメモリ上べの格納、マイクロプロセッサ外部
からの割込みレベル情報の読み出しおよびメモリから割
込み処理プログラムの先頭アドレスの読み出しを省略し
１割込み信号を受は付けてから割込み処理を開始するま
での時間ロスをなくし、割込み処理制御の速度を上げる
ようにしたものである。
タと割込み処理専用のプログラムカウンタとを設け、割
込み信号により通常処理のプログラムカウンタから割込
み処理専用のプログラムカウンタに切り換えて１割込み
処理へ制御を移行するようにすことにより、プログラム
カウンタのメモリ上べの格納、マイクロプロセッサ外部
からの割込みレベル情報の読み出しおよびメモリから割
込み処理プログラムの先頭アドレスの読み出しを省略し
１割込み信号を受は付けてから割込み処理を開始するま
での時間ロスをなくし、割込み処理制御の速度を上げる
ようにしたものである。
次に本発明を図面を参照して実施例につき説明する。
図面は本発明の一実施例を示すマイクロプロセッサの構
成ブロック図である。このマイクロプロセッサはフログ
ラムカウンタ４と、バスコントロール１と、演算ユニッ
ト２と、データレジスタ（０〜ｍ）３と、割込みプログ
ラムカウンタ（０〜ｎ）５と、割込み処理ポインタ（０
〜ｎ）６とを含み構成される。
成ブロック図である。このマイクロプロセッサはフログ
ラムカウンタ４と、バスコントロール１と、演算ユニッ
ト２と、データレジスタ（０〜ｍ）３と、割込みプログ
ラムカウンタ（０〜ｎ）５と、割込み処理ポインタ（０
〜ｎ）６とを含み構成される。
次に図示実施例に示した構成等の作用、動作等を順を追
って説明する。プログラムカウンタ４は、通常のプログ
ラム走行において実行している命令の次の命令の位置を
示す情報を格納する。バスコントロール１は、プログラ
ムカウンタ４捷たは割込みプログラムカウンタ５に従っ
てマイクロプロセッサバス上のメモリからの命令の読み
出し、メモリまたはマイクロプロセッサバス上のその他
の入出力装置とデータレジスタ（０〜ｍ）３との間での
データ転送動作、割込み信号０〜ｎの優先制御、プログ
ラムカウンタ４と割込みプログラムカウンタ（０〜ｎ）
５の内容の更新制御、プログラムカウンタ４と割込みプ
ログラムカウンタ（０〜ｎ）５の選択切換制御および割
込み信号受は付は時における割込み処理ポインタ６から
割込みプログラムカウンタ５へのデータ転送を行う。演
算ユニット２はバスコントロール１によって読み込まれ
た命令の実行を行う。データレジスタ（０〜ｍ）３はマ
イクロプロセッサバス上のメモリまたは入出力装置から
読み込んだデータを格納する。割込みプログラムカウン
タ５は、割込み処理プログラム走行において実行してい
る命令の次の命令の位置を示す情報を格納する。割込み
処理ポインタ６は割込み処理プログラムの開始位置を示
す情報を格納する。割込み処理ポインタ６は、演算ユニ
ット２の命令実行によシ書き換え可能である。プログラ
ムカウンタ４および割込みプログラムカウンタ５は、い
かなる場合も書き換えはできない。割込み信号はＯから
ｎｌでｎ＋１の信号があるが、０が優先順位が最も高く
、ｎが最も低いものとする。
って説明する。プログラムカウンタ４は、通常のプログ
ラム走行において実行している命令の次の命令の位置を
示す情報を格納する。バスコントロール１は、プログラ
ムカウンタ４捷たは割込みプログラムカウンタ５に従っ
てマイクロプロセッサバス上のメモリからの命令の読み
出し、メモリまたはマイクロプロセッサバス上のその他
の入出力装置とデータレジスタ（０〜ｍ）３との間での
データ転送動作、割込み信号０〜ｎの優先制御、プログ
ラムカウンタ４と割込みプログラムカウンタ（０〜ｎ）
５の内容の更新制御、プログラムカウンタ４と割込みプ
ログラムカウンタ（０〜ｎ）５の選択切換制御および割
込み信号受は付は時における割込み処理ポインタ６から
割込みプログラムカウンタ５へのデータ転送を行う。演
算ユニット２はバスコントロール１によって読み込まれ
た命令の実行を行う。データレジスタ（０〜ｍ）３はマ
イクロプロセッサバス上のメモリまたは入出力装置から
読み込んだデータを格納する。割込みプログラムカウン
タ５は、割込み処理プログラム走行において実行してい
る命令の次の命令の位置を示す情報を格納する。割込み
処理ポインタ６は割込み処理プログラムの開始位置を示
す情報を格納する。割込み処理ポインタ６は、演算ユニ
ット２の命令実行によシ書き換え可能である。プログラ
ムカウンタ４および割込みプログラムカウンタ５は、い
かなる場合も書き換えはできない。割込み信号はＯから
ｎｌでｎ＋１の信号があるが、０が優先順位が最も高く
、ｎが最も低いものとする。
次に、割込み制御の動作を順を追って説明する。
通常プログラム走行中に割込み信号ｎが入力された場合
、バスコントロール１は現在実行中の命令が終了次第１
割込み処理ポインタｎから割込みプログラムカウンタｎ
へ割込み処理プログラムｎの開始位置情報を転送し、割
込みプログラムカランＩｎの情報に従ってマイクロプロ
セッサバス上ｖメモリから割込み処理プログラムｎの最
初の命令を読み出す。この時、プログラムカウンタの情
報は変化せず、割込みプログラムカウンタｎはカウント
アツプされ、割込み処理プログラムｎの次に読み出すべ
き位置情報を示す。続いて割込み信号０が入力された場
合、現在実行中の割込み処理プログラムｎの命令が終了
次第、バスコントロールが割込み処理ポインタ０から割
込みプログラムカウンタ０へ割込み処理プログラムＯの
開始位置情報を転送し、割込みプログラムカウンタＯの
情報に従って、マイクロプロセッサバス上のメモリから
割込み処理プログラムＯの最初の命令を読み出す。この
時、前記フログラムカウンタおよび割込みプログラムカ
ウンタｎの情報は変化せず５割込みプログラムカウンタ
Ｏはカウントアツプされ割込み処理プログラム０の次に
読み出すべき位置情報を示す。割込みプログラムカウン
タ０が更新されて次々に割込み処理プログラム０が実行
されていく途中で割込み信号１が入力された場合、割込
み処理プログラム１は割込み処理プログラムＯが終了す
るまで待たされる。割込み処理プログラムの終了は演算
ユニット２が割込み終了命令を実行することによってバ
スコントロールへ知らせる。
、バスコントロール１は現在実行中の命令が終了次第１
割込み処理ポインタｎから割込みプログラムカウンタｎ
へ割込み処理プログラムｎの開始位置情報を転送し、割
込みプログラムカランＩｎの情報に従ってマイクロプロ
セッサバス上ｖメモリから割込み処理プログラムｎの最
初の命令を読み出す。この時、プログラムカウンタの情
報は変化せず、割込みプログラムカウンタｎはカウント
アツプされ、割込み処理プログラムｎの次に読み出すべ
き位置情報を示す。続いて割込み信号０が入力された場
合、現在実行中の割込み処理プログラムｎの命令が終了
次第、バスコントロールが割込み処理ポインタ０から割
込みプログラムカウンタ０へ割込み処理プログラムＯの
開始位置情報を転送し、割込みプログラムカウンタＯの
情報に従って、マイクロプロセッサバス上のメモリから
割込み処理プログラムＯの最初の命令を読み出す。この
時、前記フログラムカウンタおよび割込みプログラムカ
ウンタｎの情報は変化せず５割込みプログラムカウンタ
Ｏはカウントアツプされ割込み処理プログラム０の次に
読み出すべき位置情報を示す。割込みプログラムカウン
タ０が更新されて次々に割込み処理プログラム０が実行
されていく途中で割込み信号１が入力された場合、割込
み処理プログラム１は割込み処理プログラムＯが終了す
るまで待たされる。割込み処理プログラムの終了は演算
ユニット２が割込み終了命令を実行することによってバ
スコントロールへ知らせる。
割込み処理プログラム０が終了すると、バスコントロー
ルは割込み処理ポインタ１から割込みプログラムカウン
タ１に割込み処理プログラム１の開始位置情報を転送し
、割込み処理プログラムカウンタ１の情報に従ってメモ
リから命令を読み出（２゜割込み処理プログラムカウン
タ１を更新しながら命令を実行ｌ−でいく。割込み処理
プログラム１が終了すると、バスコントロールは保存さ
れていた割込みプログラムカウンタｎに従ってメモリか
ら命令を読み出し、中断されていた割込み処理プログラ
ムｎが実行されていく。割込み処理プログラムｎが終了
すると、バスコントロールは保存されていたプログラム
カウンタに従ってメモリから命令を読み出し、中断され
ていた通常プログラムが実行されていく。
ルは割込み処理ポインタ１から割込みプログラムカウン
タ１に割込み処理プログラム１の開始位置情報を転送し
、割込み処理プログラムカウンタ１の情報に従ってメモ
リから命令を読み出（２゜割込み処理プログラムカウン
タ１を更新しながら命令を実行ｌ−でいく。割込み処理
プログラム１が終了すると、バスコントロールは保存さ
れていた割込みプログラムカウンタｎに従ってメモリか
ら命令を読み出し、中断されていた割込み処理プログラ
ムｎが実行されていく。割込み処理プログラムｎが終了
すると、バスコントロールは保存されていたプログラム
カウンタに従ってメモリから命令を読み出し、中断され
ていた通常プログラムが実行されていく。
次にこの実施例の示す効果を説明する。図示の構成にお
いて割込み制御を行った場合、割込み信号を受は付ける
ごとにプログラムカウンタに格納されているプログラム
位置情報をマイクロプロセッサバス上のメモリに退避さ
せる必要はなく、またメモリから割込み処理プログラム
の開始位置情報ｆ：読み出す必要がなくなる効果がある
。
いて割込み制御を行った場合、割込み信号を受は付ける
ごとにプログラムカウンタに格納されているプログラム
位置情報をマイクロプロセッサバス上のメモリに退避さ
せる必要はなく、またメモリから割込み処理プログラム
の開始位置情報ｆ：読み出す必要がなくなる効果がある
。
本発明は以上説明したように、マイクロプロセッサに割
込み制御機能をすべて含めることにより。
込み制御機能をすべて含めることにより。
プログラムカウンタの内容のメモリ上への退避および割
込み処理プログラム開始位置情報の絖み出しを行う必要
はなく、割込みを受は付けてから割込み処理プログラム
の命令を読み込むまでの時間が、従来のプログラムカウ
ンタの内容をメモリに退避させて割込み処理プログラム
の開始位置情報をメモリから読み出す方式に較べて、短
縮できる効果がある。
込み処理プログラム開始位置情報の絖み出しを行う必要
はなく、割込みを受は付けてから割込み処理プログラム
の命令を読み込むまでの時間が、従来のプログラムカウ
ンタの内容をメモリに退避させて割込み処理プログラム
の開始位置情報をメモリから読み出す方式に較べて、短
縮できる効果がある。
図面は本発明の割込み制御機能を搭載したマイクロプロ
セッサの一実施例を示すブロック図である。 １・・・バスコントロール、 ２゛・・演算ユニット
。 ３・・・データレジスタ、 ４・・・プログラムカウンタ。 ５・・・割込みプログラムカウンタ、 ６・・・割込み処理ポインタ。
セッサの一実施例を示すブロック図である。 １・・・バスコントロール、 ２゛・・演算ユニット
。 ３・・・データレジスタ、 ４・・・プログラムカウンタ。 ５・・・割込みプログラムカウンタ、 ６・・・割込み処理ポインタ。
Claims (1)
- マイクロプロセッサ内に、割込み処理ポインタと割込み
処理専用のプログラムカウンタとを設け、割込み信号に
より通常処理のプログラムカウンタから割込み処理専用
のプログラムカウンタに切り換えて、割込み処理へ制御
を移行するようにしたことを特徴とする割込み制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14034984A JPS6120139A (ja) | 1984-07-06 | 1984-07-06 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14034984A JPS6120139A (ja) | 1984-07-06 | 1984-07-06 | 割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120139A true JPS6120139A (ja) | 1986-01-28 |
Family
ID=15266760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14034984A Pending JPS6120139A (ja) | 1984-07-06 | 1984-07-06 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230071297A (ko) * | 2021-11-16 | 2023-05-23 | 재단법인대구경북과학기술원 | 모놀리식 3차원 집적 구조, 및 이의 제조 방법 |
-
1984
- 1984-07-06 JP JP14034984A patent/JPS6120139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230071297A (ko) * | 2021-11-16 | 2023-05-23 | 재단법인대구경북과학기술원 | 모놀리식 3차원 집적 구조, 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0313097B1 (en) | Microcomputer system including master processor and slave processor | |
| JPH02235156A (ja) | 情報処理装置 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH0454255B2 (ja) | ||
| JP3970609B2 (ja) | プロセッサシステム | |
| US20030172215A1 (en) | Interrupt- controller | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS6148743B2 (ja) | ||
| JPS6230452B2 (ja) | ||
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH0462093B2 (ja) | ||
| JPS6128144A (ja) | トレ−ス動作実行装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH0347536B2 (ja) | ||
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH02110739A (ja) | マルチタスク用中央処理装置 | |
| JPS60129841A (ja) | 割り込み制御回路 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPS63305429A (ja) | マイクロプロセッサの割込み方式 | |
| JPH07334215A (ja) | プログラマブルコントローラのシーケンス制御方法 |