JPS6117025B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の分野〕 本発明はデータ処理に関し、更に詳しくいえ
ば、バツキング・ストアに接続されたデータ・バ
ツフア・メモリないしキヤツシユの制御に関す
る。

〔発明の背景〕

バツフア・メモリは、メモリ・システムの操作
を向上させるために長年使用されてきた。このバ
ツフアが大型になつて極めて速くなり、比較的低
いバツキング・ストアのパフオーマンスが使用ユ
ニツトからほぼ遮蔽された場合には、かかるバツ
フアはキヤツシユと呼ばれている。コストを抑え
るためには、バツフア・メモリのサイズを最小限
に抑えることが望ましく、特にいわゆるキヤツシ
ング特性が望まれる場合にはそうである。現在ま
で、キヤツシユの内容は、通常各種の型式のアル
ゴリズムに基づく幾つかの自動機構によつて決定
されている。第１の機構は、データをバツキン
グ・ストアからキヤツシユに昇進させることであ
る。データ昇進の目的は、キヤツシユ中のデータ
が次に中央演算処理装置などの使用ユニツトによ
つて使用される見込みが最も大きいことを保証す
ることである。データ昇進機構だけの場合、キヤ
ツシユはすぐに一杯になつて、それ以上データが
バツキング・ストアから昇進されるのが妨げられ
る。この問題を緩和するため、キヤツシユ中のデ
ータを、バツキング・ストアから昇進中の新しい
データと置換する機構を備えた置換アルゴリズム
が設計された。このデータ昇進と置換の組合せに
よる場合、キヤツシユは常にデータで一杯であ
る。キヤツシング特性を最適化するには、すなわ
ちキヤツシユ機能のいわゆるマスキング機能を最
大にするには、比較的大型のキヤツシユが必要で
ある。さらに、置換アルゴリズムでは、新しいデ
ータを昇進できる前に、データをキヤツシユから
バツキング・ストアに転送することが必要であ
る。この行為は、パフオーマンスの低下を招く。
従つて、通常のデータ昇進および置換制御機構で
必要となるものよりも小さなキヤツシユでキヤツ
シング特性を最大にするのに資するキヤツシング
機能をもたらすことが望ましい。先行技術による
いくつかのキヤツシユ制御機能を次に説明する。

米国特許第4048625号では、読み取りの際にデ
ータ領域を無効化する、先入れ先出し（FIFO）
バツフアが示されている。バツフア中のデータ妥
当性検査は、エラー条件とは独立に行なわれる。
また、データがバツフア中にある間に修正された
かどうかにかかわらず、無効化が行なわれる。

米国特許第3845474号では、キヤツシユ・デー
タがいわゆる「通信表」中にあつて、第１のプロ
セツサがそれを読み取るとき、キヤツシユ・デー
タを無効化することが示されている。すなわち、
キヤツシユをランさせているプロセツサとは独立
にデータを変更できる、もう１台のプロセツサが
アクセス可能なデータが無効化される。

米国特許第4197580号は、各キヤツシユ領域に
ついて妥当性ビツトをもつキヤツシユが示されて
いる。読み取りの際、妥当性ビツトをリセツトす
ることができる、すなわちデータは無効になる。

一般に、多くのキヤツシユ・バツキング・スト
アの状態では、二重コピーの考え方が用いられて
いる。すなわち主メモリーが１コピーをもち、キ
ヤツシユが第２のコピーをもつ。一般に、プロセ
ツサ・キヤツシユ中ではデータは、上記米国特許
第3845474号に挙げた場合以外は、通常は読み取
られながら破壊されることはない。

〔発明の概要〕

本発明によれば、記憶システムはバツキング・
ストアとキヤツシユまたはバツフアを持つ。この
記憶システムは、使用中の上位システムから読み
取り廃棄（RAD）標識を受け取る。RAD標識に
応答して、主システムまたは他の使用システムで
読み取られたキヤツシユ中のデータを、有効に消
去するための手段が働く。かかるデータが修正さ
れている場合、すなわちキヤツシユ中のデータが
バツキング・ストア中のデータと異なる場合、操
作信号の終了（例えば、連鎖操作の終了）に応答
して、上位システムでキヤツシユから読み取られ
た修正済みデータを（LRUアルゴリズムに従つ
て又は即時に）バツキング・ストアにデステージ
し、次にデータをキヤツシユから有効に消去する
ための手段が働く。かかるデータのキヤツシユか
らの消去は、できればキヤツシユ中のデータのア
ドレス可能性を破壊することによつて、すなわち
そのデータに対する適当なキヤツシユ領域へのア
クセスを指令する登録簿の項目を消去して実施す
るのが望ましい。

〔詳細な説明〕

次に、より具体的に図面を参照するが、各図に
おいて同じ番号は同様の部分ならびに構造機構お
よび機能を示すものとする。第１図は、中央計算
処理装置、通信システムなどの複数の上位システ
ム（ホスト）１２に接続された記憶システム１０
を示したものである。記憶システム１０中の記憶
デイレクタ１１は、入出力結線１４を介して、バ
ツキング・ストア１３と上位システム１２間での
データ転送をもたらす。バツキング・ストア１３
は、できれば第２図により詳しく示すような複数
個の磁気デイスグク式データ記憶装置からなるも
のとする。バツキング・ストア１３は、またラン
ダム・アクセス・メモリ、いわゆるバルブ・メモ
リ、磁気テープ・レコーダ、ユニツト・レコード
装置、光学式記憶装置などから構成することもで
きる。相互結線１４は、IBM計算機で使用されて
いるもののようなコンピユータ入出力結線であ
る。かかる結線の記載は、International
Business Machines Corporation発行の“IBM
System／360 and System／370I／Ｏ Interface
Channel to Control Unit Original Equipment
Manufacturer′s Information”（OEMI）と題す
る刊行物（Form No.GA22−6974−４）に見出さ
れる。このインターフエイスは、データ処理技術
で広汎に使用されており、よく知られている。記
憶システム１０と共に作動する各上位システム１
２は、上記の相互結線を使用した場合に、一連の
操作列から成る周辺装置操作の連鎖を供給する。
第１図には、夫々複数本の水平線で表わされる、
複数個の周辺装置指令から成る操作１５の連鎖が
示されている。各操作列は、できれば第１図に複
数個の割り振られたバツフア・セグメント１６で
表した記憶デイレクタ１１中のバツフアと共に動
作するのが望ましい。記憶デイレクタ１１は、連
鎖周辺指令１５にその指令解読装置１７を介して
応答し、後者が次にバツフア制御装置１８を活動
化して、データ信号を上位システム１２と割り振
りバツフア・セグメント１６間ならびにバツキン
グ・ストア１３とかかる割り振りバツフア・セグ
メント１６の間で転送させる。

チヤネル・アダプタ１９が、上位システム１２
からの指令を受け取り、それを指令解読装置１７
に送る。後に明らかになるように、またデータ処
理技術で広汎に実施されているように、データ信
号は、バツフア・セグメント１６に直接転送され
る。

各割り振りバツフア・セグメント１６は、容量
範囲がメガバイトのメモリのような比較的大型の
バツフアの、予め定められたアドレス領域中のア
ドレス可能レジスタ（図示せず）である。バツフ
ア・セグメント１６に有効にアクセスするため、
登録簿２０は、割り振りバツフア・セグメント１
６中の「論理装置」と呼ばれるものに相当するデ
ータ信号を含む領域を指すように、記憶デイレク
タ１１内で維持される。各セグメントは、１つの
論理装置に関するデータを含むことができる。す
なわち、各上位システム１２は、ある種のアドレ
ス・コードを介して記憶システム１０にアクセス
できる。各アドレス・コードが、いわば論理装置
に相当する。本明細書の説明の残りの部分では、
１つの論理装置が上位システム１２によつて指示
されているものと仮定する。当然の事ながら、複
数個の論理装置をインターリーブ方式で上位シス
テム１２によつて識別して、上位システム１２と
記憶システム１０の間で高度に多重化されたデー
タ処理操作を行なうことができる。

次に登録簿２０に戻ると、項目の列２１は、バ
ツフア・セグメント１６中に記憶されているデー
タ信号のブロツク、できれば固定サイズのブロツ
クの識別記号を含んでいる。話を簡単にするた
め、これらを考察中の論理装置に対してＡ〜Ｈと
名付けることにする。各登録２０内で、レジスタ
はバツフア・セグメント１６の当該データが記憶
されている領域を識別する、列２２中のアドレス
である。実施例では、識別される各領域は、記憶
容量が500バイト、１キロバイト（KB）、2KB、
4KBなどの一定数のアドレス可能記憶レジスタを
もつている。例えば、データ・ブロツクＡはアド
レスX₁に記憶され、データ・ブロツクＢはアド
レスX₅に記憶され、以下同様である。第３の列
２３は、バツフア・セグメント１６へのアクセス
が、指令されたデータ・ブロツクの変化をもたら
すか否かを指示するために、登録簿２０中で識別
される各データ・ブロツクに対する、単一ツト位
置を含んでいる。例えば、登録簿２０は、デー
タ・ブロツクＡが変化していない、すなわちバツ
フア・セグメント１６に記憶されているデータの
像が、バツキング・ストア１３に記憶されている
データの同じブロツクと同一であることを示す。
一方、データ・ブロツクＢは、変更されたデータ
を含むものとして示してある。すなわち、上位シ
ステム１２が割り振りバツフア・セグメント１６
をアクセスし、データ・ブロツクＢをバツキン
グ・ストア１３から昇進されたそのデータから変
更したことを示す、２進１が列２３中に発生す
る。つまり、割り振りバツフア・セグメント１６
中のデータ・ブロツクＢの像が、バツキング・ス
トア１３中に記憶されているブロツクＢとは異な
るということである。

データ・ブロツクＡ〜Ｈは、論理的に連続する
データ・ブロツクの列とすることができる。割り
振りバツフア・セグメント１６中のかかる順次連
続データ・ブロツクの記憶装置は、列２２中のア
ドレスが指示するように、断片化することができ
る。データ・ブロツクＡ〜Ｈは、最初に割り振ら
れたバツフア・セグメント１６中の２４に記憶さ
れているものとして示してある。指示されたセグ
メント１６は論理セグメントであり、データ・メ
モリ管理技術で知られているように、パフオーマ
ンス、保全性その他の目的で実メモリ中に物理的
に分散することができることを指摘しておく。各
データ・ブロツク２４に付随して、列２３中のビ
ツトに対応するビツトを列２５中に示すことがで
きる。本発明の有利な形では、列２３のみが発生
する。登録簿２０中および割り振りバツフア・セ
グメント１６中に他の制御機能を設けることがで
きるが、それは本発明の理解には関係がない。

この説明では、データ・ブロツクＡ〜Ｈが、既
に割り振りバツフア・セグメント１６中に常駐す
るものと仮定する。すなわち、先行の指令連鎖
（図示せず）が記憶システム１０に対して、バツ
キング・ストア１３のデータ・ブロツクＡ〜Ｈが
直接または近い将来に使用される見込みが大きい
と指示したということである。従つて、データ昇
進制御装置２７は既知の型式のものとすることが
できるが、これはデータ信号をバツキング・スト
ア１３から割り振りバツフア・セグメント１６に
転送するために記憶デイレクタ１１をしてバツキ
ング・ストア１３にアクセスさせる。かかるデー
タ昇進制御装置２７は、本発明の理解には関係が
なく、従つてこれ以上は説明しない。バツフア制
御装置１８とデータ昇進制御装置２７の間には、
キヤツシユ技術で知られているように、共同作用
があることを指摘しておく。

本発明を実施するため、いくつかの追加的制御
手段が記憶デイレクタ１１に追加されている。記
憶システム１０は、論理装置を介してアドレスさ
れ、各論理装置に対して論理装置制御ブロツク
（LDCB）が設けられる。１組のレジスタ３０が
LDCBの信号を含んでいる。LDCBは、記憶シス
テム１０が上位システム１２の要求に応答して論
理装置と共に作動するのに必要な全ての制御情報
を含んでいる。論理装置は、バツフア・セグメン
ト１６のキヤツシング機能によつて修正された上
位システム１２からバツキング・ストア１３への
アクセス経路にたとえることができることを指摘
しておく。ビツト位置３７すなわちRADビツト
は、本発明を実施する為のLDCBの重要な一側面
である。ビツト３７は、論理装置についての活動
化条件にセツトされると、記憶登録簿１１に上位
システム１２に読み取られたキヤツシユからのデ
ータをできるだけ速やかに廃棄するよう信号を送
る。記憶登録簿１１中の第２の制御手段は廃棄リ
スト３１であるが、これは現操作列の終りにすな
わち、上述の相互接続結線１４を使用する場合の
連鎖の終りに、廃棄すべき割り振りバツフア・セ
グメント１６中のデータ・ブツクの識別を含む１
組のアドレス可能レジスタである。別のやり方と
して、ブロツク３に示される修正済みデータを、
操作列の終了時に（連鎖の終りに）バツキング・
ストア１３にデステージすることができる。各論
理装置について、項目３１中に１つのリストが含
まれている。

モード設定指令を連鎖１５中の最初の指令とす
ることができる。かかるモード設定指令３３は、
読取りおよび廃棄を指示する、“RAD”ビツト位
置３４を含むことができる。ビツト３４が所与の
論理装置に向けられた所与のモード設定指令中
で、活動条件にセツトされると、３５に示される
ように指令解読装置１７が応答して、所与の論理
装置についてビツト３４をLDCB３０中のビツト
位置３７に転送させる。複数個の論理装置がある
場合には、複数個のレジスタ３０ならびにそれに
応じて複数個のRADビツト３７がある。記憶デ
イレクタ１１によつて周辺指令から指定されたレ
ジスタへRADビツトを転送することは、当技術
でよく知られており、従つてこれ以上は説明しな
い。この転送は第１図で線３６によつて示され
る。

モード設定周辺指令がうまく実施された後、連
鎖１５中の次の指令によつて、データ信号を割り
振りバツフア・セグメント１６から上位システム
１２に転送させることができる。この場合、指令
解読装置１７は、周辺読み取り指令３８に応答し
て全て数字４０で示されるように、所与の論理装
置を登録簿２０にアクセスさせて、割り振りバツ
フア・セグメント１６中でのデータの位置を識別
させる。例えば、データ・ブロロツクＢを読み取
ろうとする場合、数字４０で示されるようにアド
レスＸ５がバツフア制御１８に転送される。同様
に、データ・ブロツクＣをアドレスする場合デー
タにアクセスするため、アドレスＸ７がバツフア
制御装置１８に転送される。割り振りバツフア・
セグメント１６がアクセスされると、上位システ
ム１２に転送が起こる。データの単一ブロツクの
転送をもたらす各読み取り周辺指令の終了時に、
線４１で示すように、RAPビツト３７の内容が
バツフア制御装置１８に転送される。末修正であ
つたデータ・ブロツクＣなどのデータ・ブロツク
が上位システム１２に転送されると、線４２で示
すように、バツフア制御装置１８が直ちに項目Ｃ
を登録簿２０から削除する。この行為によつて、
割り振りバツフア・セグメント１６中に含まれる
データ・ブロツクＣのアドレス可能性が破壊さ
れ、それによつてアドレスＸ７が解放されて再割
り振りできるようになる。一方、周辺指令４３
は、デイレクタ１１をして割り振り記憶セグメン
ト１６中に含まれるデータ・ブロツクＢを、アド
レスＸ５に転送させる。RAD３７は、活動状態
にセツトされ、データ・ブロツクＢは先行の操作
列（図示せず）によつて変更されているので、バ
ツフア制御装置１８が線４４を介して論理AND
回路４５に信号を送り、アドレスされた論理装置
に対してデータ・ブロツクＢの識別を廃棄リスト
３１に転送させる。AND回路４５は、ビツト３
７の内容を表す線４１上の信号につて使用可能と
なるがバツフア制御装置１８はデータ・ブロツク
Ｂの信号名称をリスト３１に転送する。リスト３
１は次に説明するように使用される各連鎖１５の
間、各論理装置について累計される。

連鎖は、終了ステータス時間に上位システム１
２から記憶デイレクタ１１に送られるいわゆるサ
プレス・アウト信号によつて相互結線１４中で指
示される。第１図では、これは矢印５０で示して
おり、それは連鎖１５の各種周辺指令の間中５１
までずつと継続するが、そこでは連鎖の終りを示
すために終了ステーが必要な場合、サプレス・ア
ウトが送られない。この条件は、既知回路を使用
した、チヤネル・アダプタ１９によつて検出され
る。連鎖の終りを示す電気的指示が線５２上に送
られて、論理ANDビツト３７によつて共活動化
され、アドレスされた論理装置について線５４を
介して受け取つたリスト３１から廃棄すべきデー
タ・ブロツクのリストをパスさせる。廃棄される
データ・ブロツクは線５５を介してバツフア制御
装置１８に識別される。リスト３１の読み取り
は、バツフア制御装置１８での順次制御下で行な
われる（第１図には図示せず）。連鎖の終りでの
修正済みブロツクの廃棄は、データ・ブロツクＢ
項目の消去のように登録簿２０中の項目を消去す
ることによつて実施される。

修正されたブロツクをバツキングストア１３へ
デステージまたは転送することが望ましい。デス
テージングはLRUアルゴリズムに基づいて行な
うのが望ましい。この場合、廃棄リストに示され
たデータ・ブロツクに対応する、登録簿２０の項
目を消去する前に、データは割り振りバツフア・
セグメント１６からバツキング・ストア１３に非
同期的に転送される。

第２図は、第１図の記憶システム１０の例を図
示ししたものである。チヤネル・アダプタ１９
は、それぞれ上位システム１２からアクセス要求
を受け取る、複数個の個別チヤネル・アダプタ、
１セツトの論理装置についてチヤネル・アダプタ
１個から構成されている。その制限は意図されて
いない。バツキング・ストア１３と上位システム
１２の間でのデータ転送は、次に説明するよう
に、チヤネル・アダプタ１９を通じて進行する。
母線６０はチヤネル・アダプタ１９から双投電子
スイツチ６１に伸びており、このスイツチが直接
バツキング・ストア１３にまた母線６４を介して
記憶デイレクタ１１内のキヤツシユまたはバツフ
ア・メモリに選択的に母線接続する。マイクロプ
ロセツサ６２が点線６３で示すように、スイツチ
６１を制御している。バツキング・ストア１３と
チヤネル・アダプタ１９の間でデータ信号を直接
転送するために、母線６５が電子スイツチ６１か
ら第２の双投電子スイツチ６６に伸びており、こ
のスイツチも点線６７で示すようにマイクロプロ
セツサ６２によつて制御されている。スイツチ６
６が母線６５をデータ回路６８に接続するか、後
者は１個または複数個の装置アダプタ７２を介し
てバツキング・ストア１３に接続されている。デ
ータ回路６８および装置アダプタ７２は、IBM３
８３０記憶制御装置またはIBM３８８０記憶デイ
レクタに使用されている回路とすることができ
る。以上の事から、上位システム１２は、バツキ
ング・ストア１３から直接または上述の割り振り
バツフア・セグメント１６を介してデータにアク
セスできることがわかる。

バツキング・ストア１３の有利な実施例は、そ
れぞれ１対のコントローラ即ち制御装置７３およ
び７４を介して記憶デイレクタ１１を通じてアク
セスできる、複数個の直接アクセス式記憶装置
（デイスク式記憶装置）７５および７６である。
かかる制御装置および直接アクセス式記憶装置
は、IBM３３５０磁気デイスク装置またはその他
の磁気デイスク装置と類似のものとすることがで
きる。

スイツチ６１および６６は、それぞれ母線６４
および７７を介してバツフア・アクセス回路７７
を通じてメモリ７８に接続されている。バツフ
ア・アクセス回路７７は、半導体型のランダム・
アクセス・メモリにアクセスするために通常使用
される回路である。メモリ７８は、キヤツシユを
形成している割り振りバツフア・セグメント１
６、ならびに登録簿２０を含んでいる。メモリ７
８は、できれば記憶容量がメガバイト・オーダー
の半導体型のものとする。マイクロプロセツサ６
２は、アドレス母線７９上にアドレス信号を送つ
て、バツフア・アクセス回路７７を制御する。マ
イクロコンピユータ６２は、またマイクロプロセ
ツサ技術で一般に行なわれているように、制御信
号を記憶するための複数個のアドレス可能レジス
タ８１を備えている。さらに制御メモリ８２は、
もう１つの半導体型のランダム・アクセス・メモ
リであるが、記憶デイレクタ１１の操作の論理を
決定するマイクロプログラム制御やプログラムを
含んでいる。すなわち制御メモリ８２中のマイク
ロコードまたはマイクロプログラムはデイレクタ
１１の電子的操作を定義する論理モジユールを構
成している。その上制御メモリ８２は、LDC３
３０および廃棄リストDL３１のような、マイク
ロプログラム中のマイクロコードが使用する制御
テーブルを含んでいる。そのやり方として、レジ
スタ８１がLDCB３０およびDL３１を含むこと
もできる。第２図に示した実施例での本発明の操
作は、第３図ないし第５図を参照することによつ
て最もよく理解できる。

第３図は制御メモリ８２に記憶されているマイ
クロコードの２つの大きなセクシヨンの間の幅広
に操作関係を示したものである。固有マイクロコ
ード５５とは、上記に引用したIBM３８３０また
は３８８０記憶制御装置中に用いられているマイ
クロコードである。すなわち、このマイクロコー
ドは、チヤネル・アダプタ１９および直接アクセ
ス式記憶装置として示した装置７５，７６の間で
データの直接転送を可能とする。このマイクロコ
ード中には、第１図に数字１７で示した指令を解
読するためのマイクロコード論理モジユールが含
まれている。この配置は、固有マイクロコード５
５が受け取つた指令をバツフア・マイクロコード
５７に参照して、メモリ７８およびそれに付随す
る割り振りバツフア・セグメント１６が所与のデ
ータ転送指令すなわち、バツキング・ストア１３
から上位システム１２にデータを転送する読み取
り指令あるいは上位システム１２からバツキン
グ・ストア１３にデータを転送する書き込み指令
中に使用されるか否かを決定するようになつてい
る。２組のマイクロコード論理モジールの間の通
信は、両方向矢印５８によつて示してある。かか
る連係は、マイクロコード技術で広範に実施され
ているような、既知の任意マイクロコード連係と
することができる。マイクロコードは、フアーム
ウエアの形にすることもでき、またテープまたは
デイスク・レコードからのロード可能なコード信
号とすることもできる。マイクロプロセツサ６２
は、第３図のマイクロプロセツサ結線５６が示す
ように、記憶デイレクタ１１の全エレメントと通
信する。結線５６は、この型式のコンピユータ装
置用として広範に使用されているような、マイク
ロプロセツサ６２の入力および出力レジスタ（図
示せず）からなつている。

有利な操作方式では、IBM３８３０および
IBM3880で使用される全ての周辺指令は、固有マ
イクロコード５５で解読できる。バツフア・マイ
クロコード５７は、バツフア・アクセス回路７７
すなわち登録簿の索引などを制御するためにその
マイクロコードを含んでいる。かかるマイクロコ
ード論理はよく知られているので、すなわちメモ
リのプログラム式アクセス制御はよく知られてい
るので、バツフア・マイクロコード５７のこの側
面については説明しない。

第４図はモードの設定および読み取りに関係す
る解読された指令に対する、バツフア・マイクロ
コード５７の論理の応答を図示したものである。
この指令は１７で解読される。９０で解読された
指令の分析に関係するいくつかの機能が実行され
る。アドレスされた論理装置９１で分析されるの
で固有マイクロコード５５によつてバツフア・マ
イクロコード５７に参照される、解読された指令
の分析にはモード設定指令を解読することが含ま
れる。モーツ設定指令を上位システム１２から受
け取つている場合には、９２でLDCB３０のビツ
ト３７がそのモード設定指令のRADビツト３４
と等しくなるようにされる。考察のために、
RADビツト３４は１にセツトされるものと仮定
する。モード設定によつて実現されるのは、記憶
デイレクタ１１中での制御インデツクスのセツト
アツプだけなので、終了ステータが通常のように
９３でセツトされる。少し後で説明する終了機能
がステータを上位システム１２に提示するために
実施される。

９１で受け取つた指令がモード設定指令でない
場合には、経路９４をステツプ９５まで進み、そ
こで指令が読み取り指令であるか否かが検査され
る。読み取り指令でなかつた場合には、本発明の
手順は使用されず、マイクロプロセツサ６２は経
路９６を本発明には関係のない他のマイクロコー
ド論理ステツプに向う。読み取り指令の場合、メ
モリ７８が読み取り指令を使用できるように、記
憶登録簿１１を初期設設定するための、いくつか
のステツプが９７で実施される。９８でマイクロ
プロセツサ６２は要求されたデータ・ブロツクが
割り振りバツフア・セグメント１６中に記憶され
ているか否かを決定する。この行為は、登録簿２
０を走査して、登録簿２０中に受け取つた読み取
り指令中で識別された要求されているデータ・ブ
ロツクと同定できる項目があるかどうかを調べる
ことによつて実施される。そのデータがメモリ７
８中になかつた場合には、データをバツキング・
ストア１３からメモリ７８に昇進させなければな
らなず、第１図でデータ昇進制御装置２７が示
し、第４図で線９９が示すような行為が必要とな
る。要求されたデータ・ブロツクがメモリ８中に
常駐している場合は、ステツプ１０１でマイクロ
プロセツサ６２がもう１度、受け取つた周辺指令
が読み取り指令であるかどうかを検査する。読み
取り指令でない場合、経路１０２は他の行為に向
うがそれについてはここでは説明しない。読み取
り指令の場合は、ステツプ１０３で、マイクロプ
ロセツサ６２がスイツチ６１を第２図の図示の位
置にセツトし、メモリ７８からのデータ信号をチ
ヤネル・アダプタ１９を通じて上位システム１２
に転送させる。この転送は自動データ転送技術を
用いて、自動的に行なわれる。要求されたデー
タ・ブロツクを含むメモリ７８のアドレスが先ず
登録簿２０から取り出され、アドレス母線７９上
をバツフア・アクセス回路７７に転送される。こ
のバツフア・アクセス回路は自動データ転送能力
をもつている。上位システム１２へのデータ転送
が終了すると、マイクロプロセツサ６２は、バツ
フア・アクセス回路７７内のADT回路（図示せ
ず）を検査して、転送中にエラーが生じたかを調
べる。ステツプ１０４でエラーが生じた場合に
は、後で説明するように、上位システム１２に報
告するためステツプ１０５でエラーステータスが
レジスタ８１中にセツトされる。エラーが生じて
いない場合は、ステツプ１０６でマイクロプロセ
ツサ６２が登録簿２０を検査して、バツフア中に
含まれるブロツクが修正されているかどうかを調
べる（BMOD）。修正がない場合、すわち要求さ
れたデータ・ブロツクについて列２３が０を示す
場合には、DELE DIR−Ｅが示すようにステツ
プ１０７で登録簿２０中の項目が削除される。第
１図のブロツクＢについて示したように、修正が
あつた場合には、マイクロプロセツサ１２はDL
３１をアクセスしてアドレスされた論理装置につ
いてDL３１中の廃棄リストにそのブロツク識別
を加える。次に１０９で読み取り指令に対する終
了ステータスをセツトする。

上記の指令の実行後に、１１２でハウスキーピ
ング機能が始まる。まず、１１３でエラー・ステ
ータスがチエツクされる。１０５でエラーが報告
された場合、読み取り指令中でアドレスされた論
理装置のRADビツト３７が検査される。読み取
りおよび廃棄ビツトが活動状態の場合、DL３１
中の廃棄リストが１１５で消去されて、上位シス
テム１２にうまく転送されなかつた割り振りバツ
フア・セグメント１６中のデータが削除されず、
またはアドレス不能となる。そうでない場合は、
線１１６が示すような行為はとられない。終了ス
チータスがステツプ１１７で上述の相互結線１４
について前掲のOEMIマニユアルで定めている手
順に従つて上位システム１２に与えられる。次
に、マイクロプロセツサは、１１８に示す他のマ
イクロコード論理モジユールに進む。

第５図は５２で連鎖の終了を検出した際のマイ
クロプロセツサ６２の操作を示したものである。
まず１２０でLDCB３０のRADビツト３７が検出
される。それが０の場合、本発明の実施に関し
て、何の行為もとる必要はない。従つて本発明に
関係のない機能が１２２で実施される。一方、ア
ドレスされた論理装置についてRAD３７が
「１」にセツトされている場合には、登録簿２０
中の削除すべき項目を識別するため、１２１で
DL３１がアクセスされる。次にマイクロプロセ
ツサがそれらの項目を削除して当該データをアド
レス不能にする。先に説明したように、キヤツシ
ユ中のデータを上位システム１２によつて修正す
る場合、それらの変化を反映するようにバツキン
グ・ストア１３を更新することが望まれる。この
場合、登録簿２０の項目を削除する前に、まず
DL３１中で識別されたデータ・ブロツクをLRU
アルゴリズムに基づいて、割り振りバツフア・セ
グメント１６からバツキング・ストア１３に転送
する。どちらの場合も、割り振りバツフア・セグ
メント１６中に含まれる修正済みデータは、登録
簿２０の項目消去によつてそのデータに対するア
ドレス可能性を破壊すると、割り振りバツフア・
セグメントから有効に削除または消去される。

以上のことから、バツフア中のデータの保全性
を維持しながら、データはバツフアから急速に廃
棄されてバツフア内にデータ昇進用の事前スペー
スができる。この行為により、通常の場合、既知
の置換アルゴリズムからバツフア・システムに課
される、テステート要件ないしデーシヨン要件は
なくなる。従つて、上位システム１２から送られ
るデータを廃棄できるという、意図された信号に
基づいてデータを早期に削除すると、バツフアに
よつてキヤツシング特性を実現するための割り振
りバツフア・セグメント１６の必要サイズの減少
がもたらされる。

【図面の簡単な説明】

第１図は本発明を使用する上位システムに接続
された記憶システムを概略的に示したブロツク
図、第２図はDASD（直接アクセス式記憶装置）
記憶システムで実施した第１図に例示したブロツ
ク図、第３図は第２図に示した実施例で使用でき
るマイクロコード制御に対する相互作用を概略的
に示した図、第４図は本発明のある側面を実施す
る際に第３図のマイクロコードによつて実施され
る、第２図の実施例の操作を示す流れ図、第５図
は第２図で示した実施例で実施される本発明の他
の側面を示した第４図に類似する流れ図である。

Claims (1)

1. 【特許請求の範囲】 １ データ記憶システムを構成するバツキング・
   ストアとキヤツシユの間でデータを転送するため
   の手段、前記データ記憶システムと上位システム
   の間でデータを転送するための手段、前記データ
   記憶システムにおける連鎖操作列の終了を指示す
   るための手段を備えたデータ記憶システムにおい
   て： 前記キヤツシユから上位システムに転送される
   データが速かに廃棄可能であるとの所与の指示を
   該上位システムから受取つて記憶するための第１
   の手段と、 前記キヤツシユ中のデータが前記バツキング・
   ストア中の対応するデータと異なることを指示す
   るための第２の手段と、 前記の速やかに廃棄可能であるとの所与の指示
   が与えられており且つ前記バツキング・ストア中
   の対応するデータと異ならない第１のデータが前
   記キヤツシユから前記上位システムに転送される
   ことに応答して該第１のデータを前記キヤツシユ
   から消去するための第３の手段と、 前記の速やかに廃棄可能であるとの所与の指示
   が与えられており且つ前記バツキング・ストア中
   の対応するデータと異なつている第２のデータ
   は、該第２のデータが所与の連鎖操作列の実行中
   に前記キヤツシユから前記上位システムに転送さ
   れ且つ前記所与の連鎖操作列が終了する事に応答
   して、前記キヤツシユから消去するための第４の
   手段とを有するデータ記憶システム。