JPS61161568A - Information transmission system - Google Patents
Information transmission systemInfo
- Publication number
- JPS61161568A JPS61161568A JP60003791A JP379185A JPS61161568A JP S61161568 A JPS61161568 A JP S61161568A JP 60003791 A JP60003791 A JP 60003791A JP 379185 A JP379185 A JP 379185A JP S61161568 A JPS61161568 A JP S61161568A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- slave
- data
- microcomputers
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数のマイコン間のデータ伝送に関し９例え
ば、ビデオテープレコーダにおけるシステム制御装置に
利用される。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to data transmission between a plurality of microcomputers, and is used, for example, in a system control device in a video tape recorder.
（従来の技術）
従来、制御対象が複雑になると、１つのマイコンによる
制御では足りず、複数のマイコンがそれぞれ個別な機能
を分担している。この場合、複数のマイコンの中でも、
１つのマイコンがマスターマイコンと呼ｊｆれ、残りの
他のマイコンがスレイブマイコンと呼ばれ、マスターマ
イコンの指令に 。(Prior Art) Conventionally, when an object to be controlled becomes complex, control by a single microcomputer is insufficient, and multiple microcomputers each share individual functions. In this case, among multiple microcontrollers,
One microcomputer is called the master microcomputer, and the remaining microcomputers are called slave microcomputers and follow the instructions of the master microcomputer.
基いてスレイブマイコンが独自の制御をするようなシス
テムになされている。Based on this system, the slave microcontroller performs its own control.
第７図に従来の情報伝送方式を例示している。FIG. 7 shows an example of a conventional information transmission system.
この方式の場合、マスターマイコンａとスレイブマイコ
ンｂ１〜ｂ、％のそれぞれに対して、リクエストフラグ
信号線とレディフラグ信号線が接続されている。いま、
スレイブマイコンがｎ個の場合を想定すると、この方式
によってマイコン間で情報伝送を行うためにはリクエス
トフラグ信号線が１本、レディフラグ信号線が１本、デ
ータアウト信号線が１本、データイン信号線が１本、ク
ロック信号線が１本必要とされる。In this system, a request flag signal line and a ready flag signal line are connected to each of the master microcomputer a and slave microcomputers b1 to b, %. now,
Assuming that there are n slave microcontrollers, in order to transmit information between microcontrollers using this method, there is one request flag signal line, one ready flag signal line, one data out signal line, and one data out signal line. One signal line and one clock signal line are required.
（発明が解決しようする問題点）
しかるに、このようなシステムでは、フラグ信号線が２
ｎ本（リクエストフラグ信号線ｎ本とレディフラグ信号
線ｎ本）必要であり、きわめて多くのフラグ信号線を必
要とする。一方１例え２ｎ本のフラグ信号線が設けられ
たシステムを汎用システムにしても、常に２ｎ本のフラ
グ信号線を使うわけではないので、最高システムから幾
分機能を落とした例えばに個のスレイブマイコンを持つ
システムに適応すると、（ｎ−ｋ）本のフラグ端子が余
ってしまう。(Problem to be solved by the invention) However, in such a system, the flag signal line is
n pieces (n request flag signal lines and n ready flag signal lines) are required, and an extremely large number of flag signal lines are required. On the other hand, even if a system with 2n flag signal lines is made into a general-purpose system, the 2n flag signal lines will not always be used, so a slave microcontroller with somewhat lower functionality than the best system will be used. If this system is applied to a system having the following flag terminals, (n−k) flag terminals will be left over.
本発明は係る点に鑑み、基本データ伝送システムとして
、フラグ信号線２本、データ信号線２本。In view of this point, the present invention has two flag signal lines and two data signal lines as a basic data transmission system.
データ伝送用クロック出力線１本によって構成し。Consists of one clock output line for data transmission.
必要なデータが順次マイコン間を伝送するようになした
情報伝送方式を提供することを目的とする。The purpose of the present invention is to provide an information transmission system in which necessary data is transmitted between microcomputers in sequence.
（問題点を解決するための手段）
本発明は、マスターマイコンと複数のスレイブマイコン
間との情報を伝送する方式であって、マスターマイコン
と複数のスレイブマイコンとがフラグ信号線、データ信
号線によって接続され、マスターマイコンに前記マイコ
ン間の同期をとるクロックを発生するクロック発生手段
が設けられ。(Means for Solving the Problems) The present invention is a method for transmitting information between a master microcomputer and a plurality of slave microcomputers, in which the master microcomputer and the plurality of slave microcomputers are connected via a flag signal line and a data signal line. A clock generating means is connected to the master microcomputer and generates a clock for synchronizing the microcomputers.
このクロックが前記データ信号線に伝送されるデータの
タイミングをどるようになされており、マスターマイコ
ンが出力したフラグ信号は前記スレイブマイコンへ順次
伝送したのちマスターマイコンに戻り、ついで前記マイ
コンの内で一のマイコンのデータ信号線にセットされた
データは前記クロックに同期して、順次データ信号線上
を伝送する情報伝送方式に係る。This clock is configured to control the timing of data transmitted to the data signal line, and the flag signal output from the master microcomputer is sequentially transmitted to the slave microcomputers, returned to the master microcomputer, and then sent to one of the microcomputers. The data set in the data signal line of the microcomputer is transmitted sequentially on the data signal line in synchronization with the clock.
（作用） マスターマイコンがフラグ信号を出力すると。(effect) When the master microcontroller outputs a flag signal.
そのフラグ信号は、順次スレイプマイコンへ伝送した後
、再度マスターマイコンに戻る。マスターマイコンはこ
の戻されたフラグ信号を受けて、各スレイブマイコンが
送受信できる状態になうたことを認識する。そして、マ
スターマイコンおよびスレイブマイコンのいずれかがデ
ータ信号線にセットしたデータがマスターマイコンから
出力されるクロックに同期して順次マイコン間を伝送す
る。The flag signal is sequentially transmitted to the slave microcomputer and then returned to the master microcomputer again. The master microcomputer receives this returned flag signal and recognizes that each slave microcomputer is now ready for transmission and reception. Then, data set in the data signal line by either the master microcomputer or the slave microcomputer is sequentially transmitted between the microcomputers in synchronization with the clock output from the master microcomputer.
（実施例）
以下１本発明の実施例について図面を参照して説明する
。 ゛
第１図は９本発明の情報伝送方式に必要なフラグ信号線
およびデータ信号線の接続状態を示す概略図であり１図
面中マスターマイコンを８．１個のスレイブマイコンを
μｍ （ｋ＝２．３・・・（ｎ＋１）〕で示している
。マスターマイコンμｍ内にはクロック発生回路（図示
省略）が設けられ。(Example) An example of the present invention will be described below with reference to the drawings.゛Figure 1 is a schematic diagram showing the connection state of flag signal lines and data signal lines necessary for the information transmission system of the present invention. .3...(n+1)] A clock generation circuit (not shown) is provided in the master microcomputer μm.
このクロック発生回路によって出力されるクロックＧＫ
は、１本のクロック信号線を伝送し、この信号線の途中
箇所からそれぞれのスレイブマイコンμ皺に入力されて
いる。マスターマイコンμｍとスレイブマイコンμ２は
データ信号線Ｄ１とフラグ信号線Ｆ、によって接続され
ており、以下。Clock GK output by this clock generation circuit
transmits one clock signal line, and is input to each slave microcomputer μ from a midway point on this signal line. The master microcomputer μm and slave microcomputer μ2 are connected by a data signal line D1 and a flag signal line F, as described below.
同様に、スレイブマイコンμ７とスレイブマイコンμｎ
＋Ｉ とは、データ信号線Ｄ７およびフラグ信号線Ｆ７
によって接続されている。さらにｎ番目のスレイブマイ
コンμ、１□は、データ信号線Ｄ７．１およびフラグ信
号線Ｆ Ｒ１）Ｉによって、前記マスク−マイコンμｉ
に接続されている。Similarly, slave microcontroller μ7 and slave microcontroller μn
+I means data signal line D7 and flag signal line F7
connected by. Further, the n-th slave microcomputer μ, 1□ is connected to the mask-microcomputer μi by the data signal line D7.1 and the flag signal line F R1)I.
It is connected to the.
以下、上述した基本システムにおいて、マイコン間のデ
ータ伝送の動作を第２図および第３図に ゛示
す流れ図を参照して説明する。The operation of data transmission between microcomputers in the basic system described above will be explained below with reference to the flowcharts shown in FIGS. 2 and 3.
第２図はマスターマイコンμ、の動作を説明する流れ図
である。FIG. 2 is a flow chart explaining the operation of the master microcomputer μ.
ステップ■で、マスターマイコンμｍ内のＲＡＭをクリ
アするとともに、Ｉ１０端子のイニシャルレベル設定等
の初期処理を行い、ステップ■に移る。ステップ■でマ
スターマイコンμｍは、予め決められた手順の仕事を実
行し、ステップ■で送信するデータを送信装置（図示省
略）にセットする０次いで、スレイブマイコンμつに対
して。In step (2), the RAM in the master microcomputer μm is cleared and initial processing such as setting the initial level of the I10 terminal is performed, and the process moves to step (2). In step (2), the master microcomputer μm executes a predetermined procedure, and in step (2), data to be transmitted is set in a transmitter (not shown).Then, the master microcomputer μm sets the data to be transmitted to the slave microcontroller μ.
データの送受信の準備が完了したことを知らせるフラグ
信号Ｆ、をｒＨＪレベルにセットする。このフラグ信号
は、前記フラグ信号！Ｆ＋ 〜Ｆ７゜１までを順次伝送
し、マスターマイコンμｍに戻ってくる。マスターマイ
コンμ、は、ステップ■でこの戻ってきたフラグ信号Ｆ
□颯信号を読み込み。A flag signal F, which indicates that preparations for data transmission and reception are complete, is set to the rHJ level. This flag signal is the aforementioned flag signal! The signals from F+ to F7°1 are transmitted sequentially and returned to the master microcomputer μm. The master microcomputer μ receives this returned flag signal F at step ■.
□Read the video signal.
ステップ■ではこのフラグ信号Ｆ、％１が「Ｈ」レベル
となっているかどうか、すなわちスレイプマイコンμ６
が送受信可能な状態になっているかどうかをチェックす
る。スレイブマイコンμにが送受信できる状態であれば
、ステップ■に移りデータ送受信用クロックを前記クロ
ック信号線に出力し、このクロックはスレイブマイコン
μ２からμ７．１まで順次伝送するとともに、マスター
マイコンμｍが出力したデータをこのクロックに同期し
てスレイプマイコン間を順次送信する。そして。In step 2, it is determined whether or not this flag signal F, %1 is at the "H" level, that is, the slave microcomputer μ6.
Check whether it is ready for sending and receiving. If the slave microcomputer μ is in a state where it can send and receive data, go to step ① and output the clock for data transmission and reception to the clock signal line. This clock is sequentially transmitted from slave microcontroller μ2 to μ7.1, and the master microcomputer μm outputs it. The data is sequentially transmitted between slave microcontrollers in synchronization with this clock. and.
マスターマイコンμｍは、スレイブマイコンμ７や１か
ら出力されるデータを読み込むと、ステップ■に移り、
前記フラグ信号Ｆ１をｒＬＪレベルになし、ステップ■
に戻る。When the master microcomputer μm reads the data output from the slave microcomputers μ7 and μ1, it moves to step ■.
The flag signal F1 is set to rLJ level, and step ①
Return to
第３図は、スレイブマイコンμ、の動作を説明する流れ
図である。FIG. 3 is a flowchart explaining the operation of the slave microcomputer μ.
スレイブマイコンμアは、ステップ■で前記ステップ■
と同じイニシャル処理をなし、ステップ［相］で当該ス
レイプマイコンμえに割当てられた仕事を実行する。ス
テップ■でスレイブマイコンμには、スレイブマイコン
μ、−１のフラグ信号Ｆｋ−１を読み込み、ステップ＠
でこのフラグ信号Ｆｋ−１がｒＨＪレベルかどうかをチ
ェックする。そして。The slave microcomputer μA is the step ■ in the step ■
Performs the same initial processing as , and executes the work assigned to the slave microcomputer in step [phase]. In step ■, the flag signal Fk-1 of the slave microcomputer μ, -1 is read into the slave microcomputer μ, and in step @
Then, it is checked whether this flag signal Fk-1 is at the rHJ level. and.
フラグ信号Ｆｋ−１がｒＨＪレベルならば、ステップ◎
でスレイブマイコンμ、は次のデータ伝送先であるスレ
イブマイコンμｍ１４１に対してフラグ信号ＦＫをｒＨ
Ｊレベルにセットする。次に、ステップ０でスレイブマ
イコンμよ。、にデータの送受信が完了したかどうかを
判断し、データの送信受信が完了すれば、ステップ［株
］で、前記フラグ信号ＦＷをｒＬＪレベルになして、ス
テップ［相］に戻る。If flag signal Fk-1 is at rHJ level, step ◎
The slave microcomputer μ sends the flag signal FK to rH to the slave microcomputer μm141, which is the next data transmission destination.
Set to J level. Next, in step 0, the slave microcomputer μ. , it is determined whether the data transmission/reception is completed, and if the data transmission/reception is completed, the flag signal FW is set to the rLJ level in step [share], and the process returns to step [phase].
第４図は、第１図で示した基１本システムの第１変形例
であり、マスターマイコンμｍに直接接続される１つの
スレイブマイコンＳＵが設けられ。FIG. 4 shows a first modification of the basic single system shown in FIG. 1, in which one slave microcomputer SU is provided which is directly connected to the master microcomputer μm.
このスレイブマイコンＳＵは上述した他のスレイブマイ
コンμよとは接続されていないが、マスク−マイコンμ
ｍとのみデータの送受信ができるようになされている。This slave microcomputer SU is not connected to the other slave microcomputer μ mentioned above, but the mask-microcomputer μ
Data can be sent and received only with m.
第５図は、第４図で示したシステムを、ビデオテープレ
コーダのシステム制御に適用した場合を例示している。FIG. 5 illustrates a case where the system shown in FIG. 4 is applied to system control of a video tape recorder.
スレイブマイコンμ、は、Ｒ３２３２Ｃ信号線を介して
、コンピュータ、タイプライタ等の外部装置に接続され
ている。そして本例では、マスク−マイコンμ、はシス
テムコントロール用に用いられ、スレイブマイコンμ２
はＶＴＲタイマー用。The slave microcomputer μ is connected to external devices such as a computer and a typewriter via an R3232C signal line. In this example, the mask microcomputer μ is used for system control, and the slave microcomputer μ2 is used for system control.
is for VTR timer.
ｌｔｘ ハＲＳ ２３２ Ｃテ−タ伝送用、μ４はＶＴ
Ｒテープ残量値表示用、μｍはＶＴＲのリールパルスカ
ウント値表示用、μ、は光リモコンコードデコーダ用、
ＳＵはＶＴＲサーボコントール用として用いられる。ltx Ha RS 232 C data transmission, μ4 is VT
R For displaying the remaining amount of tape, μm is for displaying the VTR reel pulse count value, μ is for optical remote control code decoder,
SU is used for VTR servo control.
第６図は、上述した基本システムをさらに拡張した第２
変形例を示し、マスターマイコンμ１１は６つのスレイ
ブマイコンμ２２．μ３＋、μ４１＋ μｍｇ。Figure 6 shows a second system that further expands the basic system described above.
A modification example is shown in which the master microcomputer μ11 is connected to six slave microcomputers μ22. μ3+, μ41+ μmg.
μｍ３．μＩ４を制御している。これらのスレイブマイ
コンの中でμ２Ｉ、μ、１．μＪ１のマイコンは、それ
ぞれさらに３つのスレイブマイコンを制御している。例
えば、スレイブマイコンμ、は、スレイブマイコンμ。μm3. It controls μI4. Among these slave microcontrollers, μ2I, μ, 1. Each μJ1 microcomputer controls three slave microcomputers. For example, slave microcomputer μ is slave microcomputer μ.
、μ冨３．μ２４を制御し、スレイブマイコンμ、Ｉは
、スレイブマイコンμ２Ｎ＋ μ３３゜μｍ４を制御し
ている。, μ-value 3. The slave microcomputer μ, I controls the slave microcomputer μ2N+μ33゜μm4.
なお９図に示し゛たＦ １ｊｋＬ 添字ｉｔ Ｌ
ｋ、Ｌは数値１〜４までの値ををとる〕はマイコンμ
ｉｊからマイコンμｍに対してデータの送信、受信の準
備が完了したことを示すフラグ信号線であり。In addition, the F 1jkL subscript it L shown in Figure 9
k, L take values from 1 to 4] is the microcomputer μ
This is a flag signal line indicating that preparations for data transmission and reception from ij to microcomputer μm are complete.
Ｄ１ｊＩＩＬハマイコンμ直」からマイコンμｍヘデー
タを送信するデータ信号線を示している
（発明の効果）
以上述べたように９本発明によれば、複数のマイコン間
のデータ伝送を行うために必要なフラグ信号線、データ
信号線が大幅に削減されるとともに、各マイコン間のデ
ータ伝送を確実に行うことができる。D1jIIL shows a data signal line for transmitting data from the microcomputer μm to the microcomputer μm (effects of the invention) As described above, according to the present invention, the flags necessary for data transmission between multiple microcomputers. The number of signal lines and data signal lines can be significantly reduced, and data can be transmitted reliably between microcomputers.
第１図は１本発明に係る情報伝送方式を実現した基本構
成を例示するブロック図、第２図はマスターマイコンの
動作を説明する流れ図、第３図はスレイブマイコンの動
作を説明する流れ図、第４図は第１変形例を示すブロッ
ク図、第５図は第１変形例をビデオテープレコーダに適
応した場合を示すブロック図、第６図は第２変形例を示
すブロック図、第７図は従来例を示すブロック図である
。
μｍ・・マスターマイコン
μ２〜μｍ、・・・スレイプマイコン
は力１１る
第７図
第４図
第５ＷＪFIG. 1 is a block diagram illustrating the basic configuration that realizes the information transmission system according to the present invention, FIG. 2 is a flowchart explaining the operation of the master microcomputer, FIG. 3 is a flowchart explaining the operation of the slave microcomputer, and FIG. FIG. 4 is a block diagram showing the first modified example, FIG. 5 is a block diagram showing the case where the first modified example is applied to a video tape recorder, FIG. 6 is a block diagram showing the second modified example, and FIG. 7 is a block diagram showing the second modified example. FIG. 2 is a block diagram showing a conventional example. μm... Master microcomputer μ2 ~ μm... Slave microcomputer has a force of 11 Figure 7 Figure 4 Figure 5 WJ
Claims (1)
情報を伝送する方式であって、 マスターマイコンと複数のスレイブマイコ ンとがフラグ信号線、データ信号線によって接続され、
マスターマイコンに前記マイコン間の同期をとるクロッ
クを発生するクロック発生手段が設けられ、このクロッ
クが前記データ信号線に伝送されるデータのタイミング
をとるようになされており、 マスターマイコンが出力したフラグ信号は 前記スレイブマイコンへ順次伝送したのちマスターマイ
コンに戻り、ついで前記マイコンの内で一のマイコンの
データ信号線にセットされたデータは前記クロックに同
期して、順次データ信号線上を伝送することを特徴とす
る情報伝送方式。[Claims] 1) A method for transmitting information between a master microcomputer and a plurality of slave microcomputers, the master microcomputer and the plurality of slave microcomputers being connected by a flag signal line and a data signal line,
The master microcomputer is provided with a clock generating means for generating a clock for synchronizing the microcomputers, and this clock sets the timing of the data transmitted to the data signal line, and the flag signal outputted by the master microcomputer is is sequentially transmitted to the slave microcontroller and then returned to the master microcontroller, and then the data set on the data signal line of one of the microcontrollers is sequentially transmitted on the data signal line in synchronization with the clock. An information transmission method that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003791A JPS61161568A (en) | 1985-01-11 | 1985-01-11 | Information transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003791A JPS61161568A (en) | 1985-01-11 | 1985-01-11 | Information transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161568A true JPS61161568A (en) | 1986-07-22 |
Family
ID=11567007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60003791A Pending JPS61161568A (en) | 1985-01-11 | 1985-01-11 | Information transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61161568A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398299B1 (en) | 1999-11-17 | 2008-07-08 | I/O Controls Corporation | Control network with matrix architecture |
| US7398083B2 (en) | 2000-04-10 | 2008-07-08 | I/O Controls Corporation | Method and system for monitoring, controlling, and locating portable devices performing remote diagnostic analysis of control network |
| US7724778B2 (en) | 2005-01-28 | 2010-05-25 | I/O Controls Corporation | Control network with data and power distribution |
| US7734287B2 (en) | 2000-04-10 | 2010-06-08 | I/O Controls Corporation | System for providing remote access to diagnostic information over a wide area network |
| US8116759B2 (en) | 2000-06-12 | 2012-02-14 | I/O Controls Corporation | System and method for facilitating diagnosis and maintenance of a mobile conveyance |
-
1985
- 1985-01-11 JP JP60003791A patent/JPS61161568A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398299B1 (en) | 1999-11-17 | 2008-07-08 | I/O Controls Corporation | Control network with matrix architecture |
| US7398083B2 (en) | 2000-04-10 | 2008-07-08 | I/O Controls Corporation | Method and system for monitoring, controlling, and locating portable devices performing remote diagnostic analysis of control network |
| US7734287B2 (en) | 2000-04-10 | 2010-06-08 | I/O Controls Corporation | System for providing remote access to diagnostic information over a wide area network |
| US8442514B2 (en) | 2000-04-10 | 2013-05-14 | I/O Controls Corporation | System and method for facilitating diagnosis and maintenance of a mobile conveyance |
| US9183680B2 (en) | 2000-04-10 | 2015-11-10 | I/O Controls Corporation | System and method for facilitating diagnosis and maintenance of a mobile conveyance |
| US8116759B2 (en) | 2000-06-12 | 2012-02-14 | I/O Controls Corporation | System and method for facilitating diagnosis and maintenance of a mobile conveyance |
| US8472942B2 (en) | 2000-06-12 | 2013-06-25 | I/O Controls Corporation | System and method for facilitating diagnosis and maintenance of a mobile conveyance |
| US7724778B2 (en) | 2005-01-28 | 2010-05-25 | I/O Controls Corporation | Control network with data and power distribution |
| US9170619B2 (en) | 2005-01-28 | 2015-10-27 | I/O Controls Corporation | Network node with integrated power distribution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61161568A (en) | Information transmission system | |
| JPS6070841A (en) | Cyclic information transmission system | |
| JPS5939939B2 (en) | Synchronous transfer control method | |
| JPH0731530B2 (en) | Synchronous control NC device | |
| JPS59163935A (en) | Data communication equipment | |
| JP2985276B2 (en) | Communications system | |
| JP3246096B2 (en) | Self-diagnosis device for digital equipment | |
| JPH085379B2 (en) | Electronic interlocking device | |
| JPH0313776B2 (en) | ||
| SU1278873A1 (en) | Interface for linking communication channels with electronic computer | |
| JPS6124739B2 (en) | ||
| JPH0218076A (en) | Image forming device | |
| JPS61216192A (en) | Memory writing system | |
| JPH02212911A (en) | Timing method for digital time unit | |
| JPS62216452A (en) | Serial transmission equipment | |
| JPH0221743A (en) | Single wire serial communication method and serial data communication equipment | |
| JPH02120946A (en) | Control system for distributed file | |
| JPH01185049A (en) | Signal processing circuit | |
| JPH0574973B2 (en) | ||
| JPS63120544A (en) | Reception order number transmission confirming system | |
| JPS59158655A (en) | Series sequential transmitter | |
| JPS61136320A (en) | Timing pulse generating circuit of synchronizing type counter | |
| JPS63213011A (en) | Time point synchronizing system | |
| JPH02260738A (en) | Communication control method for fast digital branch line | |
| JPH01265349A (en) | Data transfer method for master-slave system |