JPS61156923A - Pcm dynamic simulator - Google Patents
Pcm dynamic simulatorInfo
- Publication number
- JPS61156923A JPS61156923A JP59278278A JP27827884A JPS61156923A JP S61156923 A JPS61156923 A JP S61156923A JP 59278278 A JP59278278 A JP 59278278A JP 27827884 A JP27827884 A JP 27827884A JP S61156923 A JPS61156923 A JP S61156923A
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- bit pattern
- circuit
- serial data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、たとえば、ディジタル回路、ディジタル信
号処理システムのダイナミック試験に用いるPCMダイ
ナミツクジミニレータに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a PCM dynamic controller used for dynamic testing of, for example, digital circuits and digital signal processing systems.
従来、ディジタル回路あるいはソフトウェアを含むディ
ジタル信号処理システムのダイナミックな機能、性能を
試験するためにPCMシミュレータが試験用信号発生器
として使われている。Conventionally, PCM simulators have been used as test signal generators to test the dynamic functions and performance of digital signal processing systems including digital circuits or software.
第4図は従来のディジタル信号処理システムのダイナミ
ック試験系統図であシ、図中のlJIfiPCMシミル
−メである。FIG. 4 is a dynamic test system diagram of a conventional digital signal processing system, and is similar to IJIfiPCM in the figure.
とのPCMシミシミュレータ11のPCMシリアルデー
タl1mはディジタル信号処理システムlo内のPCM
復合器12で復号化され、計算機などのディジタル信号
処理装置ノ3で処理され、ダイナミックな機能試験を行
うよ5になっている。The PCM serial data l1m of the PCM stain simulator 11 is the PCM serial data l1m in the digital signal processing system lo.
The signal is decoded by a decoder 12, processed by a digital signal processing device 3 such as a computer, and subjected to a dynamic functional test.
このPCMシミシミュレータlid途に応じて単純な固
定i4ターンのみを出力するもの、あるいはたとえば衛
星のテレメトリ信号を模擬するような出カバターンの変
更の出来る複雑なものまである。There are some PCM stain simulators that output only a simple fixed i4 turn depending on the lid usage, and others that are complex and can change the output pattern, such as simulating a satellite telemetry signal.
しかし、これらの出カッやターンの変更できるPCMシ
ミュレータの中に74ターンの変更中(データフォーマ
ット、ピットノ量ターンなどの変更)#−i、出力が途
切れてしまうものがある。これは、たとえばディジタル
信号処理システム1oでダイ−ミンクな機能試験を行う
上で支障となる。入力が途切れることでディジタル信号
処理システム10のPCM復号器12がロックオフして
しまうためである。However, among these PCM simulators that can change the output and turns, there are some in which the output is interrupted during the change of 74 turns (change of data format, pit amount turn, etc.) #-i. This poses a problem when performing a dynamic functional test on the digital signal processing system 1o, for example. This is because the interruption of the input causes the PCM decoder 12 of the digital signal processing system 10 to lock off.
一方、単純な固定パターンのみを発生するPCMシミュ
レータは、スタティックな特性を試験する時は有用であ
るが、時間に応じて変化が要求されるような場合は使え
ない。On the other hand, a PCM simulator that generates only a simple fixed pattern is useful when testing static characteristics, but cannot be used when changes over time are required.
また、 PCMシミュレータ等試験用信号発生器の出力
に限らず一般のPCMシリアルデータの一部をダイナミ
ックに変更したいというような場合いままで該当するよ
うな装置はない。Furthermore, there is no device that can be used to dynamically change not only the output of a test signal generator such as a PCM simulator, but also a part of general PCM serial data.
この発明は、上記従来の欠点を除去するためになされた
もので、PCMシミュレータの出力あるいは単1cPc
Mシリアルデータの一部をダイナミック(実時間で)に
変更する機能を有するPCMダイナミツクジミニレータ
を提供することを目的とする。This invention was made in order to eliminate the above-mentioned conventional drawbacks, and it is possible to use the output of a PCM simulator or
An object of the present invention is to provide a PCM dynamic controller having a function of dynamically (in real time) changing part of M serial data.
この発明のPCMダイナミックシミュレータは、一定周
期毎知ワードのデータ間に同期信号が付加されたPCM
シリアルデータからPCMダイナミックシミュレータに
おいて、この同期信号を解読してそれを基準とし、所定
のワードのビット・千ターンを所望の・卆ターンに実時
間で変更するようにしたものである。The PCM dynamic simulator of the present invention is a PCM dynamic simulator in which a synchronization signal is added between data of every known word at a constant period.
In the PCM dynamic simulator, this synchronization signal is decoded from the serial data, and using it as a reference, the 1,000-bit turn of a predetermined word is changed to the desired 1,000-turn in real time.
以下、この発明のPCMダイナミックシミュレータの実
施例について図面に基づき説明する。Embodiments of the PCM dynamic simulator of the present invention will be described below with reference to the drawings.
第1図はその一実施例の構成を示すブロック図であり、
図中の21 #iPCMシミエレーメなどのPCM符号
発生装置である。FIG. 1 is a block diagram showing the configuration of one embodiment.
21 in the figure is a PCM code generator such as #iPCM Simiereme.
とのPCM符号発生装置2ノからPCMシリアルデータ
21hがPCMダイナミックシミュレータ22に転送す
るようになっている。このPCMシlJフルf−タ21
aけ第2図に示すデータフォーマットから明らかなよう
に、一定周期毎に同期信号Sl、S2.・・・がワード
Wl 、W2 、・・・に付加されている。PCM serial data 21h is transferred from the PCM code generator 2 to the PCM dynamic simulator 22. This PCM series full f-tater 21
As is clear from the data format shown in FIG. 2, synchronization signals Sl, S2 . . . are added to the words Wl, W2, .
PCMダイナミツクジミニレータ22はこの同期信号を
解読してそれを基準として、所定のワードのピットノ臂
ターンを所望のパターンに設定変更して、ディジタル信
号処理システム23に転送するようになっている。The PCM dynamic controller 22 decodes this synchronization signal, uses it as a reference, changes the setting of the pit nozzle turn of a predetermined word to a desired pattern, and transfers it to the digital signal processing system 23. .
第3図は上記PCMダイナミツクジミニレータ22の内
部構成を示すブロック図であシ、PCMシリアルデータ
21hは同期信号検知回路31と切換回路34に入力さ
れるようになっている。FIG. 3 is a block diagram showing the internal structure of the PCM dynamic controller 22, in which the PCM serial data 21h is input to the synchronization signal detection circuit 31 and the switching circuit 34.
同期信号検知回路3ノは同期信号を検知してトリガ信号
31mをカウンタ回路32に出力するようになっている
。The synchronizing signal detection circuit 3 detects the synchronizing signal and outputs a trigger signal 31m to the counter circuit 32.
このカウンタ回路32にはワードクロ、り32&が入力
されるようになっている。カウンタ回路32はトリガ信
号31aをスタート制御信号として、ワードクロ、り3
2&をカウントして、カウント結果を切換回路34およ
びビットツクターン設定回路33に出力するようになっ
ている。This counter circuit 32 is configured to receive a word clock, 32 &. The counter circuit 32 uses the trigger signal 31a as a start control signal to perform word clock,
2& and outputs the count result to the switching circuit 34 and the bit turn setting circuit 33.
このビットパターン設定回路33と切換回路34にはビ
ットクロ、り35が入力されるようになっている。ビッ
トパターン設定回路33はカウンタ回路32の出力によ
シビットクロ、り35を入力して新しいビットパターン
33hを設定し、この新しいビワドパターン33轟を切
換回路34に送出するようになっている。Bit pattern setting circuit 33 and switching circuit 34 are configured to receive bit black and red signals 35 as input. The bit pattern setting circuit 33 inputs a bit pattern 35 based on the output of the counter circuit 32, sets a new bit pattern 33h, and sends this new bit pattern 33h to the switching circuit 34.
切換回路34はカウンタ回路32の出力を切換制御信号
32bとして、新しいビットパターン33&とPCM7
リアルデータ21aとをビットクロック35に基づいて
切シ換えて出力するようになっている。The switching circuit 34 uses the output of the counter circuit 32 as the switching control signal 32b to generate new bit patterns 33& and PCM7.
The real data 21a is switched and output based on the bit clock 35.
次に、以上のように構成されたこの発明のPCMダイナ
ミツクジミニレータの動作について説明する。PCM符
号発生装置21から第2図のデータ7オーマ、トに示す
ようなPCMシリアルデータ21hがPCMダイナミ、
クシミニレータ22内の同期信号検知回路31と切換回
路34に入力される。Next, the operation of the PCM dynamic controller of the present invention constructed as described above will be explained. The PCM serial data 21h as shown in FIG.
The signal is input to a synchronizing signal detection circuit 31 and a switching circuit 34 in the combinator 22.
同期信号検知回路31はPCMシリアルデータ21&の
同期信号SL+S!+・・・を検出し、トリガ信号31
mをカウンタ回路32に送出する。The synchronization signal detection circuit 31 detects the synchronization signal SL+S! of the PCM serial data 21 &. +... is detected, trigger signal 31
m is sent to the counter circuit 32.
これによシ、カウンタ回路32はこのトリガ信号をスタ
ート制御信号として、ワードクロ、り32mをカウント
する。このワードクロック32mのカウント値が設定す
るビットパターンに変更すべきワードにカウントが一致
したとき、ワードの伝送期間中に切換制御信号32bを
切換回路34およびビットパターン設定回路33に出力
する。Accordingly, the counter circuit 32 uses this trigger signal as a start control signal to count word clocks 32m. When the count value of the word clock 32m matches the word to be changed to the set bit pattern, the switching control signal 32b is output to the switching circuit 34 and the bit pattern setting circuit 33 during the word transmission period.
第2図のデータ7オーマ、ト24においては、ワードW
nのビットパターン25を変更する例を示してお夛、ビ
ットパターンは第2および第m番目のピッ)2.mが変
更されていることを示し、ビットパターン26は変更後
の例を示している。In the data 7ohm, g24 of FIG. 2, the word W
An example of changing the bit pattern 25 of n is shown below, where the bit pattern is changed to the second and mth bits)2. It shows that m has been changed, and bit pattern 26 shows an example after the change.
ビットパターン設定回路33は、ワード屋とともにパネ
ルなど(図示せず)からオペレータが所望のビットパタ
ーンを設定し、切換制御信号32bによる制御期間中(
オン状態時)に新しいビットパターン33&を切換回路
34に出力する。The bit pattern setting circuit 33 allows an operator to set a desired bit pattern from a panel or the like (not shown) together with a word shop, and during a control period by the switching control signal 32b (
A new bit pattern 33 & is output to the switching circuit 34 during the on state).
切換回路34は、入力されるPCMシリアルデータ21
hとこの新しいビットパターン33&とを、切換制御信
号32bに基づき切り換えて出力する。The switching circuit 34 receives input PCM serial data 21.
h and this new bit pattern 33& are switched and output based on the switching control signal 32b.
なお、第3図では、ワードクロ、り32IL1ビ、トク
ロ、り35は外部から与えられるように書いているが、
これは一般のPCMシミエレータがそれらを出力信号と
して供給しているためである。しかし、もしこれらの信
号が与えられない場合は、PCMシリアルデータ21a
から付加するビット同期回路で新規に作る必要がある。In addition, in Figure 3, word clock, ri32IL1bi, tokuro, and ri35 are written as being given from the outside,
This is because common PCM simulators supply them as output signals. However, if these signals are not given, the PCM serial data 21a
It is necessary to create a new bit synchronization circuit added from the beginning.
以上述べたように、この発明のPCMダイナミ、クシミ
ニレータによれば、一定周期毎に同期信号がワードのデ
ータ間に付加されたPCMシリアルデータをPCMダイ
ナミ、クシミニレータで同期信号を検出し、この検出し
た同期信号を基準にして所定のワードのビット・臂ター
ンを所望のビットパターンに実時間に変更するようにし
たので、時間的に固定されているPCMシリアルデータ
を、その出力装置に何ら影響を与えることなく、所望す
るタイミングに、所望するビット/4ターンにダイナミ
ックにデータを変更できる。As described above, according to the PCM dynamometer and combinator of the present invention, the PCM serial data in which a synchronization signal is added between word data at regular intervals is detected by the PCM dynamometer and combinator, and the synchronization signal is detected. Since the bit/arm turn of a predetermined word is changed to the desired bit pattern in real time based on the synchronization signal, the PCM serial data, which is fixed in time, has no effect on its output device. Data can be dynamically changed to a desired bit/4 turn at a desired timing without any trouble.
第1図はこの発明のPCMダイナミックシミュレータの
一実施例のブロック図、第2図は同上PCMダイナミッ
クシミュレータに適用されるPCMシリアルデータのデ
ータフォーマットを示す図、第3図は同上PCMダイナ
ミックシミュレータの内部構成の一実施例の系統図、第
4図は従来のディジタル信号処理システムのダイナミ、
り試験系統図である。
2ノ・・・PCM符号発生装置、22・・・PCMダイ
ナミツクジミニレータ、23・・・ディジタル信号処理
システム。Fig. 1 is a block diagram of an embodiment of the PCM dynamic simulator of the present invention, Fig. 2 is a diagram showing the data format of PCM serial data applied to the above PCM dynamic simulator, and Fig. 3 is an internal diagram of the above PCM dynamic simulator. A system diagram of one embodiment of the configuration, FIG. 4 shows the dynamics of a conventional digital signal processing system,
FIG. 2: PCM code generator, 22: PCM dynamic generator, 23: digital signal processing system.
Claims (1)
CMシリアルデータから同期信号を検出してこれを基準
にして所定のワードのビットパターンを所望のパターン
に実時間に変更することを特徴とするPCMダイナミッ
クシミュレータ。P with a synchronization signal added at regular intervals between word data
A PCM dynamic simulator that detects a synchronization signal from CM serial data and changes the bit pattern of a predetermined word to a desired pattern in real time based on the detected synchronization signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59278278A JPH0758914B2 (en) | 1984-12-27 | 1984-12-27 | PCM Dynasim Shimureta |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59278278A JPH0758914B2 (en) | 1984-12-27 | 1984-12-27 | PCM Dynasim Shimureta |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61156923A true JPS61156923A (en) | 1986-07-16 |
JPH0758914B2 JPH0758914B2 (en) | 1995-06-21 |
Family
ID=17595116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59278278A Expired - Lifetime JPH0758914B2 (en) | 1984-12-27 | 1984-12-27 | PCM Dynasim Shimureta |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0758914B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0977109A1 (en) * | 1998-07-30 | 2000-02-02 | Siemens Information and Communication Networks Inc. | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59224575A (en) * | 1983-05-16 | 1984-12-17 | Fujitsu Ltd | Pattern generating circuit |
-
1984
- 1984-12-27 JP JP59278278A patent/JPH0758914B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59224575A (en) * | 1983-05-16 | 1984-12-17 | Fujitsu Ltd | Pattern generating circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0977109A1 (en) * | 1998-07-30 | 2000-02-02 | Siemens Information and Communication Networks Inc. | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains |
Also Published As
Publication number | Publication date |
---|---|
JPH0758914B2 (en) | 1995-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5831997A (en) | Pattern generating apparatus | |
JPS61156923A (en) | Pcm dynamic simulator | |
KR850700162A (en) | Output Comparison Control System and Method for Data Processing Equipment | |
SU1624532A1 (en) | D flip-flop | |
JPS6419580A (en) | Dual port memory circuit | |
SU1539784A1 (en) | N-inputs decoder with check | |
SU1183972A1 (en) | Device for simulating failures of digital equipment | |
SU1619330A1 (en) | Device for monitoring operatorъs performance | |
JPS60122449A (en) | Input and output controller of address variable system | |
JPH0422220A (en) | Synchronous output circuit | |
KR950002081Y1 (en) | Voice synthetic interface circuit for max computer | |
JPS57132245A (en) | Testing system for arithmetic circuit | |
JPH01216443A (en) | Debugging circuit | |
JPS61138305A (en) | Sequence control circuit | |
JPS62271155A (en) | Pseudo fault generation circuit | |
JPH0212337A (en) | Control system for interruption input signal | |
JPS6486258A (en) | Address bus testing system | |
JPH0296861A (en) | Microprocessor peripheral function circuit device | |
JPS61273049A (en) | Serial transmitter | |
JPS647634A (en) | Large-scale integrated circuit | |
JPS6428738A (en) | Diagnostic device for error detection and correction circuit | |
JPS6356739A (en) | History memory control system | |
JPS61150596A (en) | Remote control transmitter | |
JPH02159586A (en) | Test mode specifying circuit | |
JPS58117057A (en) | Bit pattern generating circuit |