JPS6113656B2

JPS6113656B2 -

Info

Publication number: JPS6113656B2
Application number: JP13347178A
Authority: JP
Inventors: Hisao Mogi; Yoshio Ishigaki; Hisao Okada
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-10-30
Filing date: 1978-10-30
Publication date: 1986-04-15
Also published as: JPS5560330A

Description

【発明の詳細な説明】本発明は、VTR（ビデオテープレコーダ）等
から放送信号以外の変調ビデオ信号が供給される
電子同調チユーナを備える選局装置に関する。

同調電圧によりそのリアクタンス値が変化され
る可変容量ダイオード等の可変リアクタンス素子
を用いた電子同調チユーナを備える従来の選局装
置では、選局可能なある数のチヤンネル数が存在
し、そのうちの設置地域に存在する放送局に対応
する数のチヤンネルがプリセツトされる。このチ
ヤンネル以外のものが空チヤンネルとされる。プ
リセツトされたチヤンネルのうちで所望のチヤン
ネルを選局する方法としては、選局スイツチの選
択的操作により所望チヤンネルを個別に選局する
個別選局方法と、そのときの受信チヤンネルから
１チヤンネルずつ受信チヤンネルを変化させて所
望チヤンネルを選局する順次選局方法との２つが
ある。この順次選局を行なつている場合に空チヤ
ンネルを飛び越すスキツプ動作がなされる。この
スキツプ動作は、空チヤンネルが選局された場合
に、所定範囲外の同調電圧（例えばＯ〔Ｖ〕）を
発生させ、これを検出することにより擬似的な順
次選局パルスを発生させることによりなされてい
た。

VTRで再生されたビデオ信号及びオーデイオ
信号は、通常のテレビジヨン信号と同様の関係で
変調され、その場合の搬送周波数が空チヤンネル
の搬送周波数に選ばれる。従つてVTRとテレビ
ジヨン受像機とを接続してVTRの再生画像をテ
レビジヨン受像機で見る場合には、空チヤンネル
のうちの１つ（殆どが１チヤンネル又は２チヤン
ネルの何れか）がVTR用チヤンネルとしてプリ
セツトされる。従つてこのVTR用チヤンネル
は、空チヤンネルでなくなり、飛び越されなくな
る。

ところで、VTR用チヤンネルが選局された場
合において、VTRから変調ビデオ信号が加えら
れていないときには、画面及び音声が現れずノイ
ズだけとなり、視聴者が不快感を覚える。また
VTR用チヤンネルを選局する場合、順次選局方
法によらないで、個別選局方法によつて選局する
のが普通である。

本発明は、上述の点を考慮して順次選局時で
は、変調ビデオ信号用チヤンネルを空チヤンネル
とみなして飛び越すようになし、個別選局時には
選局できるようにした選局装置の提供を目的とす
るものである。

以下、本発明の一実施例について説明すると、
第１図において、VR₁，VR₂……VR₁₂（第１図に
おいてVR₃〜VR₁₁については省略されている）の
夫々は、予め所定のチヤンネルの同調電圧を発生
するようにプリセツトされている12個の可変抵抗
器を示す。東京地方を例にとると、VR₁からVR₁₀
迄が順番に1CH（チヤンネル）、2CH，3CH，
4CH，6CH，8CH，10CH，12CH，42CH，46CH
の同調電圧を発生するようにプリセツトされる。
残りの２個の可変抵抗器VR₁₁及びVR₁₂は、空チ
ヤンネルに対応するものである。2CHは、放送波
が存在しないチヤンネルであるが、例えばVTR
からの変調ビデオ信号（2CHの搬送周波数に変調
された高周波信号でオーデイオ信号もテレビジヨ
ン信号と同様に変調されて重畳されている）を受
信するためにプリセツトされている。この可変抵
抗器VR₁〜VR₁₂の固定子の一端には、ツエナーダ
イオード１により発生した直流電圧が印加され、
夫々の他端がデコーダ２の12個の出力端t₁〜t₁₂に
接続される。デコーダ２は、バイナリカウンタ３
の４ビツトの出力をデコードすることによりその
出力端t₁〜t₁₂のひとつを接地電位とするものであ
る。可変抵抗器VR₁〜VR₁₂のうちで、デコーダ２
の接地電位の出力端にその固定子の他端が接続さ
れた可変抵抗器の摺動子にのみ電圧が発生し、こ
れがダイオードとエミツタホロワ形のトランジス
タ４を介されることにより同調電圧VCとして取
り出される。空チヤンネルに対応する可変抵抗器
VR₁₁，VR₁₂の摺動子の位置は、デコーダ２の出
力端t₁₁，t₁₂側とされており、出力端t₁₁，t₁₂が接
地電位となるときは、同調電圧VCもＯ〔Ｖ〕と
なる。

また、デコーダ２の出力端t₁〜t₁₂にチヤンネル
表示用のネオン管N₁〜N₁₂が接続され、この出力
端のうちで接地電位のものに接続されたネオン管
のみが発光するようになされる。これと共に、デ
コーダ２の出力端t₁〜t₁₂の各々にダイオードを介
して12個のバンド切替スイツチB₁〜B₁₂の可動接
点ａが接続されている。このバンド切替スイツチ
B₁〜B₁₂の夫々は、４個の固定接点ｂ，ｃ，ｄ，
ｅを有し、可変抵抗器VR₁〜VR₁₂でもつてプリセ
ツトされたチヤンネルの属するバンドの種類と
VTR用チヤンネルであるか否かとに応じてプリ
セツトされる。つまり、VHFバンドのローチヤ
ンネル（1CH〜3CH）の場合は、バンド切替スイ
ツチの可動接点ａと固定接点ｄとが接続され、
VHFバンドのハイチヤンネル（4CH〜12CH）の
場合は、可動接点ａと固定接点ｃとが接続され、
UHFバンド（13CH〜62CH）の場合は、可動接
点ａと固定接点ｂとが接続され、また、VTR用
チヤンネルの2CHに対応するバンドスイツチB₂
については、可動接点ａと固定接点ｅとが接続さ
れ、更に空チヤンネルについては、ｅ以外の何れ
かの固定接点と可動接点ａとが接続される。通常
の３通りの接続状態を有するバンド切替スイツチ
に対して１個の接続状態を追加することにより、
VTR用チヤンネルを記憶している。バンド切替
スイツチB₁〜B₁₂の対応する固定接点同士が共通
接続され、この共通接続点にバンドスイツチ回路
５が接続される。バンドスイツチ回路５からは、
VTR用チヤンネルも含めて各受信チヤンネルの
バンドを指定するバンド指定信号が発生する。こ
のバンド指定信号と前述の同調電圧VCとが図示
せずも電子同調チユーナに対して与えられる。電
子同調チユーナ（そのVHFチユーナ部）には、
VHFアンテナで受信された放送信号又はVTRか
らの変調ビデオ信号との何れかがスイツチで選択
されて供給される。

上述のカウンタ３の出力を変化させることで所
望のチヤンネルが選局される。この選局方法とし
ては、個別選局及び順次選局の２通りの方法があ
る。12個の選局スイツチS₁〜S₁₂を選択的にオン
することによつて個別選局がなされる。選局スイ
ツチS₁〜S₁₂に対してエンコーダ６が接続されて
おり、オンされた選局スイツチに対応する４ビツ
トのバイナリコードがエンコーダ６から発生し、
これがカウンタ３のプリセツト入力とされる。こ
の場合、エンコーダ６から選局スイツチS₁〜S₁₂
の何れかをオンにした場合にロードパルスＰ_sが
発生し、ロードパルスＰ_sによつてエンコーダ６
の出力がカウンタ３にプリセツトされる。また、
カウンタ３の一方の入力端子７ｕに加算パルス
Puが順次加えられることでカウンタ３が増加方
向に歩進され、他方の入力端子７ｄに減算パルス
Ｐ_dが順次加えられることでカウンタ３が減少方
向に歩進され、このカウンタ３の歩進によつて受
信チヤンネルが上昇方向或いは下降方向に順次切
替えられ、順次選局がなされる。加算パルスＰ_u
及び減算パルスＰ_dは、オアゲート８ｕ及び８ｄ
の夫々から発生する。オアゲート８ｕには、端子
９ｕからの選局パルスＰ_u１とアンドゲート１０
ｕを介されたスキツプ信号Ｐ_u２とが供給され、
オアゲート８ｄには、端子９ｄからの選局パルス
Ｐ_d１とアンドゲート１０ｄを介されたスキツプ
信号Ｐ_d２とが供給される。選局パルスＰ_u１又は
Ｐ_d１は、２個の順次選局用のスイツチの何れか
を１回操作する毎に１個発生したり、この何れか
の順次選局用スイツチを押している間にパルス発
生器から所定周期で順次発生する。また、遠隔操
作信号によつても同様に選局パルスＰ_u１又はＰ_d
_１が発生するようにしても良い。

１１は、例えば非安定マルチバイブレータで構
成されたスキツプ信号発生回路を示し、スキツプ
制御パルスＰ_gが高レベルとなる所定の期間内で
１個のスキツプ信号を発生し、これがアンドゲー
ト１０ｕ，１０ｄに供給される。アンドゲート１
０ｕには、RSフリツプフロツプFFの出力Q₄が供
給され、アンドゲート１０ｄには、その出力_４
が供給される。フリツプフロツプFFは、選局パ
ルスＰ_u１でセツトされ、選局パルスPd₁でリセツ
トされる。フリツプフロツプFFにより順次選局
時の選局方向に応じたチヤンネル飛び越し動作が
なされる。

更に、チヤンネル飛び越し動作について説明す
ると、スキツプ制御パルスＰ_gは、アンドゲート
１３から発生する。このアンドゲート１３には、
単安定マルチバイブレータ（以下モノマルチと略
称する）M₃の出力Q₃がインバータ１４で反転さ
れた出力Q₃と、アンドゲート１５の出力と、オ
アゲート１６との出力が供給される。アンドゲー
ト１５には、モノマルチM₁の出力Q₁がインバー
タ１７で反転された_１とモノマルチM₂の出力
Q₂とが供給される。モノマルチM₁及びM₂は、オ
アゲート１８を介された選局パルスＰ_u，Ｐ_d又は
ロードパルスＰ_sの何れかによつてトリガーさ
れ、モノマルチM₃は、ロードパルスＰ_sによつて
トリガーされ、トリガー時点から夫々の時定数で
定まる所定の時間で高レベルとなる出力パルスを
発生する。モノマルチM₁の出力Q₁が端子１９に
AFTデイフイート信号として取り出され、出力
Q₁が高レベルの期間でAFT動作が禁止されるこ
とによつてチヤンネル切替時のAFTによる誤動
作が防止される。アンドゲート１５は、この
AFTデイフイート後の期間で高レベルとなるパ
ルスを形成する。モノマルチM₃は、個別選局時
のチヤンネル切替時点から所定期間_３を低レベ
ルとして、個別選局時のスキツプ信号の発生を禁
止する。

また、同調電圧VCのレベルを判別し、判別信
号Ｐ_kを発生するトランジスタ２０が設けられて
いる。前述のように空チヤンネルが選択されたと
きに発生する同調電圧VCがＯ〔Ｖ〕とされてい
るので、この場合には、トランジスタ２０がオフ
し、判別信号Ｐ_kが高レベルとなり、空チヤンネ
ル以外では、トランジスタ２０がオンし、判別信
号Ｐ_kが低レベルとなる。更に、バンド切替スイ
ツチB₁〜B₁₂の夫々のVTR用チヤンネルの場合に
接続される固定接点ｅが共通に接続される。この
共通接続点の出力がインバータ２１を介されてな
る記憶出力Ｐ_vは、VTR用チヤンネルの2CHが選
択されるときのみ高レベルとなる。判別出力Ｐ_k
及び記憶出力Ｐ_vがオアゲート１６に供給され
る。

上述の本発明の一実施例の動作について第２図
を参照して説明する。一例として1CHを受信して
いる状態で第２図Ａに示すように端子９ｕから選
局パルスＰ_u１が供給された場合を説明する。

この選局パルスＰ_u１が加算パルスＰ_uとしてカ
ウンタ３の入力端子７ｕに供給されることによ
り、デコーダ２の出力端t₁が低レベルの状態から
出力端t₂が低レベルの状態に変わると共に、モノ
マルチM₁及びM₂がトリガーされ、アンドゲート
１５にその出力_１（第２図Ｂ）及びQ₂（第２
図Ｃ）が供給され、アンドゲート１５の出力
_１，Q₂が第２図Ｄに示すように高レベルとな
る。モノマルチM₃は、トリガーされないのでそ
の出力_３は第２図Ｅに示すように高レベルのま
まである。フリツプフロツプFFは、選局パルス
Ｐ_u１によつてセツトされその出力Q₄が第２図Ｆ
に示すように高レベルとなる。また、2CHが
VTR用チヤンネルとしてプリセツトされている
ためにトランジスタ２０がオンのままで判別信号
Ｐ_kが第２図Ｇに示すように低レベルのままであ
るのに対し、記憶出力Ｐ_vが同図Ｈに示すように
高レベルとなる。従つてアンドゲート１３から、
第２図Ｉに示すように高レベルとなるスキツプ制
御パルスＰ_gが発生し、第２図Ｊに示すようにス
キツプ信号Ｐ_u２がアンドゲート１０ｕの出力に
取り出される。このようにして、VTR用チヤン
ネルの2CHが順次選局時に飛びこされて次の3CH
が受信される。もしここで、2CHがVTR用チヤ
ンネルとしてプリセツトされてないとすると、記
憶出力Ｐ_vが高レベルとならない。

また、選局スイツチS₂をオンして2CHを個別選
局した場合を説明すると、この場合では、モノマ
ルチM₃がロードパルスＰ_sによつてトリガーさ
れ、_３が低レベルとなる。モノマルチM₃の出
力_３が低レベルとなる期間をモノマルチM₂の
出力Q₂が高レベルとなる期間に等しくしておく
ことにより、記憶出力Ｐ_vが高レベルとなつて
も、スキツプ制御パルスＰ_gが高レベルとなら
ず、スキツプ信号Ｐ_u２が発生しない。従つて個
別選局時には、選局スイツチS₂をオンすることに
よつてVTR用チヤンネルを選局することができ
る。

なお、順次選局時に本来の空チヤンネルが選択
されたときには、判別信号Ｐ_kが高レベルとなつ
てこの空チヤンネルを飛び越すことになる。

上述の本発明の一実施例の説明から理解される
ように、本発明に依れば、順次選局時では、
VTR用チヤンネル2CHを空チヤンネルとみなし
て飛び越すようにしているので、VTRからの変
調ビデオ信号がチユーナに供給されていない場合
でVTR用チヤンネルを選局することによる不快
感を除去することができる。一般に、VTR用チ
ヤンネルを順次選局方法によつて選局することは
少ないので、このようにしても支障はなく、個別
選局方法によつてVTR用チヤンネルを選局すれ
ば良い。

第３図は、本発明の他の実施例を示す。この例
は、順次選局方法によりVTR用チヤンネルが選
局されるときでも、VTRからの変調ビデオ信号
がチユーナに加えられているときには、VTR用
チヤンネルを飛び越さないようにしたものであ
り、また、個別選局方法によりVTR用チヤンネ
ルが選局されるときには、VTRから変調ビデオ
信号が加えられているか否かと関係なく選局を可
能とすると共に、空チヤンネルの選局スイツチを
誤つて操作するときに、これを飛び越すようにし
たものである。

可変抵抗器VR₁〜VR₁₂及びバンド切替スイツチ
B₁〜B₁₂がプリセツトされること、カウンタ３の
出力で受信チヤンネルが定められること、このカ
ウンタ３にエンコーダ６の出力をプリセツトする
ことで個別選局を行なうこと、選局パルスＰ_u１
又はＰ_d１によつて順次選局を行なうこと、モノ
マルチM₁，M₂，M₃及びフリツプフロツプFFが
設けられていること等は、第１図と同様である。
ただし、個別選局時に空チヤンネルの選局スイツ
チ（この例ではS₁₁又はS₁₂）を誤つてオンした場
合でも、スキツプ信号Ｐ_u２が発生するように、
オアゲート１２を介されたロードパルスＰ_sによ
つてフリツプフロツプFFがセツトされるように
なされている。

スキツプ制御パルスＰ_gは、アンドゲート２２
又は２３から発生してオアゲート２４を介してス
キツプ信号発生回路１１に加えられる。２５は、
ビデオ信号判別回路を示す。ビデオ信号判別回路
２５は、正規の映像中間周波数（58.75〔MHz〕
の成分の検波出力及びビデオ信号から分離された
同期信号が入力端子２６から供給されることによ
り、ビデオ信号の有無を判別するものであり、ビ
デオ信号が存在する場合は、判別信号が高レベル
となる。

この判別信号がインバータ２７を介されて反転
された判別信号Ｐ_fとアンドゲート１５の出力
_１，Q₂とモノマルチM₃の反転出力_３とがアン
ドゲート２２に供給される。アンドゲート２３に
は、判別信号Ｐ_fと_１，Q₂とモノマルチM₃の出
力Q₃と記憶出力Ｐ_v（VTR用チヤンネルで高レベ
ルとなる）とが供給される。

また、記憶出力Ｐ_vと判別出力Ｐ_fとがアンドゲ
ート２８に供給され、アンドゲート２８の出力と
モノマルチM₁の出力_１とがオアゲート２９に
供給され、その出力端３０に音声ミユーテイング
信号が取り出される。この音声ミユーテイング信
号が高レベルとなる期間では、テレビジヨン受像
機の音声出力がミユーテイングされる。つまり、
チヤンネル切替時のノイズの発生とVTR用チヤ
ンネルが選局された時から再生出力が供給される
までの期間のノイズの発生とが防止されている。

上述の本発明の他の実施例において、1CHを受
信している状態から第４図Ａに示す選局パルスＰ
_u１が供給されるときの動作を説明する。前述の
一実施例と同様にアンドゲート１５の出力_１，
Q₂が第４図Ｂに示すように発生する。また、モ
ノマルチM₃はトリガーされないので、反転出力
_３は、高レベルのままである。ここでVTRか
ら変調ビデオ信号がチユーナに加えられていない
場合には、第４図Ｃに示すように、2CHが選択さ
れたときにビデオ信号判別回路２５の判別信号Ｐ
_fが高レベルとなる。判別信号Ｐ_fは、それ自体の
立上り動作の遅れによつて選局パレスＰ_u１より
遅れて高レベルとなる。従つて第４図Ｄに示すよ
うにスキツプ制御パルスＰ_gが高レベルとなつて
同図Ｅに示すようにスキツプ信号Ｐ_u２が発生し
て2CHが飛び越される。ここで、VTRが再生動
作を開始しており、変調ビデオ信号がチユーナに
供給されている場合では、第４図Ｃ及びＤにおい
て２点鎖線で示すように判別信号Ｐ_f及びスキツ
プ制御パルスＰ_gが高レベルとならず、スキツプ
信号Ｐ_u２が発生せず、2CHが飛びこされない。

次に個別選局時において誤つて空チヤンネルの
選局スイツチS₁₂をオンした場合には、ロードパ
ルスＰ_sによつてフリツプフロツプFFがセツトさ
れると共に、モノマルチM₃がトリガーされその
出力Q₃が所定時間高レベルとなる。また、バン
ドスイツチB₁₂は、固定接点ｅ以外に接続されて
おり、更に判別信号Ｐ_fが高レベルとなるから、
アンドゲート２３から高レベルのスキツプ制御パ
ルスＰ_gが発生することになり、スキツプ信号Ｐ_u
_２が加算パルスＰ_uとしてカウンタ３に供給され
て1CHが受信されることになる。この個別選局時
にVTR用チヤンネル2CHを選局スイツチS₂をオ
ンすることで選択するときは、記憶出力_vが低
レベルとなるので、スキツプ信号が発生せず2CH
を選局することができる。

上述の本発明の他の実施例に依れば、個別選局
方法によつてVTR用チヤンネルを受信すること
ができると共に、順次選局を行なつている場合で
は、VTRからの再生出力がチユーナに供給され
ているときにのみVTR用チヤンネルに静止し、
そうでないときには、VTR用チヤンネルを飛び
越すことができる。

なお、選局スイツチS₁〜S₁₂の操作により発生
したエンコーダ６の出力をカウンタ３にプリセツ
トする以外に、カウンタの入力端子７ｕ又は７ｄ
に供給されるパルスを順次発生するパルス発生器
を設け、このパルス発生器の動作を制御する制御
端子とデコーダ２の出力端t₁〜t₁₂との間に夫々並
列に選局スイツチを挿入してフイードバツクルー
プを形成し、所定の選局スイツチをオンすること
で形成されるフイードバツクループを介してパル
ス発生器の動作を制御する構成の個別選局手段を
用いるようにしても良い。更に、複数個の可変抵
抗器を用いずに同調電圧を発生させる構成の選局
装置に対しても本発明は適用することができる。
第５図は、かかる選局装置の概略を示すもので、
同図において、３１は、同調電圧に対応する所定
ビツト長の電圧コードを記憶しうるステーシヨン
メモリを示す。ステーシヨンメモリ３１は、
RAM（ランダムアクセスメモリ）で実現され、
その書込み又は読出しアドレスがアドレス回路３
２で発生する４ビツトのアドレスコードで指定さ
れ、その動作がメモリー制御回路３３からの制御
信号によつて制御される。アドレス回路３２に
は、12個の選局スイツチS₁〜S₁₂が接続されてお
り、選局スイツチS₁〜S₁₂のうちでオンされた所
定のものに対応するアドレスコードがアドレス回
路３２から発生する。３４は、バンド切替信号及
びVTR用チヤンネルを記憶するバンドメモリを
示し、このバンドメモリ３４のアドレスがアドレ
ス回路３２からのアドレスコードで指定されると
共に、その動作がメモリー制御回路３３により制
御される。バンドメモリ３４に対して書込まれる
情報を発生させるために４個のスイツチＢ_u，Ｂ
_h，Ｂ_l,Bvが設けられている。スイツチＢ_u，Ｂ
_h，Ｂｌ，の夫々は、UHFバンド、VHFバンドの
ハイチヤンネル、そのローチヤンネルの夫々にお
いてオンとされるバンド切替スイツチであり、Ｂ
_vは、VTR用チヤンネルでオンとされるスイツチ
である。ステーシヨンメモリ３１には、カウンタ
３５で発生した電圧コードが書き込まれるように
されている。カウンタ３５の入力端３６_u又は３
６_dには、パルス発生器３７で形成される加算パ
ルスＰ_u又は減算パルスＰ_dが供給される。パルス
発生器３７に対しては、掃引スイツチ３８ｕ及び
３８ｄが設けられており、掃引スイツチ３８ｕを
オンすることにより一定周期の加算パルスＰ_uが
発生し、掃引スイツチ３８ｄをオンすることによ
り一定周期の減算パルスＰ_dが発生する。この加
算パルスＰ_uは、モード切替スイツチ３９を介し
てアドレス回路３２に供給されており、掃引スイ
ツチ３８ｕにより順次選局も行ないうるようにさ
れている。ステーシヨンメモリ３１から読出され
た電圧コードがＤ／Ａ変換器４０により同調電圧
VCに変換される。この同調電圧VC及び前述のバ
ンドメモリ３４から読出されバンドスイツチ回路
を介されたバンド切替信号が電子同調式チユーナ
に供給される。

上述の構成において、最初にステーシヨンメモ
リ３１に受信チヤンネルの電圧コードがプログラ
ムされる。このプログラムモードでは、メモリー
制御回路３３に関連するモード切替スイツチ４１
をプログラムモード側とする。これと連動してモ
ード切替スイツチ３９もプログラムモード側とさ
れ、図示のように加算パルスＰ_uがカウンタ３５
の入力端子３６ｕに供給されるようになされる。
そして選局スイツチS₁をオンしてステーシヨンメ
モリ３１のアドレスを指定し、次に掃引スイツチ
３８ｕをオンすることによりカウンタ３５をクリ
ア状態から上昇方向に加算パルスＰ_uで歩進させ
る。画面を見ながら1CHの放送信号が受信される
ように、掃引スイツチ３８ｕ又は３８ｄを操作
し、受信されたことを確認して掃引スイツチをオ
フする。また、スイツチＢｌがオンされており、
メモリー制御回路３３に関連する書込みスイツチ
４２をオンする。これによつて1CHの電圧コード
及びローバンドのバンド情報がステーシヨンメモ
リ３１及びバンドメモリ３４に書込まれる。次
に、2CHのテスト信号或いはVTRからの変調ビ
デオ信号をチユーナに供給しておくことにより同
様の操作で2CHの電圧コードをステーシヨンメモ
リ３１に書込むことができる。この場合、スイツ
チBvをオンしておくことにより、2CHがVTR用
チヤンネルであることがバンドメモリ３４に記憶
される。以下同様の操作により、その地域で受信
可能なチヤンネルの電圧コード及びバンド情報が
ステーシヨンメモリ３１及びバンドメモリ３４に
書込まれる。そして空チヤンネルの場合には、例
えば選局スイツチS₁₁及びS₁₂に対応するステーシ
ヨンメモリ３１のアドレスにスキツプコードとし
て全て“０”のものを書込む。このスキツプコー
ドをＤ／Ａ変換した結果もＯ〔Ｖ〕となる。

選局動作は、モード切替スイツチ４１を選局モ
ード側に切替え、ステーシヨンメモリ３１及びバ
ンドメモリ３４を読出し状態としておき、選局ス
イツチS₁〜S₁₂を選択的にオンし、これに対応す
るアドレスの電圧コード及びバンド情報を読出す
ことによつてなされる。また、順次選局動作は、
モード切替スイツチ３９を介して加算パルスＰ_u
をアドレス回路３２に供給し、アドレスコードを
歩進することによつてなしうる。

このように可変抵抗器によらず電圧コードを発
生させ、電圧コードをＤ／Ａ変換して同調電圧と
するような構成の選局装置に対しても本発明は適
用でき、第１図又は第３図の実施例と同様の実施
例を実現できる。

なお、VTR以外のビデオデイスク装置、テレ
ビゲーム装置からの変調ビデオ信号が供給される
場合に本発明を適用して有用であることは勿論で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロツク図、第２
図はその動作説明に用いるタイムチヤート、第３
図は本発明の他の実施例のブロツク図、第４図は
その動作説明に用いるタイムチヤート、第５図は
本発明を適用しうる選局装置の他の例のブロツク
図である。２はデコーダ、３，３５はカウンタ、６はエン
コーダ、１１はスキツプ信号発生回路、２５はビ
デオ信号判別回路、S₁〜S₁₂は選局スイツチ、
VR₁〜VR₁₂は可変抵抗器、M₁，M₂，M₃は単安定
マルチバイブレータである。

Claims

【特許請求の範囲】

１同調電圧によりそのリアクタンス値が変化さ
れる可変リアクタンス素子を用いた電子同調チユ
ーナを備える選局装置において、複数個の同調電
圧又は同調電圧発生用のコード信号を記憶し、選
局手段から供給される選局信号に対応した同調電
圧又はコード信号を選択的に発生する同調電圧発
生手段と、変調ビデオ信号用のチヤンネルを記憶
するメモリー装置と、選局スイツチの操作により
上記選局信号を発生させて上記同調電圧又はコー
ド信号を選択的に発生させる個別選局手段と、上
記選局信号を順次変化させることにより上記同調
電圧又はコード信号を所望チヤンネルが受信され
るまで順次変化させる順次選局手段と、この順次
選局手段による選局動作時に放送信号の存在しな
いチヤンネルを飛びこすスキツプ信号を発生する
スキツプ信号発生手段と、上記個別選局手段によ
る個別選局時に上記メモリー装置の出力により上
記変調ビデオ信号のチヤンネルでは、上記スキツ
プ信号の発生を禁止するスキツプ制御手段とを備
えた選局装置。