JPS61127224A - パルス幅可変回路 - Google Patents

パルス幅可変回路

Info

Publication number
JPS61127224A
JPS61127224A JP25034784A JP25034784A JPS61127224A JP S61127224 A JPS61127224 A JP S61127224A JP 25034784 A JP25034784 A JP 25034784A JP 25034784 A JP25034784 A JP 25034784A JP S61127224 A JPS61127224 A JP S61127224A
Authority
JP
Japan
Prior art keywords
voltage
pulse
offset
circuit
waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25034784A
Other languages
English (en)
Inventor
Masanori Fukushi
雅則 福士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25034784A priority Critical patent/JPS61127224A/ja
Publication of JPS61127224A publication Critical patent/JPS61127224A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルス幅を正確にかつ所望の値に設定できる
パルス幅可変回路に関する。
〔従来の技術〕
第3図は従来のパルス幅可変方式を示す回路図である。
中央制御回路(CPU)30で発生したパルス波35を
フリップフロップ回路31に加えてセントし、その出力
波すなわちパルス幅を任意に変えるべき目的のパルス3
6を立ち上がらせると同時に、前記パルス35をランプ
電圧発生回路32にも入力して、ランプ電圧波37を発
生させ名。該ランプ電圧波37はコンパレータ33の入
力端子a、bのうち一方の端子aに入力される。他方の
端子すには、可変直流電源34が接続されている。コン
パレータ33においては、端子a、bに入力される電圧
を比較し、一方の電圧が他方の電圧と交差したときに、
その出力が反転する働きをする。いま端子aに加わる電
圧をランプ電圧波37とし、端子すに加わる直流電圧を
38とすると、その交点Cにおいて、コンパレータ33
の出力波39が反転して立ち上がり、交点dにおいて立
ち下がる。該出力波39は、フリップフロップ回路31
に導かれ、その立ち上がりでフリップフロップ回路31
をリセットし、出力パルス36を立ち下がらせる。すな
わちCPU 30からパルス35が発生した後、ランプ
電圧波37と直流電圧38が最初に交差するまでの時間
Tの幅をもつパルス波36が得られる。
したがって可変直流電源34を変化させ、端子bに加わ
る直流電圧38を変化させると、交点Cが移動して時間
Tが変化することになり、出力パルス36の幅を変える
ことができる。
〔発明が解決しようとする問題点〕
このように従来のパルス幅可変方式は、目的とする任意
時間幅のパルス波36の時間@Tを規定するコンパレー
タ33の出力波39を得るに際し、時間的に一定の割合
で電圧が増大するランプ電圧波37と、時間的に電圧値
が一定である直流電圧38との交点から求めるが、交点
Cにおける両波37.38の交差角θは鋭角となり、両
者の時間的に相対的な電圧の変化量は小さい。したがっ
てコンパレータ33において、両波37.38の明確な
交差時期が判定しにり(、パルス波360時間幅Tの設
定が不正確となる。
またパルス波36の時間幅Tの可変範囲は、ランプ電圧
波37の上昇率および最大電圧■に関係し、直流電圧3
8を最大電圧■の範囲内で可変することにより決定され
るが、最大電圧■はコンパレータ33の入力定格で決定
され、大きな値はとれない。
また最大電圧Vを低くして長い時間幅Tを実現すべく上
昇率をゆるやかにすると、前記理由で交差角θがますま
す小さくなり、時間幅Tの設定が一層不正確となる。
本発明の技術的課題は、従来のパルス幅可変回路におけ
るこのような問題を解消し、パルスの時間幅を正確に設
定できるようにすることにある。
〔問題点を解決するための手段〕
この問題点を解決するために講じた本発明による技術的
手段は、正の傾きをもつランプ電圧と負の傾きをもつラ
ンプ電圧を発生するランプ電圧発生回路、該正の傾きを
もつランプ電圧を負側にずらすオフセット回路、負の傾
きをもつランプ電圧を正側にずらすオフセット回路、オ
フセット後の両ランプ電圧を重畳して両ランプ電圧の交
差時点を求める回路とを有する構成を採っている。すな
わちコンパレータにおいて比較する2つの入力電圧波形
の一方を正の傾きをもつランプ電圧、他方を負の傾きを
もつランプ電圧とし、前者には負電圧の、後者には正電
圧の、絶対値が同一のオフセット電圧を重畳させる構成
とする。
〔作用〕
この技術的手段によれば、2つのランプ電圧波形にオフ
セット電圧を重畳することにより、正の傾きをもつラン
プ電圧のゼロ電位が負電位となり、ランプ電圧はゼロ電
位と交差する格好で負電圧より正電圧に上昇する。一方
負の傾きをもつランプ電圧は、ゼロ電位が正側にオフセ
ットされるために、ランプ電圧はゼロ電位と交差する格
好で正電圧より負電圧に下降する。
したがってこれら両ランプ電圧波形をコンパレータにお
いて比較すると、オフセット電圧の絶対値が同じである
ために、その交差点は常にゼロ電位の所にあり、しかも
その交差角度は、従来の一方が定電圧の場合に比べて2
倍となる。その結果交差するタイミングが正確となり、
出力パルスの時間幅が正確になるので、パルスの時間幅
の設定を正確に行うことができる。
〔実施例〕
次に本発明によるパルス幅可変回路が実際上どのように
具体化されるかを実施例で説明する。第1図は本発明に
よるパルス幅可変回路の実施例を示すブロック図、第2
図は同回路の各部における波形を示すタイムチャートで
ある。いま中央制御回路(CPU ) 1から発生した
パルス(イ)がランプ電圧発生回路2に印加されると共
に、フリップフロップ回路3にも印加され、該フリップ
フロップ回路3をセットし、その出力である目的のパル
ス波(へ)を立ち上がらせる。一方ランプ電圧発生回路
2においては、パルス(イ)が加えられると同時に、正
の傾きをもつランプ電圧波(ロ)および負の傾きをもつ
ランプ電圧波()八)を発生する。
これらランプ電圧波(ロ)(ハ)に、オフセ・ノド回路
4.5において、ランプ電圧波(ロ)には負の、またラ
ンプ電圧波(ハ)には正の、電圧値が同一のオフセット
電圧が加えられる。オフセ・ノド電圧値をいま仮にυ 
(V)とすると、正のランプ電圧波(ロ)は(ニ)に示
すように、υ (V)だけ負側にオフセットされる。同
様に負のランプ電圧波(ハ)は(ホ)に示すようにυ 
(V)だけ正側にオフセットされ、ランプ電圧波(ニ)
はオフセット回路4から、またランプ電圧波(ホ)はオ
フセット回路5からそれぞれ出力される。これらのラン
プ電圧波(ニ)、(ホ)を直接コンパレータ6に入力し
てもよいが、本実施例においては周波数特性を改善する
ために、一旦利得10反転回路7.8を経由させている
。その結果、反転回路7の出力波形は負の傾きをもつラ
ンプ電圧波(ホ)と、また反転回路8の出力波形は正の
傾きをもつランプ電圧波(ニ)と同一となる。
コンパレータ6は、その2つの入力端子9.10の入力
電圧を相互に比較し、一方が他方より大きく、或いは小
さくなったときに、その出力を反転するものである。入
力電圧として端子9にランプ電圧波(ホ)が、端子10
にランプ電圧波(ニ)がそれぞれ加わると、両波形上の
ゼロ電位の点eおよびfにおいて、両ランプ電圧波(ニ
)(ホ)が交差し、コンパレータ6の出力波形は(す)
の如く、交差点e、fのタイミングに合わせて反転する
パルス波形となる。該パルス波(す)は、その立ち上が
りでフリップフロップ回路3をリセフトし、出力パルス
波(へ)を立ち下がらせる。すなわちランプ電圧波(ニ
)(ホ)の発生が開始してから、交差点eまでの時間を
tとすると、パルス幅がtのパルス波が得られる。
ここにいまオフセット電圧υが、0 (V)からランプ
電圧波(ロ)或いは(ハ)の最大値■までの範囲で任意
に変化することが可能であれば、時間りを任意に変化す
ることで、パルス幅が任意のパルス波を発生可能となる
第1図では、任意のオフセット電圧値を得る一実施例と
して、CPUIからのクロックパルスをレジスタ11で
所定の数だけカウントし、パラレルなデジタル信号とし
て出力し、D/Aコンバータ12によりアナログ値に変
換し、正のオフセット電圧としてオフセット回路5に印
加している。負のオフセット電圧については、利得1の
反転回′@13により、正のオフセット電圧を反転して
、オフセット回路4に印加している。CPU1からのク
ロックパルス数或いはレジスタ11における設定値を、
求めるオフセット電圧に対応した値とすることにより、
任意のオフセット電圧が得られ、パルス波(へ)のパル
ス幅を任意に可変できる。
また第2図において明らかなように、ランプ電圧波(ニ
)および(ホ)の交点e、fは、オフセット電圧υの大
小に関係なく常にゼロ電位あるいはゼロ電位に極く近い
部分に限定されるため、交点e、fを検出するには、両
ランプ電圧波(ニ)(ホ)のゼロ電位付近だけを監視す
ればよいことになる。したがって必要に応じ、コンパレ
ータ6の入力端子9.10に、互いに逆方向に接続され
たダイオード14.15およびダイオード16.17の
対で形成されるリミッタ−18,19を接続することに
より、ランプ電圧波(ニ)(ホ)はダイオード14〜1
7の順方向降下電圧υ°で正負波形が制限され、ランプ
電圧波(ニ)(ホ)はそれぞれ(ト)(チ)に示す波形
とすることが可能である。
このようにコンパレータ6の入力端子にリミッタ−18
,19を接続することにより、コンパレータの入力ダイ
ナミックレンジの定格に依存することなく、パルス幅の
可変範囲を広くできる。またランプ電圧波の最大値も大
きくすることが可能なため、細かい時間設定を行うこと
ができる。
〔発明の効果〕
以上のように本発明によれば、パルス幅を決定するコン
パレータの入力電圧を、互いに逆の傾きをもち、かつオ
フセットした対称なランプ電圧波とすることにより、そ
の交差角が大きく、交点が明確となり、パルス幅が正確
なパルス波を得ることができる。さらにコンパレータに
入力される2つの入力信号線は、並行な回路構成となっ
ているため、共通に重畳する外来ノイズや変動はコンパ
レータで差動的に処理されるので、出力に影響を与える
ことがない。
【図面の簡単な説明】
第1図は本発明によるパルス幅可変回路の実施例を示す
ブロック図、第2図は同回路の各部における波形を示す
タイムチャート、第3図は従来のパルス幅可変回路を示
すブロック図である。 図において、■は中央制御回路、2はランプ電圧発生回
路、3はフリップフロップ回路、4.5はオフセット回
路、6はコンパレータ、7.8は反転回路、18.19
はリミッタ−をそれぞれ示す。 特許出願人      富士通株式会社代理人 弁理士
    青 柳   稔第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 正の傾きをもつランプ電圧と負の傾きをもつランプ電圧
    を発生するランプ電圧発生回路、該正の傾きをもつラン
    プ電圧を負側にずらすオフセット回路、負の傾きをもつ
    ランプ電圧を正側にずらすオフセット回路、オフセット
    後の両ランプ電圧を重畳して両ランプ電圧の交差時点を
    求める回路とを有するパルス幅可変回路。
JP25034784A 1984-11-26 1984-11-26 パルス幅可変回路 Pending JPS61127224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25034784A JPS61127224A (ja) 1984-11-26 1984-11-26 パルス幅可変回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25034784A JPS61127224A (ja) 1984-11-26 1984-11-26 パルス幅可変回路

Publications (1)

Publication Number Publication Date
JPS61127224A true JPS61127224A (ja) 1986-06-14

Family

ID=17206561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25034784A Pending JPS61127224A (ja) 1984-11-26 1984-11-26 パルス幅可変回路

Country Status (1)

Country Link
JP (1) JPS61127224A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155523U (ja) * 1986-03-20 1987-10-02

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5225553A (en) * 1975-08-21 1977-02-25 Fujitsu Ltd Pulse width alteration circuit
JPS53906A (en) * 1976-05-04 1978-01-07 Bio Communication Res Method and device for filtering environmental noise from speech

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5225553A (en) * 1975-08-21 1977-02-25 Fujitsu Ltd Pulse width alteration circuit
JPS53906A (en) * 1976-05-04 1978-01-07 Bio Communication Res Method and device for filtering environmental noise from speech

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155523U (ja) * 1986-03-20 1987-10-02
JPH0339945Y2 (ja) * 1986-03-20 1991-08-22

Similar Documents

Publication Publication Date Title
JP2649390B2 (ja) 信号内挿回路
JPS5972814A (ja) 遅延回路
JPS61127224A (ja) パルス幅可変回路
US4375082A (en) High speed rectangle function generator
JPH0756513Y2 (ja) パルス幅可変回路
JP2675455B2 (ja) 可変遅延装置
US3739287A (en) Phase difference detection circuit
KR890002174Y1 (ko) 펄스 지연회로
RU2568771C1 (ru) Фазовращатель сигнала треугольной формы
JPS6231585B2 (ja)
JPH08265112A (ja) デユーテイ比補正回路
KR910009045Y1 (ko) 신호 및 잡음 검출회로
JPS6139769B2 (ja)
JP2664958B2 (ja) クロックデューティ調整回路
SU661754A1 (ru) Формирующее устройство дл фазометра
JPS5849047B2 (ja) 波形整形回路
SU1190503A2 (ru) Формирователь импульсов из синусоидального сигнала
RU2555241C1 (ru) Функциональный генератор
SU1190497A2 (ru) Устройство дл формировани сигнала пр моугольной формы
JPS6240819A (ja) しきい値電圧検出回路
JPH0355050B2 (ja)
JPS5821237Y2 (ja) パルス合成器
JPS62130016A (ja) パルス幅変調制御回路
JP2876824B2 (ja) 周波数逓倍回路
JPS6143819A (ja) 位相比較器