JPS6110368Y2 - - Google Patents

Info

Publication number
JPS6110368Y2
JPS6110368Y2 JP6819780U JP6819780U JPS6110368Y2 JP S6110368 Y2 JPS6110368 Y2 JP S6110368Y2 JP 6819780 U JP6819780 U JP 6819780U JP 6819780 U JP6819780 U JP 6819780U JP S6110368 Y2 JPS6110368 Y2 JP S6110368Y2
Authority
JP
Japan
Prior art keywords
frequency
signal
display
broadcasting station
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6819780U
Other languages
Japanese (ja)
Other versions
JPS56169646U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6819780U priority Critical patent/JPS6110368Y2/ja
Publication of JPS56169646U publication Critical patent/JPS56169646U/ja
Application granted granted Critical
Publication of JPS6110368Y2 publication Critical patent/JPS6110368Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、シンセサイザチユーナにおける表示
装置に関する。
[Detailed Description of the Invention] The present invention relates to a display device in a synthesizer tuner.

シンセサイザチユーナとして、電圧シンセサイ
ザ方式とPLLシンセサイザ方式とがある。前者の
電圧シンセサイザ方式は、局部発振回路内の同調
素子にバリキヤツプを用い、このバリキヤツプに
制御直流電圧を加えて、受信周波数を選択するも
のであり、また後者のPLLシンセサイザ方式は
PLL(フエーズ・ロツクド・ループ)回路のプロ
グラマブルデバイダの分周率を変化させて局部発
振器としてのVCO(電圧制御発振器)の発振周
波数を制御して、受信周波数を選択するものであ
る。そして、以上のシンセサイザ方式は、デジタ
ル処理が容易なため、受信周波数のプリセツトが
可能なチユーナに多く使用されている。
There are two types of synthesizer tuners: a voltage synthesizer type and a PLL synthesizer type. The former voltage synthesizer method uses a varicap as a tuning element in the local oscillator circuit, and a control DC voltage is applied to this varicap to select the receiving frequency.The latter PLL synthesizer method
The reception frequency is selected by changing the frequency division ratio of a programmable divider in a PLL (phase locked loop) circuit to control the oscillation frequency of a VCO (voltage controlled oscillator) as a local oscillator. Since the above synthesizer method is easy to perform digital processing, it is often used in tuners in which the receiving frequency can be preset.

ところが、従来のチユーナは、その表示として
受信周波数表示は行なわれているが、放送局表示
は行なわれていない。
However, conventional tuners display reception frequencies, but do not display broadcast stations.

そこで本考案は、選局時に放送局表示が行なわ
れ、それから所定時間経過後に周波数表示が行な
われるようにすると共に、放送終了又は電波状態
が悪い時の選局時には周波数表示のみが行なわれ
るようにした表示装置を提供することを目的とす
るものである。
Therefore, in this invention, the broadcasting station is displayed when selecting a station, and then the frequency is displayed after a predetermined period of time has elapsed, and only the frequency is displayed when selecting a station when the broadcast has finished or when the radio wave condition is poor. The object of the present invention is to provide a display device with a

以下、本考案による表示装置の一実施例を図を
参照して説明する。図はPLLシンセサイザ方式の
場合を示し、VCO1は局部発振回路として働
き、そこからの周波数信号oは混合回路(図示
せず)に加えられると共に、FETを使用したバ
ツフア増幅器2にも加えられる。このバツフア増
幅器2はVCO1が次段のプリスケーラ3からの
悪影響を受けないようにするためである。プリス
ケーラ3は、70MHz近辺のVCO1の発振出力を
プログラムデバイダ4の分周能力内の周波数まで
下げるもので、その分周率はMである。そして、
プログラマブルデバイダ4の分周率Nは、コント
ローラ5からの指定をBCDコードでシフトレジ
スタ6に取り入れ、コード転送終了を示すパルス
によつてラツチ回路7がラツチをかけられて設定
される。このプログラマブルデバイダ4の出力
(1/N・1/M・o)は位相比較器8に入力
する。位相比較器8には、水晶9により発振周波
数を決める発振器10の出力を基準周波数分周器
11で分周して得た基準周波数信号rが比較基
準として入力しており、このためこの位相比較器
8においては、両入力の周波数及び位相の差に応
じた出力を次段のローパスフイルタ22に送る。
そしてローパスフイルタ22で得られた直流電圧
VCO1の発振周波数を決める。そして、位相比
較器8の2つの入力が周波数、位相共に一致した
時点でPLLループがロツクされる。すなわち1/
N・1/M・o−rの時ロツクされる。従つ
て、VOC1の発振出力oは、o−N(M・
r)となり、プログラマブルデバイダ4の分周
率Nの関数となる。そこでプログラマブルデバイ
ダ4の分周率Nを変化させることによりVCO1
の発振周波数oを変化させ、受信周波数を選択
することができる。
Hereinafter, one embodiment of a display device according to the present invention will be described with reference to the drawings. The figure shows the case of a PLL synthesizer system, where the VCO 1 acts as a local oscillation circuit, and the frequency signal o from there is applied to a mixing circuit (not shown) and also to a buffer amplifier 2 using an FET. This buffer amplifier 2 is provided to prevent the VCO 1 from being adversely affected by the prescaler 3 at the next stage. The prescaler 3 lowers the oscillation output of the VCO 1 near 70 MHz to a frequency within the frequency division capability of the program divider 4, and its frequency division ratio is M. and,
The frequency division ratio N of the programmable divider 4 is set by taking the designation from the controller 5 into the shift register 6 in the form of a BCD code, and by latching the latch circuit 7 with a pulse indicating the end of code transfer. The output of this programmable divider 4 (1/N.1/M.o) is input to a phase comparator 8. A reference frequency signal r obtained by dividing the output of an oscillator 10 whose oscillation frequency is determined by a crystal 9 using a reference frequency divider 11 is input to the phase comparator 8 as a comparison standard. In the filter 8, an output corresponding to the frequency and phase difference between both inputs is sent to the next stage low-pass filter 22.
And the DC voltage obtained by the low pass filter 22
Determine the oscillation frequency of VCO1. Then, when the two inputs of the phase comparator 8 match in frequency and phase, the PLL loop is locked. That is, 1/
Locked when N.1/M.or. Therefore, the oscillation output o of VOC1 is o−N(M・
r), which is a function of the frequency division ratio N of the programmable divider 4. Therefore, by changing the frequency division ratio N of programmable divider 4, VCO1
The reception frequency can be selected by changing the oscillation frequency o.

12は選局のためのあらかじめ周波数がプリセ
ツトされた選局ボタン12であり、そのいずれか
のボタンを押すことによりその押した信号がコン
トローラ5に入力され、このためコントローラ5
によつて周波数メモリ13がアドレスされて対応
する周波数データが読み出され、コントローラ5
を介してシフトレジスタ6に至る。シフトレジス
タ6の出力がラツチ回路7に入力し、このラツチ
回路7の出力がプログラマブルデバイダ4に入力
してその分周率を設定する。また、ラツチ回路7
の出力はエンコーダ14に入力して周波数表示用
信号は符号化され、ゲート15を介してデジタル
表示器16に至る。また、ラツチ回路7の出力は
放送局表示用メモリ17にアドレスデータとして
入力して、そこから放送局名データを出力させ、
この放送局名データがエンコーダで表示用の信号
に符号化され、ゲート19を介して前記したデジ
タル表示器16に至る。
Reference numeral 12 denotes a tuning button 12 in which a frequency is preset for tuning, and by pressing any of the buttons, the pressed signal is input to the controller 5.
The frequency memory 13 is addressed and the corresponding frequency data is read out by the controller 5.
It reaches the shift register 6 via. The output of the shift register 6 is input to a latch circuit 7, and the output of this latch circuit 7 is input to a programmable divider 4 to set its frequency division ratio. In addition, the latch circuit 7
The output is input to an encoder 14, where the frequency display signal is encoded, and is sent to a digital display 16 via a gate 15. Further, the output of the latch circuit 7 is input as address data to the broadcast station display memory 17, and broadcast station name data is output from there.
This broadcasting station name data is encoded into a display signal by an encoder, and is sent to the digital display 16 via the gate 19.

ゲート15と19はワンシヨツトマルチ20の
出力よつて制御されるもので、従つて択一的にゲ
ートを開く、ワンシヨツトマルチ20はアンドゲ
ート21からのHレベルのパルスにより反転して
出力QをHメベルり、をLレベルにし、一定時
間の経過後にその状態を復帰するものである。ア
ンドゲート21は、コントローラ5からのコード
転送を示す所定時間幅のパルスとチユーナの中間
信号IFを受けることににより、出力をHレベル
にする。
The gates 15 and 19 are controlled by the output of the one-shot multi 20, and therefore open the gates selectively.The one-shot multi 20 is inverted by the H level pulse from the AND gate 21 and outputs Q. The H level is set to the L level, and the state is restored after a certain period of time has elapsed. The AND gate 21 sets its output to H level by receiving a pulse of a predetermined time width indicating code transfer from the controller 5 and an intermediate signal IF of the tuner.

以上において、選局ボタン12のいずれかのボ
タンを押せば、対応する周波数データが周波数メ
モリ13かから読み出されてコントローラ5、シ
フトレジスタ6、ラツチ回路7を介してプログラ
マブルデバイダ4に至り、その分周率Nを設定し
てVCO1の発振周波数を決め、受信周波数を決
める。またこの時には、一方のエンコーダ14か
らは周波数表示用の信号が、他方のエンコーダ1
8からはその周波数の放送局の局名、すなわち放
送局表示用の信号が出力する。そして、コントロ
ーラ5からのデータ転送終了パルスが出て受信周
波数が決定し、放送局からの所定のキヤリアが受
信された時には、所定レベル以上の中間周波数信
号IFが生じるので、アンドゲート21が能動と
なつて出力がHレベルに立上り、これによりワン
シヨツトマルチ20がトリガされる。このため、
ワンシヨツトマルチ20の動作時間Tだけ出力Q
がHレベル、がLレベルとなるので、まず時間
Tの間だけ一方のゲート19が開いてエンコーダ
18からの放送局表示用信号が表示器16に至つ
て、その表示器16において放送局名(例えば
JOCV等の表示)が表示される。そしてその時間
Tが経過するとワンシヨツト20が復帰して出力
QがLレベル、がHレベルに戻り前記ゲート1
9が閉じて他方のゲート15が開くようになり、
このためエンコーダ14からの周波数表示用信号
が表示器16に至り、その表示器16は放送局名
に代つて受信周波数の表示を行なうようになる。
In the above, when one of the channel selection buttons 12 is pressed, the corresponding frequency data is read out from the frequency memory 13 and sent to the programmable divider 4 via the controller 5, shift register 6, and latch circuit 7. Set the frequency division ratio N to determine the oscillation frequency of VCO1, and then determine the reception frequency. Also, at this time, a frequency display signal is sent from one encoder 14 to the other encoder 14.
8 outputs the station name of the broadcasting station of that frequency, that is, a signal for displaying the broadcasting station. Then, when a data transfer end pulse is output from the controller 5, the reception frequency is determined, and a predetermined carrier from the broadcasting station is received, an intermediate frequency signal IF of a predetermined level or higher is generated, so the AND gate 21 becomes active. The output then rises to the H level, thereby triggering the one shot multi 20. For this reason,
Output Q for operating time T of one-shot multi 20
is at H level and is at L level, first, one gate 19 is opened only for time T, and the broadcasting station display signal from encoder 18 reaches display 16, and the broadcasting station name ( for example
JOCV, etc.) will be displayed. When the time T has elapsed, the one shot 20 is restored and the output Q returns to the L level and the H level, and the gate 1 returns to the H level.
9 closes and the other gate 15 opens,
Therefore, the frequency display signal from the encoder 14 reaches the display 16, and the display 16 displays the received frequency instead of the broadcasting station name.

以上のように、選局ボタン12のいずれかのボ
タンをを押すことにより受信周波数が決定されて
特定の放送局の放送が受信されるが、その受信状
態が良好な時には表示器16においてまず放送局
名が表示され、その所定時間経過後に受信周波数
が表示される。しかし、放送の放送が終了した場
合又は電波の受信状態が芳しくない場合には、中
間周波信号IFが所定レベルに達しないので、ア
ンドゲート21の出力はHレベルに立上らず、ま
たこれによつてワンシヨツトマルチ20を反転し
ないので、ゲート15が開いたままの状態とな
り、従つて表示器16においては受信周波数表示
のみが行なわれ、放送局表示は行なわれない。
As described above, by pressing any of the channel selection buttons 12, the reception frequency is determined and the broadcast of a specific station is received.When the reception condition is good, the display 16 first displays the broadcast. The station name is displayed, and after a predetermined period of time, the receiving frequency is displayed. However, when the broadcast ends or when the radio wave reception condition is poor, the intermediate frequency signal IF does not reach the predetermined level, so the output of the AND gate 21 does not rise to the H level; Therefore, since the one-shot multi 20 is not inverted, the gate 15 remains open, so that the display 16 only displays the reception frequency and not the broadcast station.

以上説明したように本考案によれば、選局時に
放送局名表示そ周波数表示が順次行なわれ、また
放送局からのキヤリアが無いか弱い場合には周波
数表示のみが行なわれる表示装置を提供すること
ができる。
As explained above, according to the present invention, it is possible to provide a display device that displays the name of the broadcasting station and the frequency in sequence when selecting a channel, and only displays the frequency when there is no or weak carrier from the broadcasting station. Can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案による表示装置の一実施例の回路図
である。
The figure is a circuit diagram of an embodiment of a display device according to the present invention.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 選局操作により周波数メモリ内の周波数データ
が読み出されて該周波数データにより受信周波数
が決定されるまでシセサイザチユーナにおいて、
前記周波数データに対応した放送局データが格納
され、前記周波数データに関連して送局名データ
が読み出される放送局表示用メモリと、該放送局
表示用メモリからの信号を前記周波数メモリから
の信号が切換手段を介して入力し放送局名又は周
波数を表示する表示器とを含み、前記切換手段は
所定レベル以上の受信キヤリア信号の検出により
表示器に対して前記放送局表示用メモリからの信
号を送つた後に前記周波数メモリからの信号を送
るようにしたことを特徴とするシンセサイザチユ
ーナにおける表示装置。
In the sizer tuner, until the frequency data in the frequency memory is read by the tuning operation and the reception frequency is determined based on the frequency data,
a broadcasting station display memory in which broadcasting station data corresponding to the frequency data is stored and from which station name data is read out in relation to the frequency data; and a signal from the broadcasting station display memory to a signal from the frequency memory. and a display for displaying the broadcasting station name or frequency input through a switching means, and the switching means detects a received carrier signal of a predetermined level or higher and displays the signal from the broadcasting station display memory on the display. 1. A display device for a synthesizer tuner, characterized in that the signal from the frequency memory is sent after the signal is sent from the frequency memory.
JP6819780U 1980-05-20 1980-05-20 Expired JPS6110368Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6819780U JPS6110368Y2 (en) 1980-05-20 1980-05-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6819780U JPS6110368Y2 (en) 1980-05-20 1980-05-20

Publications (2)

Publication Number Publication Date
JPS56169646U JPS56169646U (en) 1981-12-15
JPS6110368Y2 true JPS6110368Y2 (en) 1986-04-03

Family

ID=29662150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6819780U Expired JPS6110368Y2 (en) 1980-05-20 1980-05-20

Country Status (1)

Country Link
JP (1) JPS6110368Y2 (en)

Also Published As

Publication number Publication date
JPS56169646U (en) 1981-12-15

Similar Documents

Publication Publication Date Title
US4088959A (en) Multiple-band digital frequency synthesizer receiver
JP3345114B2 (en) High frequency signal receiver
US5379454A (en) Station selection device in tuner for automatic selection according to input information
US4291414A (en) Radio receiver operable in station search mode or station select mode
US4403344A (en) Receiver having program reserving function
US4061980A (en) Radio receiver with plural converters and frequency control
US4551855A (en) Radio communications system for detecting the coincidence of decoded information
GB2038579A (en) Tuning apparatus
JPS58107715A (en) Channel selecting device
US4392253A (en) Phase locked loop circuit
EP0303715B1 (en) Receiver
US4516170A (en) Dual mode UHF tuning system
JPS6110368Y2 (en)
JPS5925526B2 (en) Channel selection device
JPS5924191Y2 (en) Synthesizer-receiver AFC circuit
JPS6236361Y2 (en)
JPS6242535B2 (en)
JPS593619Y2 (en) Preset receiver tuning device
JPS5942760Y2 (en) Synthesizer type tuning device
KR830000984B1 (en) Tuning device
US4244055A (en) Tuner with phase locked loop synthesizer
JP2557739B2 (en) PLL frequency synthesizer circuit
JPS593616Y2 (en) Sweep type tuning device
US4228542A (en) Digital tuning FM stereophonic receiver including phase locked loop synthesizer
JPH01305716A (en) Channel selection device in tuner