JPS6085681A - Picture information processing system - Google Patents

Picture information processing system

Info

Publication number
JPS6085681A
JPS6085681A JP58193877A JP19387783A JPS6085681A JP S6085681 A JPS6085681 A JP S6085681A JP 58193877 A JP58193877 A JP 58193877A JP 19387783 A JP19387783 A JP 19387783A JP S6085681 A JPS6085681 A JP S6085681A
Authority
JP
Japan
Prior art keywords
picture
circuit
data
processing
bmp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58193877A
Other languages
Japanese (ja)
Inventor
Seiji Saito
誠二 斉藤
Yasuhisa Ishizawa
石沢 康久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58193877A priority Critical patent/JPS6085681A/en
Priority to US06/656,729 priority patent/US4675908A/en
Priority to DE19843436631 priority patent/DE3436631A1/en
Publication of JPS6085681A publication Critical patent/JPS6085681A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To obtain a reproducing picture with high picture quality by providing the 1st selection means which selects one threshold level processing means and the 2nd selection means which selects one expansion or shrinkage processing means corresponding to the threshold level processing means selected by the selection means. CONSTITUTION:When a microprocessor unit MPU detects an interruption signal from a picture read device R, the unit reads command data of the command register at a picture read device interface circuit RIF at an S1. The command data includes the command information concenrning the fact whether or not picture data sent from the picture read device are the picture data of the photo picture or picture data of the character picture. Next, at an S3, control data for controlling a circuit BMP is set to the register. With respect to the processing for the character picture or the processing for the photographic picture when expansion or shrinkage is processed, the arithmetic processing system of the BMP circuit is switched in accordance with the command data read out from the RIF circuit, and starts the BMP circuit.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画像情報を処理するための画像情報処理シス
テムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image information processing system for processing image information.

〔従来技術〕[Prior art]

近年、電子計算機を中心とする画像情報処理システムの
急速な発展により、例えば、データプロセシングもしく
はワードプロセシングから、画像情報をも高速に処理す
るニーズが高まりつつある〇これに伴って、画像読取装
置等の入力装置から画像情報を取り込み、演算処理装置
で上記画像情報ヲ加工して、レーザビームプリンタ等の
出力装置へ画像情報を送出して記録情報を得る場合が多
くなった。
In recent years, with the rapid development of image information processing systems centered on electronic computers, the need for high-speed processing of image information, such as data processing or word processing, is increasing. With this, image reading devices, etc. In many cases, image information is taken in from an input device, processed by an arithmetic processing device, and then sent to an output device such as a laser beam printer to obtain recorded information.

ところで、画像読取装置から読み取られる画像\ が写真画像の場合と文字画像の場合では、その画像情報
の処理方法が異々つでいたQ即ち、写真画像の場合はデ
ィザ処理を、文字画像の場合は単一しきい値処理(2値
化処理)を行う。また、前記画像読取装置から読み取っ
た画像情報を拡大、または縮小する場合は、ディザ処理
後と2値化処理後で方法を異ならせる必要がある。第1
図は2値化処理後の縮小方法の一例を表わしており、縦
By the way, if the image read by the image reading device is a photographic image or a text image, the image information is processed in different ways. performs single threshold processing (binarization processing). Furthermore, when enlarging or reducing image information read from the image reading device, it is necessary to use different methods after dither processing and after binarization processing. 1st
The figure shows an example of a reduction method after binarization processing, and is vertical.

横方向それぞれ1/2に縮小する場合で、2×2で構成
された4ドツトの左上の1ドツトをサンプリングしてい
る。第2図はディザ処理後の縮小方法の一例を表わして
おり、縦、横方向それぞれ1/2に縮小する場合で、2
X2で構成された4つのマトリクス(それぞれ4×4の
ドツトで構成されている)の左上の1マトリクスをサン
プリングしている。
In the case where the image is reduced to 1/2 in each horizontal direction, one dot on the upper left of four dots configured in 2×2 is sampled. Figure 2 shows an example of a reduction method after dither processing, in which the reduction is reduced to 1/2 in both the vertical and horizontal directions.
One matrix at the upper left of four matrices (each composed of 4×4 dots) composed of X2 is sampled.

しかしながら、画像読取装置より読み取られた写真画像
をディザ処理した後に第11図に示した2値化処理用の
縮小をした場合に、縮小処理した処理画像はディザ処理
のためのディザマトリックスのしきい値の値によって低
濃度レベルが強調されたり、又は高濃度レベルが強調さ
れたりして中間調を十分に再現できない。一方、前記画
像読取装置より読み取られた文字画像を単一しきい値処
哩した後に第2図に示したディザ処理用の縮小をした場
合に、縮小処理した処理画像は文字の一部の細線が再現
されなかったり、又、文字の綜の一部力(不連続圧なっ
たりする。
However, when the photographic image read by the image reading device is dithered and then reduced for the binarization process shown in FIG. Depending on the value, low density levels may be emphasized or high density levels may be emphasized, and halftones cannot be reproduced satisfactorily. On the other hand, when the character image read by the image reading device is subjected to single threshold processing and then reduced for dither processing as shown in FIG. may not be reproduced, or there may be some force (discontinuous pressure) on the edges of the letters.

〔目 的〕〔the purpose〕

そこで、本発明は上述の点を鑑みて、画像読取装置より
読み取った画像情報を画像の性質により、これに適する
拡大、または縮小処理を行い、高画質の再生画像が得゛
られる画像情報処理システムを提供することを目的とす
るものである。即ち、複数のしきい値処理手段と複数の
拡大、または縮小処理手段と、前記しきい値処理手段の
1つを選択する第1の選択手段と、前記選択手段により
選択されたしきい値処理手段に対応した前記拡大、また
は縮小処理手段の1つを選択する第2の選択手段とを有
することを特徴とするものである。
Therefore, in view of the above-mentioned points, the present invention provides an image information processing system that performs appropriate enlargement or reduction processing on image information read by an image reading device depending on the nature of the image, and obtains a high-quality reproduced image. The purpose is to provide the following. That is, a plurality of threshold processing means, a plurality of enlargement or reduction processing means, a first selection means for selecting one of the threshold processing means, and a threshold processing selected by the selection means. The apparatus is characterized in that it has a second selection means for selecting one of the enlargement or reduction processing means corresponding to the enlargement or reduction processing means.

〔実施例〕〔Example〕

以下に、本発明を、図面に基づいて説明する。 The present invention will be explained below based on the drawings.

第3図は、本発明による一実施例のシステム・ブロック
図である。■は画像読取装置、R工Fは、演算処理系A
の画像読取装置インタフェース回路、MMは、メインメ
モリ、DMACは、ダイレクトメモリ・アクセス・コン
トロール回路、MPUは、マイクロプロセッサ−ユニッ
ト、CRTは、陰極線管、0RTOは、上記CRTコン
トロール回路、また、BMPは、上記CRTコントロー
ル回路の一部で画像データを拡大あるいは縮小してCR
Tコントロール回路の表示メモリへ書き込むための演算
回路である。
FIG. 3 is a system block diagram of one embodiment according to the present invention. ■ is an image reading device, R engineering F is arithmetic processing system A
MM is the main memory, DMAC is the direct memory access control circuit, MPU is the microprocessor unit, CRT is the cathode ray tube, 0RTO is the CRT control circuit, and BMP is the image reading device interface circuit. , a part of the CRT control circuit described above enlarges or reduces the image data and converts it to a CR.
This is an arithmetic circuit for writing to the display memory of the T control circuit.

第4図は、第6図のブロック図の動作例を示すフローチ
ャートである。まず、第1図のマイクロプロセッサ・ユ
ニッ)MPUは、画像読取装置Rからの割込み信号を検
出すると、Slで画像読取装置インターフェース回路R
IFのコマンドレジスタのコマンドデータを読み取る。
FIG. 4 is a flowchart showing an example of the operation of the block diagram of FIG. First, when the microprocessor unit (MPU in FIG. 1) detects an interrupt signal from the image reading device R, the microprocessor unit (MPU) in FIG.
Read the command data in the IF command register.

このコマンドデータは画像読取装置から送られてくる画
像データが、写真画像の画像データであるか、又は文字
画像の画像データであるかのコマンド情報を含んテイル
。S2ではダイレクトメモリ・アクセス拳コア ) ロ
ー /l/l/回路DMA側御するための制御データを
レジスタにセットし、このダイレクトメモリ・アクセス
・コントロール回路DMAC:[、ダイレクトメモリ・
アクセス・バーストの転送の起動を行う。つぎに86で
、前記回路BMPを制御するための制御データをレジス
タにセットして、拡大、又は縮小処理する場合の文字画
像用の処理か、又は写真画像用の処理かを前記RIF回
路より読み取られたコマンドデータに従って前記Bhl
p回路の演算処理系を切替え、このBMP回路に起動を
行わせる。S4で、インタフェース回路RIFを制御す
るための制御データをレジスタにセットして起動させる
。次にタスクは、S5で、前記マイクロプロセッサ・ユ
ニットMPUから、前記DMAC、BMP 、RIF回
路に移り、RIF回路は、画像読取装置Rから送られて
きた所定サイズの原稿の所定の解像力で読み取られた画
像データを、前記RIF回路のバッファメモリへ書き込
むoS6において、RIF回路のバックアメモリに書き
込まれた画像データは、データBUS上に出力される。
This command data includes command information indicating whether the image data sent from the image reading device is a photographic image or a character image. In S2, control data for controlling the direct memory access control circuit DMAC:[, direct memory access control circuit DMAC:
Activates access burst transfer. Next, in 86, control data for controlling the circuit BMP is set in a register, and when enlarging or reducing processing, whether processing is for character images or photographic images is read from the RIF circuit. The Bhl
The arithmetic processing system of the p circuit is switched and this BMP circuit is activated. In S4, control data for controlling the interface circuit RIF is set in a register and activated. Next, in S5, the task is transferred from the microprocessor unit MPU to the DMAC, BMP, and RIF circuits, and the RIF circuit reads the document of a predetermined size sent from the image reading device R at a predetermined resolution. At oS6, the image data written to the backup memory of the RIF circuit is output onto the data BUS.

ついで、S7で、データBUS上に送出された画像デー
タは、前記DMAC回路の制御のもとに、メインメモリ
MMへ書き込まれると同時に、データBUS上の画像デ
ータは、前記0RTO回路のBMP回路に取込まれ、こ
のBMP回路内の拡大または縮小処理回路によって処理
されて、0RTO回路内の、CRT表示用メモリへ処理
画像データが書き込まれる。尚、BMP回路は例えばB
US上の画像データのラインの間引き又はライン内の画
素の間引きを行なうことにより画像の縮小を行なうもの
である。
Next, in S7, the image data sent onto the data BUS is written into the main memory MM under the control of the DMAC circuit, and at the same time, the image data on the data BUS is written into the BMP circuit of the 0RTO circuit. The image data is captured and processed by the enlargement or reduction processing circuit in the BMP circuit, and the processed image data is written to the CRT display memory in the 0RTO circuit. Incidentally, the BMP circuit is, for example, B
The image is reduced by thinning out the lines of image data on the US or by thinning out the pixels within the lines.

つぎに、上記s5.s6.s7の動作が、画像読取装置
Rから画像データが送出される間、繰返される。
Next, the above s5. s6. The operation of s7 is repeated while image data is sent out from the image reading device R.

第5図は、第4図のフローチャートにおけるS6、S7
の詳細動作例のフローチャートを示す。
FIG. 5 shows steps S6 and S7 in the flowchart of FIG.
A flowchart of a detailed operation example is shown.

RIF回路は、画像読取装置Rがら送られた画像データ
を、バッファメモリへ書き込んだ後、REQ信号を送出
する。一方、DMAC回路は、起動状態になっており、
前記REQ信号が検出されるまで、ウエート状態になっ
ている。上記DMAC回路は、RIF回路より送出され
たREQ信号を検出すると、RAGK信号を送出する。
The RIF circuit writes the image data sent from the image reading device R into the buffer memory, and then sends out the REQ signal. On the other hand, the DMAC circuit is in an activated state,
It is in a wait state until the REQ signal is detected. When the DMAC circuit detects the REQ signal sent from the RIF circuit, it sends out the RAGK signal.

一方、RIF回路は、REQ信号送出後、RACK信号
が検出されるまで、ウエート吠態を保持している。
On the other hand, the RIF circuit maintains a wait state after sending the REQ signal until the RACK signal is detected.

前記RIF回路は、DMAC回路より送出されたRAC
K信号を検出すると、FtlF回路のバッファメモリの
データを、データBUS上に送出し、データストローブ
信号DSをアサートする。一方、DMAC回路は、DS
信号が検出されるまでウェート状態にあり、DS信号を
検出するとデータBUS上のデータを、メインメモリM
Mへ書き込むと同時に、データアクルツジ信号DTAC
Kを送出する0つぎにデータトランスファカウンタT、
Cのカウンタを、デクリメントして、T、Cが0でなか
ったら最初の状態に戻り、T、CがOであったならば、
END信号を出力して上記のタスクを終了する。
The RIF circuit receives the RAC signal sent from the DMAC circuit.
When the K signal is detected, the data in the buffer memory of the FtIF circuit is sent onto the data BUS, and the data strobe signal DS is asserted. On the other hand, the DMAC circuit
It is in a wait state until a signal is detected, and when a DS signal is detected, the data on the data BUS is transferred to the main memory M.
At the same time as writing to M, the data access signal DTAC
0 which sends out K, then the data transfer counter T,
Decrement the counter of C, and if T and C are not 0, return to the initial state, and if T and C are O,
The above task is ended by outputting an END signal.

また、前記BMP回路は、RIF回路から送出されるD
S信号が検出されるまでウェート状態にあり、DS信号
が検出されるとFtIF回路から送出されたデータBU
S上のデータを、BMP回路のインプットバッファに書
き込む。インプットバッファに書き込まれたこの画像デ
ータは、予めBMP回路の制御レジスタに書き込まれた
制御信号によって、写真画像処理用、または文字画像処
理用の拡大または縮小回路と倍率が選択されて、拡大ま
たは縮小画像データに変換され、BMP回路のアウトプ
ット・バッファに書き込まれる。
Further, the BMP circuit receives D output from the RIF circuit.
The data BU is in a wait state until the S signal is detected, and when the DS signal is detected, the data BU is sent from the FtIF circuit.
Write the data on S to the input buffer of the BMP circuit. This image data written to the input buffer is enlarged or reduced by selecting an enlargement or reduction circuit and a magnification ratio for photographic image processing or text image processing by a control signal written in advance to the control register of the BMP circuit. It is converted to image data and written to the output buffer of the BMP circuit.

BMP回路のアウトプットバッファに書き込まれたこの
処理画像データは、BMP回路より発生されるアドレス
データに基いて回路GRTCのCRT表示用メモリの所
定のアドレスへ書き込まれ、処理画像データがCRT画
面に表示される0RIF回路及びBMP回路はDMAC
からのEND信号“ を検出する迄以上のそれぞれの動
作を繰り返す。
This processed image data written to the output buffer of the BMP circuit is written to a predetermined address of the CRT display memory of the circuit GRTC based on the address data generated by the BMP circuit, and the processed image data is displayed on the CRT screen. The 0RIF circuit and BMP circuit to be used are DMAC
Each of the above operations is repeated until the END signal "" is detected.

したがって、画像読取り装置で読み取られた画像データ
は演算処理系のMMK書き込まれると同時にその原画像
を処理した処理画像データがCRT画面に映し出される
Therefore, the image data read by the image reading device is written into the MMK of the arithmetic processing system, and at the same time the processed image data obtained by processing the original image is displayed on the CRT screen.

〔効 果〕〔effect〕

以上、説明しンとように本発明によれば、選択したしき
い値処理に適切な拡大、または縮小処理を行うので、優
れた再生画像を得ることが可能となる。
As explained above, according to the present invention, appropriate enlargement or reduction processing is performed for the selected threshold processing, so that it is possible to obtain an excellent reproduced image.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は2値化処理した画像情報の縮小方法を示した図
、第2図はディザ処理した画像情報の縮小方法を示した
図、第3図は本発明の一実施例のシステムブロック図、
第4図はその動作フローチャート図、第5図は第4図の
詳細フローチャート図である。 R・・・・・画像読取装置(画像情報発生装詐)A・・
・・・演算処理系 RIF・・・・・画像読取装置インタフェース回路り、
l M・・◆・・メインメモリ(第1記憶手段)DMA
C,、、、・ダイレクトメモリ・アクセス・コントロー
ル回路 MPU−〇〇拳・マイクロ7’t−セッサ・ユニットC
RT・・・・・陰極線管 0RTO−〇・■同上CRTコントロール回路BMP・
・・・・拡大/縮小演算回路 BUS・・・・・データバス 1 ■ L −、−J
FIG. 1 is a diagram showing a method for reducing image information subjected to binarization processing, FIG. 2 is a diagram showing a method for reducing image information subjected to dither processing, and FIG. 3 is a system block diagram of an embodiment of the present invention. ,
FIG. 4 is a flowchart of the operation, and FIG. 5 is a detailed flowchart of FIG. R... Image reading device (image information generation device) A...
... Arithmetic processing system RIF ... Image reading device interface circuit,
l M...◆...Main memory (first storage means) DMA
C,,,,・Direct memory access control circuit MPU-〇〇fist・Micro 7't-cessor unit C
RT...Cathode ray tube 0RTO-〇・■Same as above CRT control circuit BMP・
...Enlargement/reduction calculation circuit BUS...Data bus 1 ■ L -, -J

Claims (1)

【特許請求の範囲】[Claims] 複数のしきい値処理手段と、複数の拡大、または縮小処
理手段と、前記しきい値処理手段の1つを選択する第1
の選択手段と、前記選択手段により選択されたしきい値
処理手段に対応した前記拡大、または縮小処理手段の1
つを選択する第2の選択手段とを有することを特徴とす
る画像情報処理システム0
a plurality of threshold processing means, a plurality of enlargement or reduction processing means, and a first one for selecting one of the threshold processing means;
selection means; and one of the enlargement or reduction processing means corresponding to the threshold processing means selected by the selection means.
Image information processing system 0 characterized in that it has a second selection means for selecting one.
JP58193877A 1983-10-07 1983-10-17 Picture information processing system Pending JPS6085681A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58193877A JPS6085681A (en) 1983-10-17 1983-10-17 Picture information processing system
US06/656,729 US4675908A (en) 1983-10-07 1984-10-01 Image data processing apparatus and system
DE19843436631 DE3436631A1 (en) 1983-10-07 1984-10-05 DEVICE AND SYSTEM FOR IMAGE DATA PROCESSING

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58193877A JPS6085681A (en) 1983-10-17 1983-10-17 Picture information processing system

Publications (1)

Publication Number Publication Date
JPS6085681A true JPS6085681A (en) 1985-05-15

Family

ID=16315228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58193877A Pending JPS6085681A (en) 1983-10-07 1983-10-17 Picture information processing system

Country Status (1)

Country Link
JP (1) JPS6085681A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256573A (en) * 1986-04-30 1987-11-09 Toshiba Corp Picture processor
JPS6378278A (en) * 1986-09-20 1988-04-08 Canon Inc Image processing device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197682A (en) * 1981-01-08 1982-12-03 Matsushita Giken Kk Picture recording and display method
JPS5825767A (en) * 1981-08-07 1983-02-16 Oki Electric Ind Co Ltd Picture processing device
JPS5859666A (en) * 1981-10-06 1983-04-08 Oki Electric Ind Co Ltd Picture image processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197682A (en) * 1981-01-08 1982-12-03 Matsushita Giken Kk Picture recording and display method
JPS5825767A (en) * 1981-08-07 1983-02-16 Oki Electric Ind Co Ltd Picture processing device
JPS5859666A (en) * 1981-10-06 1983-04-08 Oki Electric Ind Co Ltd Picture image processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256573A (en) * 1986-04-30 1987-11-09 Toshiba Corp Picture processor
JPS6378278A (en) * 1986-09-20 1988-04-08 Canon Inc Image processing device

Similar Documents

Publication Publication Date Title
US4734786A (en) Image processing apparatus
US4675908A (en) Image data processing apparatus and system
JP3161031B2 (en) Image processing device
JPH03199062A (en) Printer
JPH0447376A (en) Information processor
JPS6085681A (en) Picture information processing system
JP2507361B2 (en) Image information processing device
JPH06149533A (en) Segment quick plotting system for reducing plotting processing for segment outside display area
JPH0567983B2 (en)
JP2513636B2 (en) Image processing device
JP2721154B2 (en) Image processing device
JPS616767A (en) Picture information processing system
JP3877054B2 (en) Image reduction scaling device
JP3210598B2 (en) Print control device and print control method
JP2000181440A (en) Display device
JPH0771181B2 (en) Recording method
JP2636834B2 (en) Image processing device
JPH07245698A (en) Device and method for processing image
JP2000011161A (en) Image processor
JPS59162587A (en) Image display
JPS6365148B2 (en)
JPH0467964A (en) Page printer printing control method
JPH0237391A (en) Image interpolating system
JPH0427546A (en) Monitor display device for electrophotosetter
JPS61264377A (en) Character pattern generator