JPS6077432A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6077432A JPS6077432A JP18614283A JP18614283A JPS6077432A JP S6077432 A JPS6077432 A JP S6077432A JP 18614283 A JP18614283 A JP 18614283A JP 18614283 A JP18614283 A JP 18614283A JP S6077432 A JPS6077432 A JP S6077432A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- semiconductor element
- lead
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【発明の詳細な説明】
＋ａ） 発明の技術分野
本発明は、半導体装置の製造方法に係り、特に、プラス
チンクモールドＩＣの製造方法に関す。DETAILED DESCRIPTION OF THE INVENTION +a) Technical Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a plastic molded IC.
（ｂｌ 技術の背景
半導体装置は、その便宜さの故に用途が拡大され、これ
と相俟って、多機能化、低価格化が進んできている。(bl Background of the Technology) Semiconductor devices have expanded their uses due to their convenience, and along with this, they have become more multifunctional and lower in price.
多機能化は集積回路（ＩＣ）により、また低価格化はパ
ッケージ材をプラスチックスにすることによって実現さ
れ、集積回路が形成された半導体素子をプラスチックス
で封止した半導体装置は、一般にプラスチックモールド
ＩＣと呼称されて多用されている。Multifunctionality has been achieved through integrated circuits (ICs), and cost reduction has been achieved by using plastic packaging materials. Semiconductor devices in which semiconductor elements on which integrated circuits are formed are encapsulated in plastic are generally manufactured using plastic molds. It is often called IC.
そして、それは“より小型に、より多機能に”と要望さ
れている。There is also a demand for it to be "smaller and more multi-functional."
（Ｃ１従来技術と問題点
従来のプラスチックモールドＩＣの典型的な一実施例の
断面を示した第１図において、ｌばプラスチックモール
ドＩＧ、 １１はプラスチックモールド、１２はリード
、工３は半導体素子、１４は半導体素子１３の電掘、１
５は電極１４とリード１２の内側先端部とを電気的に接
続するワイヤ（例えば金の細線）、１６は半導体素子１
３を搭載するグイステージを示す。(C1 Prior Art and Problems In FIG. 1 showing a cross section of a typical embodiment of a conventional plastic molded IC, 1 is a plastic mold IG, 11 is a plastic mold, 12 is a lead, 3 is a semiconductor element, 14 is electric mining of the semiconductor element 13, 1
5 is a wire (for example, a thin gold wire) that electrically connects the electrode 14 and the inner tip of the lead 12; 16 is the semiconductor element 1;
3 is shown.
このプラスチックモールドＩＣＩの製造方法は、通當次
の如くである。The method for manufacturing this plastic mold ICI is generally as follows.
即ち、複数のり一ド１２とグイステージ１６とを一枚の
金属板に配置した第２図（平面図）に示す構成が例えば
１０個並んで形成されるリードフレーム１０を作成し、
リードフレーム１０の形態のままで、半導体素子１４を
グイ付けによってグイステージ１６に搭載し、ワイヤ１
５をワイヤボンディングによって接続した後、図示破線
部分をプラスチックスで封止してプラスチックモールド
１１を形成し、続いて、リードフレーム１０の不要部切
断、リード１２の曲げ（第り図のように）、その他を行
って完成させる。That is, a lead frame 10 is created in which, for example, 10 pieces of the structure shown in FIG. 2 (plan view) in which a plurality of glues 12 and a guide stage 16 are arranged on a single metal plate are formed, and
The semiconductor element 14 is mounted on the guide stage 16 with the lead frame 10 as it is, and the wire 1 is mounted on the guide stage 16.
5 are connected by wire bonding, the broken line portion shown in the figure is sealed with plastic to form a plastic mold 11, and then the unnecessary parts of the lead frame 10 are cut and the leads 12 are bent (as shown in the second figure). , and others to complete it.
この場合−リードフレーム１０におけるグイステージ１
６は、クレードル１７から導出したピンチパー１８に支
持されている。In this case - Gui stage 1 in lead frame 10
6 is supported by a pinch par 18 led out from a cradle 17.
第１図に示すリード１２のプラスチックモールド１１に
よって封止される部分の長さａは、リード１２に対する
所定の引抜き強度を確保するために必要な長さであり、
また、リード１２とグイステージ１６との間の長さｂは
、リードフレーム１０の製造方法がスクンビング（打抜
き）またはエツチングであるために必要な長さであって
、グイステージ１６の大きさには一定の制約がある。The length a of the portion of the lead 12 sealed by the plastic mold 11 shown in FIG.
The length b between the lead 12 and the guide stage 16 is a length necessary because the lead frame 10 is manufactured by scumbing or etching. There are certain restrictions.
従って、上述した従来の製造方法によるプラスチックモ
ールドＩＣにおいては、プラスチックモールドの大きさ
に対して半導体素子の大きさが比較的小さく制限される
ため、前述の“より小型に、より多機能に”の要望に対
して、多機能化のため半導体素子を大きくする対処がと
れない欠点がある。Therefore, in the plastic molded IC manufactured by the above-mentioned conventional manufacturing method, the size of the semiconductor element is limited to be relatively small compared to the size of the plastic mold. There is a drawback that it is not possible to increase the size of the semiconductor element to meet the demand for multifunctionality.
この欠点を解決するため、発明者等は先に特願昭５７−
１７７３５３で特許出願し、半導体素子を太き（出来る
プラスチックモールドｔＣを提案した。In order to solve this drawback, the inventors first filed a patent application filed in 1983-
177353, and proposed a plastic mold TC that could make semiconductor elements thicker.
その一実施例の断面を示した第３図において、２はプラ
スチックモールドＩＣ，２１はプラスチックモールド、
２２はリード、２３は半導体素子、２４は電極、２５は
ワイヤ、２６はグイステージを示し、第１図の１．１１
．１２．１３．１４．１５．１６にそれぞれ対応してい
る。In FIG. 3 showing a cross section of one embodiment, 2 is a plastic mold IC, 21 is a plastic mold,
22 is a lead, 23 is a semiconductor element, 24 is an electrode, 25 is a wire, 26 is a guide stage, and 1.11 in FIG.
．． 12, 13, 14, 15, and 16, respectively.
プラスチックモールドＩＣ２の特徴は、リード２２の内
側先端が半導体素子２３の表面にオーバラップしている
ことで、第１図における長さａ−ｂに関係なく半導体素
子２３を大きくすることが可能になっている。なお、半
導体素子２３の表面には、リード２２との電気的絶縁を
保ち、併せてワイヤポンディング時の機械的ストレスを
緩和するための、例えばポリイミドなどでなる絶縁層２
９が形成されている。A feature of the plastic molded IC 2 is that the inner tips of the leads 22 overlap the surface of the semiconductor element 23, which makes it possible to increase the size of the semiconductor element 23 regardless of the length a-b in FIG. ing. Note that an insulating layer 2 made of, for example, polyimide is formed on the surface of the semiconductor element 23 in order to maintain electrical insulation from the leads 22 and to alleviate mechanical stress during wire bonding.
9 is formed.
プラスチックモールドＩＣ２の製造は、１の製造で示し
たリードフレーム１０を第４図の図（ａｌ、図ｆｂｌ（
共に平面図）に示すように、複数のリードを配置したリ
ードフレーム２０とグイステージ２６を配置したグイス
テージフレーム２０ａとに分割してグイステージ２６を
１６より大きくし、それに１３より大きな半導体素子２
３をグイ付けし、絶縁層２９を形成した後、グイステー
ジフレーム２０ａにリードフレーム２０を正ね一体化し
て、従来の製造におけるリードフレームＩＯのグイステ
ージ１６に半導体素子１３をグイ付けした状態に対応し
たものを形成する。その後は、従来と同様な工程を経て
完成に至る。この場合、クレードル２７は１７に対応し
、クレードル２７ａは例えばクレードル２７に寸法を合
わせである。To manufacture the plastic molded IC 2, the lead frame 10 shown in the manufacturing step 1 is assembled into the lead frame 10 shown in FIG. 4 (al, fbl).
As shown in FIG. 2 (both are plan views), the lead frame 20 is divided into a lead frame 20 in which a plurality of leads are arranged and a lead stage frame 20a in which a lead stage 26 is arranged to make the lead stage 26 larger than 16, and a semiconductor element 2 larger than 13.
3 and form an insulating layer 29, the lead frame 20 is integrated with the lead frame 20a, and the semiconductor element 13 is firmly attached to the lead frame IO stage 16 in conventional manufacturing. Form a corresponding one. After that, the process is the same as before until completion. In this case, the cradle 27 corresponds to 17, and the cradle 27a is, for example, dimensioned to the cradle 27.
なお、ピンチバー２８は１８に対応するものである。Note that the pinch bar 28 corresponds to 18.
この製造においては、リードフレーム２０とグイステー
ジフレーム２０ａとが重ね合わされるため、プラスチッ
クモールド２１を形成するプラスチック封止工程以降に
おいて、同一工程でありながら、製造設備がプラスチッ
クモールドＩＣＩを製造する場合と共通に出来ない部分
が生ずる問題がある。In this manufacturing process, since the lead frame 20 and the guide stage frame 20a are overlapped, the process after the plastic sealing process of forming the plastic mold 21 is performed in the same process, but the manufacturing equipment is different from the case where the plastic mold ICI is manufactured. There is a problem that there are parts that cannot be shared.
具体的には、クレードル部分は２７と２７ａが重なって
厚くなり、リード２２とピンチバー２８のレベルが異な
るため、例えば、プラスチック封止工程に使用するモー
ル１′型においては、その分割面におけるリードフレー
ム２０およびグイステージフレーム２０ａの嵌合部形状
が従来と異なり、別のモールド型を用意する必要がある
、などの如くである。Specifically, the cradle part becomes thicker because 27 and 27a overlap, and the levels of the leads 22 and the pinch bar 28 are different. 20 and the shape of the fitting part of the guide stage frame 20a is different from the conventional one, and it is necessary to prepare another mold.
（ｄｉ 発明の目的
本発明の目的は上記従来の問題に鑑み、第３図に一実施
例を示すものと同等な、半導体素子の表面にリート′の
内側先端がオーバラップしているプラスチックモールド
ＩＣについて、プラスチック封止工程以降において従来
の製造設備が共通に使用出来る半導体装置の製造方法を
提供するにある。(di) Object of the Invention In view of the above-mentioned conventional problems, the object of the present invention is to manufacture a plastic molded IC in which the inner tip of the REIT' overlaps the surface of the semiconductor element, which is equivalent to the embodiment shown in FIG. Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor device in which conventional manufacturing equipment can be used in common after the plastic sealing process.
ｔｅｌ 発明の構成
上記目的は、本半導体装置完成時点で複数なるリードの
少なくとも一部数の内側先端が、半導体素子表面にオー
バラップする該半導体素子を使用し、該半導体素子を搭
載するグイステージと、該グイステージを支持するピン
チバーと前記複数なるリードとを有するリードフレーム
とを別部材にして、前記半導体素子を前記グイステージ
に搭載する工程と、前記リードと前記半導体素子とが前
記オーハラツブにより対向する面の間の絶縁層を形成す
る工程と、前記グイステージを前記ピンチバーに接合す
る工程と、前記リードと前記半導体素子の電極とを電気
的に接続する工程とを含んで、前記リードフレームと前
記グイステージと前記半導体素子とを結合した構造体を
形成し、しかる後、少なくとも、前記半導体素子と前記
リードの該半導体素子周辺部とをプラスチック封止する
工程を有することを特徴とする半導体装置の製造方法に
よって達成される。tel Structure of the Invention The above object uses a semiconductor element in which the inner tips of at least some of the plurality of leads overlap the surface of the semiconductor element at the time of completion of the present semiconductor device, and a Goo stage on which the semiconductor element is mounted; a step of mounting the semiconductor element on the guide stage by using a pinch bar that supports the guide stage and a lead frame having the plurality of leads as separate members; and a step in which the leads and the semiconductor element are opposed to each other by the Ohara slab. forming an insulating layer between the surfaces; bonding the guide stage to the pinch bar; and electrically connecting the lead and the electrode of the semiconductor element. A semiconductor device comprising the steps of forming a structure in which a guide stage and the semiconductor element are combined, and then sealing at least the semiconductor element and a peripheral portion of the semiconductor element of the lead with plastic. This is achieved by a manufacturing method.
本発明によれば、前記グイステージは、金属板であって
、該グイステージを前記ピンチバーに接合するのは、該
グイステージから外側に導出したバーを前記リードフレ
ームのクレードルから内側に導出した該ピンチバーに接
合することによって行うのがよい。According to the present invention, the Goo stage is a metal plate, and the Goo stage is joined to the pinch bar by connecting the bar led out from the Goo stage to the inside from the cradle of the lead frame. This is preferably done by joining to a pinch bar.
この製造方法により、前記リードの内側先端が前記半導
体素子の表面にオーバラップしているプラスチ・７クモ
ールドＩＣを製造することが可能であり、然も、前記構
造体において、プラスチック封止以降の工程における加
工に影響するり一ドフレームの部分を従来のリードフレ
ームの場合と同じにすることが可能になるため、従来の
製造設備を共通に使用することが可能になる。By this manufacturing method, it is possible to manufacture a plastic molded IC in which the inner tips of the leads overlap the surface of the semiconductor element. Since it is possible to make the parts of the lead frame that affect the processing in the lead frame the same as in the case of conventional lead frames, it is possible to use conventional manufacturing equipment in common.
更に本発明によれば、前記グイステージを平板状のチッ
プ形コンデンサにして、該グイステージを前記ピンチバ
ーに接合するのは、該グイステージなるデツプ形コンデ
ンサの端子を前記リードフレームのクレードルから内側
に導出した該ピンチバーに接合することにより、公知で
あるコンデンサ内臓化についても、リードの内側先端が
半導体素子の表面にオーバラップしている前記プラスチ
ックモール目Ｃにおいて、上記と同様に従来の製造設備
を共通に使用して製造することが可能になる。Furthermore, according to the present invention, the Gou stage is a flat chip type capacitor, and the Gou stage is joined to the pinch bar by inserting the terminals of the Gou stage, or the depth type capacitor, inward from the cradle of the lead frame. By bonding to the lead-out pinch bar, conventional manufacturing equipment can be used in the same manner as above at the plastic molding C where the inner tip of the lead overlaps the surface of the semiconductor element. This makes it possible to use and manufacture products in common.
（ｆｌ 発明の実施例
以下本発明の実施例を図により説明する。全図を通じ同
一符号は同一対象物を示す。(fl Embodiments of the Invention Hereinafter, embodiments of the present invention will be described with reference to the drawings. The same reference numerals indicate the same objects throughout the drawings.
本発明による一実施例で第３図に対応するプラスチック
モールドＩＣ３の断面を示す第５図において、第３図の
場合と異なるのは、基本的にはグイステージ３６と図示
はないがピンチバーのみであり、これに伴ってプラスチ
ックモールド３１も２１と異なってくるがその外形寸法
は２工と同じである。In FIG. 5 showing a cross section of a plastic molded IC 3 corresponding to FIG. 3 in an embodiment according to the present invention, the only difference from the case in FIG. 3 is basically a guide stage 36 and a pinch bar (not shown). Accordingly, the plastic mold 31 is also different from 21, but its external dimensions are the same as the second mold.
プラスチックモールド■Ｃ３の製造は、２の製造で示し
たリードフレーム２０にピンチバー３８を付加した姿、
言い替えれば、１の製造で示したリードフレーム１０の
ピンチバー１８を途中で切断してダイステージ１６を除
去したような姿である第６図（平面図）に示したリード
フレーム３０と、２の製造で示したグイステージ２６に
バー３８ａを付加した姿である第７図〔平面図（ａ）、
側面図（ｂ）〕に示した金属板でなるグイステージ３６
とを作成して組立を行う。Plastic mold ■C3 is manufactured by adding a pinch bar 38 to the lead frame 20 shown in 2.
In other words, the lead frame 30 shown in FIG. 6 (plan view), which has the appearance as if the pinch bar 18 of the lead frame 10 shown in No. 1 was cut in the middle and the die stage 16 removed, and the lead frame 30 shown in No. 2 manufacture. FIG. 7 shows a state in which a bar 38a is added to the gou stage 26 shown in FIG. 7 [plan view (a),
Gui stage 36 made of a metal plate shown in side view (b)]
Create and assemble.
最初にグイステージ３６に半導体素子２３をグイ何けし
、半導体素子２３の表面に、その電極２４部分を除いて
例えばポリイミドテープを接着（接着剤には例えばポリ
イミドまたはシリコンを使用）して絶縁層２９を形成し
、次に、グイステージ３６のバー３８ａをリードフレー
ム３０のピンチバー３８に接合して、第８図（平面図）
に示すような、プラスチックモールドＩＣＩの製造にお
けるリードフレーム１０のグイステージ１６に半導体素
子１３をダイ何けした状態に対応したものを形成する。First, the semiconductor element 23 is firmly mounted on the guide stage 36, and a polyimide tape, for example, is adhered to the surface of the semiconductor element 23 except for the electrode 24 portion (for example, polyimide or silicon is used as the adhesive), and an insulating layer 29 is formed. Then, the bar 38a of the guide stage 36 is joined to the pinch bar 38 of the lead frame 30, as shown in FIG. 8 (plan view).
As shown in FIG. 2, a semiconductor element 13 is formed into a die on a guide stage 16 of a lead frame 10 in the production of a plastic molded ICI.
そしてこの時点でリート２２の内側先端が半導体素子２
３の表面にオーバラップしたものになる。更に電極２４
とリード２２の内側先端部とをワイヤ２５で接続するワ
イヤボンディングを行って、第８図に示す、リードフレ
ーム３０とグイステージ３６と半導体素子２３とを結合
した構造体を形成する。続いて、プラスチックモールド
ＩＣＩの場合と同様にして、プラスチックモールド３１
を形成するプラスチック封止を行い、更に、リードフレ
ーム３０の不要部切断、リード２２の曲げ、その他を行
って完成させる。At this point, the inner tip of the lead 22 is connected to the semiconductor element 2.
It overlaps the surface of 3. Furthermore, the electrode 24
Wire bonding is performed to connect the inner end portions of the leads 22 with the wires 25 to form a structure in which the lead frame 30, the guide stage 36, and the semiconductor element 23 are bonded together, as shown in FIG. Subsequently, in the same manner as in the case of plastic mold ICI, plastic mold 31 is
Plastic sealing is performed to form the lead frame 30, and unnecessary parts of the lead frame 30 are cut, the leads 22 are bent, and other operations are performed to complete the process.
なお、グイステージ３６を作成する際、第４図（ｂｌの
グイステージフレーム２０ａに形を似せてフレーム部分
を付加しておき、前記グイ付け、絶縁層２９形成の後パ
ー３８ａ先端位置で切断して、バー３８ａをピンチバー
３８に接合してもよい。In addition, when creating the gou stage 36, a frame part similar in shape to the gou stage frame 20a shown in FIG. Alternatively, the bar 38a may be joined to the pinch bar 38.
また、図示はないが、前述した半導体素子２３の表面に
絶縁層２９を形成する代わりに、リード２２の半導体素
子２３と対向する面に同様な絶縁層を形成してもよい。Further, although not shown, instead of forming the insulating layer 29 on the surface of the semiconductor element 23 described above, a similar insulating layer may be formed on the surface of the lead 22 facing the semiconductor element 23.
この絶縁層によっても、半導体素子２３とリード２２と
の電気的絶縁を保ち、併せてワイヤボンディング時の機
械的ストレスを緩和することが出来る。This insulating layer also maintains electrical insulation between the semiconductor element 23 and the leads 22, and can also alleviate mechanical stress during wire bonding.
これらの場合、前記構造体は、プラスチ・ツクモールド
３１の中に入らない部分がプラスチックモールドＩＣＩ
の場合と全（同じになるので、プラスチック封止工程以
降の工程は、従来の製造設備を共通に使用することが可
能である。In these cases, the parts of the structure that do not fit into the plastic mold 31 are made of plastic mold ICI.
Since all the processes are the same as in the case of , conventional manufacturing equipment can be used in common for the steps after the plastic sealing step.
なお、前記構造体を形成するための組立用製造設備の中
で主体をなす、ダイイ」け、ワイヤボンディング用設備
に従来のものを利用出来ることは、改めて説明するまで
もない。It goes without saying that conventional die and wire bonding equipment, which is the main component of the assembly manufacturing equipment for forming the structure, can be used.
本発明による他の実施例でコンデンサを内臓したプラス
チックモールドＩＣ４の断面を示す第９図において、プ
ラスチックモールドＩＣ３との相違点は、グイステージ
３６が平板状のチップ形コンデンサ４６に置換され、こ
れに伴ってピンチパー３８（図には表れない）の形状と
プラスチックモールド３１の内部形状が変わってそれぞ
れピンチバー４８とプラスチックモールド４１になった
点のみである。In FIG. 9, which shows a cross section of a plastic molded IC 4 which has a built-in capacitor according to another embodiment of the present invention, the difference from the plastic molded IC 3 is that the goose stage 36 is replaced with a flat chip-shaped capacitor 46; Accordingly, the only difference is that the shape of the pinch bar 38 (not shown) and the internal shape of the plastic mold 31 are changed to become a pinch bar 48 and a plastic mold 41, respectively.
プラスチックモールドＩＣ４の製造は、３と変わるとこ
ろばない。チップ形コンデンサ４６をグイステージにし
て工程を進め、グイステージとピンチバーとの接合は、
チップ形コンデンサ４６の両端にある端子を第１０図（
平面図）に示すリードフレーム４０のピンチバー４８内
側先端に接合すればよい。The manufacturing of plastic mold IC4 is no different from that of IC3. The process is proceeded by using the chip type capacitor 46 as a goo stage, and the joint between the goo stage and the pinch bar is as follows.
The terminals at both ends of the chip capacitor 46 are shown in Figure 10 (
It may be joined to the inner tip of the pinch bar 48 of the lead frame 40 shown in the top view).
このため、ピンチバ−４８の内側先誦の形状は該接合に
適した形状にしである。For this reason, the shape of the inner side of the pinch bar 48 is designed to be suitable for this joining.
なお、チップ形コンデンサ４６の端子を導出する手段と
して、図示のように、ピンチパー４８をり−ド２２に予
め接続しておいてもよい。Incidentally, as a means for leading out the terminals of the chip-type capacitor 46, a pinch pad 48 may be connected to the lead 22 in advance as shown in the figure.
（ｇｌ 発明の効果
以上に説明したように、本発明による構成によれば、従
来の改善案であるものと同等な、半導体素子の表面にリ
ードの内側先端がオーバラップしているプラスチックモ
ールドＩＣについて、更には、同し構成のうえにコンデ
ンサを内臓させたプラスチックモールドＩＣについても
、プラスチック封止工程以降において従来の製造設備が
共通に使用出来る半導体装置の製造方法を提供すること
が出来、製造設備の経済化を可能にさせる効果がある。(gl Effects of the Invention As explained above, according to the structure of the present invention, the inner tip of the lead overlaps the surface of the semiconductor element, which is equivalent to the conventional improvement plan, for a plastic molded IC. Furthermore, for plastic molded ICs with the same configuration but with a built-in capacitor, we can provide a method for manufacturing semiconductor devices that can be used in common with conventional manufacturing equipment after the plastic sealing process. This has the effect of making economicalization possible.
第１図は従来のプラスチックモールドＩＣの一実施例の
断面図、第２図はその製造におけるリードフレームの平
面図、第３図は改良されたプラスチックモールドＩＣの
一実施例の断面図、第４図はその製造におけるリードフ
レームの平面図ｆａｌとグイステージフレームの平面図
１ｂ）、第５図は本発明による一実施例で第３図に対応
するプラスチックモールド１Ｃの断面図、第６図はその
製造におけるリードフレームの平面図、第７図は同じく
グイステージの平面図（ａｌと側面図ｆｂｌ、第８図は
同じくリードフレームとグイステージと半導体素子とを
結合した構造体の平面図、第９図は本発明による他の実
施例でコンデンサを内臓したプラスチックモールドＩＣ
の断面図、第１Ｏ図はその製造におけるリードフレーム
の平面図である。
図面において、１・２・３・４はプラスチックモールド
ＩＣ，１０・２０・３０・４０はリードフレーム、２０
ａはグイステージフレーム、１１・２１・３１・４１は
プラスチックモールド、１２・２２はリード、１３・２
３は半導体素子、１４・２４は電極、１５・、２５はワ
イヤ、１６・２６・３６はグイステージ、４６はチップ
形コンデンザ、１７・２７・２７ａはクレードル、］８
・２８・３８・４８はピンチバー、３８ａはバー、２９
は絶縁層をそれぞれ示す。
事Ｉ閉
／６７δ 〆Ｚ
（ｂ） 飛？ρFig. 1 is a sectional view of an embodiment of a conventional plastic molded IC, Fig. 2 is a plan view of a lead frame during its manufacture, Fig. 3 is a sectional view of an embodiment of an improved plastic molded IC, and Fig. 4 is a sectional view of an embodiment of a conventional plastic molded IC. The figure shows a plan view fal of the lead frame and a plan view 1b of the lead frame during its manufacture, FIG. 5 is a sectional view of a plastic mold 1C corresponding to FIG. FIG. 7 is a plan view of the lead frame during manufacturing, and FIG. The figure shows another embodiment of the present invention, which is a plastic molded IC with a built-in capacitor.
FIG. 1O is a plan view of the lead frame in its manufacture. In the drawing, 1, 2, 3, and 4 are plastic mold ICs, 10, 20, 30, and 40 are lead frames, and 20
a is Gui stage frame, 11, 21, 31, 41 are plastic molds, 12, 22 are leads, 13, 2
3 is a semiconductor element, 14 and 24 are electrodes, 15 and 25 are wires, 16, 26 and 36 are stage stages, 46 is a chip type capacitor, 17, 27 and 27a are cradle,]8
・28, 38, 48 are pinch bars, 38a is a bar, 29
indicate an insulating layer, respectively. Thing I closed/67δ 〆Z (b) Fly? ρ
Claims (1)
くとも一部数の内側先端が、半導体素子表面にオーバラ
ンプする該半導体素子を使用し、該半導体素子を搭載す
るグイステージと、該グイステージを支持するピンチバ
ーと前記複数なるリードとを有するリードフレームとを
別部材にして、前記半導体素子を前記グイステージに搭
載する工程と、前記リードと前記半導体素子とが前記オ
ーバラップにより対向する面の間の絶縁層を形成する工
程と、前記グイステージを前記ピンチバーに接合する工
程と、前記リードと前記半導体素子の電極とを電気的に
接続する工程とを含んで、前記リードフレームと前記グ
イステージと前記半導体素子とを結合した構造体を形成
し、しかる後、少なくとも、前記半導体素子と前記リー
ドの該半導体素子周辺部とをプラスチック封止する工程
を有することを特徴とする半導体装置の製造方法。 （２）前記グイステージは、金属板であって、該グイス
テージを前記ピンチバーに接合するのは、該グイステー
ジから外側に導出したバーを、前記リードフレームのク
レードルから内側に導出した該ピンチバーに接合するこ
とによって行うことを特徴とする特許請求の範囲第（１
）項記載の半導体装置の製造方法。 （３）前記グイステージはチップ形コンデンサであって
、該グイステージを前記ピンチバーに接合するのは、該
グイステージなるチップ形コンデンサの端子を、前記リ
ードフレームのクレードルから内側に導出した該ピンチ
バーに接合することによって行うことを特徴とする特許
請求の範囲第ｆｉ＋項記載の半導体装置の製造方法。[Scope of Claims] 11J A semiconductor device using a semiconductor device in which the inner tips of at least some of the plurality of leads overlap the surface of the semiconductor device at the time of completion of the present semiconductor device, and a guide stage on which the semiconductor device is mounted; a step of mounting the semiconductor element on the guide stage by using a pinch bar that supports the guide stage and a lead frame having the plurality of leads as separate members; and a step in which the leads and the semiconductor element face each other due to the overlap. forming an insulating layer between the surfaces; bonding the guide stage to the pinch bar; and electrically connecting the lead and the electrode of the semiconductor element. A semiconductor device comprising the steps of forming a structure in which a guide stage and the semiconductor element are combined, and then sealing at least the semiconductor element and a peripheral portion of the semiconductor element of the lead with plastic. Production method. (2) The goo stage is a metal plate, and the way to join the goo stage to the pinch bar is to connect the bar led out from the goo stage to the pinch bar led out inward from the cradle of the lead frame. Claim 1 (1) characterized in that the process is carried out by joining.
) The method for manufacturing a semiconductor device according to item 2. (3) The Goo stage is a chip type capacitor, and the Goo stage is connected to the pinch bar by connecting the terminal of the Goo stage, a chip type capacitor, to the pinch bar led out from the cradle of the lead frame inward. A method for manufacturing a semiconductor device according to claim 1, characterized in that the manufacturing method is carried out by bonding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186142A JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186142A JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6077432A true JPS6077432A (en) | 1985-05-02 |
| JPH0828447B2 JPH0828447B2 (en) | 1996-03-21 |
Family
ID=16183110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186142A Expired - Lifetime JPH0828447B2 (en) | 1983-10-05 | 1983-10-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828447B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205541A (en) * | 1988-02-12 | 1989-08-17 | Hitachi Ltd | Plastic sealed semiconductor device |
| US5093281A (en) * | 1988-07-13 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | method for manufacturing semiconductor devices |
| WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127756A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | Semiconductor unit |
| JPS57126157A (en) * | 1981-01-12 | 1982-08-05 | Avx Corp | Integrated circuit device |
| JPS58124259A (en) * | 1982-01-15 | 1983-07-23 | エイブイエツクス・コ−ポレ−シヨン | Metal lattice plate integrated circuit device |
-
1983
- 1983-10-05 JP JP58186142A patent/JPH0828447B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127756A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | Semiconductor unit |
| JPS57126157A (en) * | 1981-01-12 | 1982-08-05 | Avx Corp | Integrated circuit device |
| JPS58124259A (en) * | 1982-01-15 | 1983-07-23 | エイブイエツクス・コ−ポレ−シヨン | Metal lattice plate integrated circuit device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205541A (en) * | 1988-02-12 | 1989-08-17 | Hitachi Ltd | Plastic sealed semiconductor device |
| US5093281A (en) * | 1988-07-13 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | method for manufacturing semiconductor devices |
| WO1992004730A1 (en) * | 1990-09-10 | 1992-03-19 | Fujitsu Limited | Semiconductor device and its manufacturing process |
| US5440170A (en) * | 1990-09-10 | 1995-08-08 | Fujitsu Limited | Semiconductor device having a die pad with rounded edges and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828447B2 (en) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205235B2 (en) | Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method | |
| JPH041503B2 (en) | ||
| JP2005079372A (en) | Resin-sealed semiconductor device and its manufacturing method | |
| KR20050066999A (en) | A method of manufacturing semiconductor device | |
| JPS6077432A (en) | Manufacture of semiconductor device | |
| JP4822038B2 (en) | Discrete package, manufacturing method thereof, and lead frame used therefor | |
| JPS60189940A (en) | Manufacture of resin seal type semiconductor device | |
| JP2000156464A (en) | Manufacture of semiconductor device | |
| JPH07307409A (en) | Semiconductor device and its production method | |
| JPS63114150A (en) | Hybrid integrated circuit | |
| CN215377403U (en) | Semiconductor device and lead frame | |
| JP2795069B2 (en) | Semiconductor device | |
| JPH0394435A (en) | Semiconductor device | |
| KR940006582B1 (en) | Ceramic semicondoctor package structure and manufacturing method thereof | |
| JPH10303227A (en) | Semiconductor package and its manufacture | |
| JPH0864715A (en) | Semiconductor device and its manufacture | |
| JPS61150246A (en) | Semiconductor device | |
| JP3051225B2 (en) | Package for integrated circuit | |
| JPH03283648A (en) | Resin-sealed type semiconductor device | |
| JPH0194643A (en) | Semiconductor device and manufacture thereof | |
| JPS62219531A (en) | Semiconductor integrated circuit device | |
| CN115732452A (en) | Semiconductor device, method of manufacturing the same, and lead frame | |
| JPS63306647A (en) | Manufacture of electronic component | |
| JPH02155260A (en) | Lead frame for resin sealed type semiconductor device | |
| JPS6333851A (en) | Package for ic |