JPS6054584A - Bidirectional cable television controlling and transmitting device - Google Patents

Bidirectional cable television controlling and transmitting device

Info

Publication number
JPS6054584A
JPS6054584A JP58150437A JP15043783A JPS6054584A JP S6054584 A JPS6054584 A JP S6054584A JP 58150437 A JP58150437 A JP 58150437A JP 15043783 A JP15043783 A JP 15043783A JP S6054584 A JPS6054584 A JP S6054584A
Authority
JP
Japan
Prior art keywords
signal
subscriber
terminal
television
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58150437A
Other languages
Japanese (ja)
Inventor
ピーター、ボランド
ジヨン、コイン
アービング、ギンプル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MANITOBA TEREFUON SYSTEM ZA
Original Assignee
MANITOBA TEREFUON SYSTEM ZA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MANITOBA TEREFUON SYSTEM ZA filed Critical MANITOBA TEREFUON SYSTEM ZA
Priority to JP58150437A priority Critical patent/JPS6054584A/en
Publication of JPS6054584A publication Critical patent/JPS6054584A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はCATV型分配装置においてテレビジョン信号
の分配を制御するための装置に関するものである。
TECHNICAL FIELD OF THE INVENTION The present invention relates to a device for controlling the distribution of television signals in a CATV type distribution device.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

テレビジョン分配装置は、テレビジョン信号を与えるた
めのヘッド端部と、枝分れフィーダを有する同軸ケーブ
ル主リンクの形を通常有する樹木型伝送媒体とで通常構
成される。それらのフィーダには分配分割器が接続され
、加入者ドロップ群が各分配分割器に接続される。加入
者のテレビジョン受像機は加入者ドロップに接続される
。従来は、そのような分配装置は一方向であった。すな
わち、ヘッドが分配用のテレビジョン信号を集め、それ
らのテレビジ目ン信号を受信テレビジョン・チャネルで
伝送媒体を経て加入者の受像機へ送るものである。近年
、付加サービスを予測して分配装置を双方向として設置
されるものができた。
Television distribution equipment usually consists of a head end for providing a television signal and a tree-shaped transmission medium, usually in the form of a coaxial cable main link with branch feeders. Distribution splitters are connected to the feeders, and subscriber drops are connected to each distribution splitter. The subscriber's television set is connected to the subscriber drop. Traditionally, such distribution devices have been unidirectional. That is, a head collects television signals for distribution and transmits them on a receiving television channel through a transmission medium to a subscriber's receiver. In recent years, bidirectional distribution devices have been installed in anticipation of additional services.

伝送媒体は同軸ケーブルを用いる紙のが広(採 、用さ
れていた。同軸ケーブルの伝送帯域は約300MHzま
で可能で、35またはそれ以上のテレビジョン・チャネ
ルを伝送できる。標準型のテレビジョン受像機には12
チヤネル収容のVEFチューナーと、理論的には70チ
ヤネルを受信できる0田チユーナーとが設けられている
。しかし、 CATVシステムはOH7周波数だけをか
なりの低品質で伝送できるだけであるから、[JHFテ
レビジョン・チャネルを6.7チヤネルの間の中間チャ
ネルまたは13チヤネル以上に変換してからケーブルを
経て伝送するのが普通である。それらのチャネルはいず
れもVHF帯である。
The transmission medium was widely used: paper using coaxial cables. Coaxial cables have a transmission band of up to approximately 300 MHz and can carry 35 or more television channels. Standard television reception 12 on the machine
A VEF tuner that accommodates channels and an Ota tuner that can theoretically receive 70 channels are provided. However, since the CATV system can only transmit the OH7 frequency with very low quality, it is necessary to convert the JHF television channel to an intermediate channel between 6.7 channels or 13 channels or more before transmitting it via cable. is normal. All of those channels are in the VHF band.

それらの中間周波数帯およびそれより高い周波数帯の信
号を受信するためには、伝送媒体とテレビジョン受像機
の間でインターフェイスするための特殊な変換器を使用
せねばならない。その変換器は受信した全ての周波数を
1つのチャネル、典型的には2または3チヤネルに変換
1−る。もっとも、OHF帯まで変換することもある。
To receive these intermediate and higher frequency band signals, special converters must be used to interface between the transmission medium and the television receiver. The converter converts all received frequencies into one channel, typically two or three channels. However, it may also be converted to the OHF band.

その変換器はテレビジョン受像機に外部から接続される
。ある受像機ではその変換器を受像機の製作時に組込む
こともある。
The converter is externally connected to the television receiver. In some receivers, the converter may be incorporated during the receiver's manufacture.

有料テレビ、ビデオテキストなどの付加テレビジョンサ
ービスでは、加入者の受像機に接続されている変換器を
制御することはほとんどできない。
For supplementary television services such as pay television, video text, etc., there is little control over the converter connected to the subscriber's receiver.

そのために、そのようなサービスの無断利用を探知する
能力が限定されている。また、サービスの提供を打ち切
ることも費用がかかる。というのは、技術者がサービス
盗用者の属する分配分割器ボックスに設置されている場
所まで出掛けて、サービス盗用者を探し出し、配線を切
り離さなければならないからである。更に、加入者への
ザービス提供の大きな部分は加入者自身の管理の下にあ
る。
This limits the ability to detect unauthorized use of such services. It is also costly to discontinue the provision of services. This is because a technician must go to the location where the service thief belongs to the distribution divider box, find the service thief, and disconnect the wiring. Furthermore, a large portion of the provision of services to subscribers is under the control of the subscribers themselves.

デコーダボックスが加入者の家屋内に物理的に設置され
ており、操作されやすいから、テレビジョン・チャネル
を変えて提供したとしても、加入者により多少は盗用さ
れる。
Since the decoder box is physically installed in the subscriber's home and is easily manipulated, even if a different television channel is provided, the decoder box will be stolen to some extent by the subscriber.

〔発明の概要〕 本発明においては、チャネル変換器はケーブルシステム
のオペレータの直接の管理下に置かれる。
SUMMARY OF THE INVENTION In the present invention, the channel converter is placed under the direct control of the cable system operator.

変換器は加入者の家庭には設置されず、加入者が選択し
た特定のチャネルだけが加入者のドロップを経て加入者
の受像機へ送られろ。
The converter is not installed in the subscriber's home and only the specific channels selected by the subscriber are sent to the subscriber's receiver via the subscriber's drop.

更に、サービスの種類を定めることもできる。Furthermore, the type of service can also be determined.

それにより、受ける権利のないある種のサービスを加入
者が要求したとしても、そのサービスはその加入者には
提供されない。システムのオペレータの意思で、信号制
御の下にサービスを終了させることもできれば、希望に
よってはサービスを延長させることもできる。この装置
は、どのチャネルが選択されたかの表示をオペレータへ
与えることもできるから、ある特定のサービスに対する
使用料の計算が容易になり、かつ正確な使用データの取
得などが容易となる。更に、本発明の装置により加入者
が装置のヘッド端部と直接交信でき、対話形式のビデオ
、目視データ型サービス、有料テレビチャネル、ゲーム
競技のようなサービスの要求、家庭コンピュータサービ
スなどが容易となる。また、変換器が加入者の家屋に設
置されていないから、加入者による操作、盗用、破壊な
どは起らない。本発明の装置により、特別に契約を結ん
でいる加入者に特別なチャネルを送ることもできる。
Thus, even if a subscriber requests a certain service to which he is not entitled, that service will not be provided to the subscriber. At the will of the system operator, the service can be terminated under signal control, or the service can be extended if desired. The device can also provide an indication to the operator of which channels have been selected, making it easier to calculate usage fees for a particular service, obtain accurate usage data, etc. Additionally, the device of the present invention allows the subscriber to communicate directly with the head end of the device, facilitating requests for services such as interactive video, visual data type services, pay TV channels, gaming competitions, home computer services, etc. Become. Furthermore, since the converter is not installed in the subscriber's house, there is no possibility of manipulation, theft, or destruction by the subscriber. The device according to the invention also makes it possible to send special channels to subscribers with special contracts.

本発明においては、加入者群にサービスするために、加
入者の分配端末器が伝送媒体に接続される。分配制御端
末器内部に複数のテレビジョン変換器が設けられる。各
変換器内の局部発振器はマイクロプロセッサにより制御
される。マイクロプロセッサは、伝送媒体から受けた多
チャネル・テレビジョン信号から選択されたチャネルを
制定する。各変換器の出力は加入者のドロップに接続さ
れる。そのドロップは加入者のテレビジョン受像機に接
続される。
In the present invention, a subscriber's distribution terminal is connected to a transmission medium to serve a group of subscribers. A plurality of television converters are provided within the distribution control terminal. The local oscillator within each converter is controlled by a microprocessor. A microprocessor establishes selected channels from the multi-channel television signal received from the transmission medium. The output of each converter is connected to a subscriber drop. The drop is connected to the subscriber's television set.

各加入者は制御信号発生器を有する。この制御゛信号発
生器はなるべ(手持ち式の押しボタン制御箱の形に作る
。チャネル選択ボタンを押すと制御信号が発生される。
Each subscriber has a control signal generator. This control signal generator is preferably in the form of a hand-held push-button control box. When the channel selection button is pressed, a control signal is generated.

その制御信号はその加入者の端末器で処理されてから、
ドロップを経て分配端末器のマイクロプロセッサへ送ら
れる。その制御信号を受けたマイクロプロセッサは、関
連する変換器の局部発振器の周波数を制御することによ
りチャネルを変更させる。
The control signal is processed by the subscriber's terminal and then
The data is sent to the microprocessor of the distribution terminal via the drop. The microprocessor receiving the control signal causes the channel to change by controlling the frequency of the local oscillator of the associated transducer.

加入者、の局部端末器も伝送媒体に接続され、ポールさ
れた時に、ヘッド端部のメモリに格納されている信号を
ヘッド端部から受ける。それらの信号はマイクロプロセ
ッサのメモリに格納されている調査表のためのデータを
与える。それらのデータは、サービス要求またはチャネ
ル切り換え信号を加入者端末器から受けた時に、変換器
の制御を可能にし、または禁止する。更に、ヘッド端部
は局部端末器をボールできる。局部端末器自体は、どの
チャネルが加入者により選択されたかについての情報を
格納できる。更に、局部端末器は加入者制御信号発生器
により与えられるサービス信号の要求を格納できる。そ
れらのサービス信号はヘッド端部から与えなければなら
ないものであって、ヒテオデータ情報などである。
The subscriber's local terminal is also connected to the transmission medium and, when polled, receives signals from the head end that are stored in the memory of the head end. Those signals provide data for a questionnaire stored in the microprocessor's memory. These data enable or inhibit control of the converter when a service request or channel change signal is received from the subscriber terminal. Additionally, the head end can ball a local terminal. The local terminal itself can store information about which channel has been selected by the subscriber. Additionally, the local terminal can store requests for service signals provided by the subscriber control signal generator. These service signals must be provided from the head end, and include hito data information and the like.

と(に、テレビジョン遠隔?h1]御装置はVHF伝送
媒体と、テレビジョン信号ヘッド端部を含む中央制御装
置と、この中央制御装置から伝送媒体へデジタル制御信
号を送受信するためのデジタル制御装置と、テレビジョ
ンヘッド端部とデジタル制御装置を伝送線に結合するた
めのモデルとで構成される。伝送媒体には少くとも1つ
の加入者分配端末器が接続される。それは、伝送媒体か
ら複数のテレビジョン・チャネルを受けて1つのチャネ
ルを出力するための複数のテレビジョン変換器と、各変
換器からのチャネル出力を制御するための第1の制御器
と、複数の加入者ドロップと、各加入者ドロップからテ
レビジョン要求信号を受けるだめの装置とを含む。加入
者分配端末器は、要求信号の受信に応答してチャネル出
力を制御するために第1の制a器へ信号を与える装置と
、デジタル制御信号を伝送媒体へ与えるための第2の制
御器゛ も含む。少くとも1つの加入者端末器が対応す
る2つの加入者ドロップへ接続される。その加入者ドロ
ップは、それに接続されるテレビジョン端末器と、テレ
ビジョン・チャネル要求信号を発生する制御信号発生器
と、テレビジョン・チャネル要求信号を1つの加入者ド
ロップに結合する装置とを有する。したがって、加入者
端末器においてテレビジョン・チャネル要求信号が発生
されると、変換器は、第1の制御装置の制御の下に、1
つのテレビジョン信号を1つの加入者ドロップヘ力えさ
せられる。
and (television remote?h1) control equipment includes a VHF transmission medium, a central control unit including a television signal head end, and a digital control unit for transmitting and receiving digital control signals from the central control unit to the transmission medium. and a model for coupling a television head end and a digital control device to a transmission line. At least one subscriber distribution terminal is connected to the transmission medium. a plurality of television converters for receiving and outputting one channel of television channels; a first controller for controlling the channel output from each converter; and a plurality of subscriber drops; a device for receiving a television request signal from each subscriber drop; the subscriber distribution terminal providing a signal to the first controller for controlling the channel output in response to receiving the request signal; and a second controller for applying digital control signals to the transmission medium. At least one subscriber terminal is connected to two corresponding subscriber drops, which subscriber drops are connected to the The subscriber terminal has a connected television terminal, a control signal generator for generating a television channel request signal, and a device for combining the television channel request signals into one subscriber drop. When a television channel request signal is generated at , the converter, under control of the first controller,
One television signal can be added to one subscriber drop.

本発明に従って、中央局と、複数の加入者分配端末器と
、前記中央局を前記各分配端末器へ接続する樹木型伝送
装置と、を備えζ前記各分配端末器は、複数の加入者端
末器のそれぞれ1つに接続するための複数の別々の加入
者ドロップを含み、前記各中央局と、各分配端末器と、
各加入者端末器とは、デジタル信号を送信および受信す
るための載置を含み、それにより各加入者端末器からの
データを前記中央局へ伝えることができ、前記中央局は
、複数の別々のチャネル内に配置されたテレビジョン信
号沖と、各加入者端末器ごとにその端末器がアクセスで
きるチャネルの表を発生するための装置とをも備え、前
記各加入者端末器は、テレビジョン端末器と請求められ
た1つのテレビジョン・チャネルを指定するために手動
操作できる装置と、前記要求されたチャネルに依存して
デジタル・チャネル要求信号を発生するための装置とを
備え、前記各加入者分配端末器は、それぞれの端末器に
テレビジョン・チャネルを送るためにそれぞれの加入者
ドロップにそれぞf、を接続される複数のテレビジョン
変換器と、前記デジタル・チャネル要求信号を要求する
デジタル信号を各加入者端末器へ(り返えし送り、端末
器によりアクセスできるチャネルの前記表を前記中央局
から受けてその表を格納し、かつ前記要求信号を各端末
器ごとに前記表と比較するために構成されたマイクロブ
四セッサ装置と、それぞれの端末器へ要求されたアクセ
ス可能なチャネルを供給するために各変換器を制御する
装置と、を備えることを特徴とする双方向ケーブルテレ
ビジョン制御および伝送装置が得られる。
According to the invention, the invention comprises a central station, a plurality of subscriber distribution terminals, and a tree-type transmission device connecting the central station to each of the distribution terminals. each central office and each distribution terminal;
Each subscriber terminal includes a mounting for transmitting and receiving digital signals, so that data from each subscriber terminal can be communicated to the central office, which central office is connected to a plurality of separate and apparatus for generating for each subscriber terminal a table of channels to which the terminal is accessible, each said subscriber terminal having a television a terminal and a device manually operable for specifying one requested television channel; and a device for generating a digital channel request signal in dependence on the requested channel; A subscriber distribution terminal includes a plurality of television converters, each f, connected to a respective subscriber drop for transmitting a television channel to a respective terminal, and a plurality of television converters connected to said digital channel request signal. sends a digital signal (repeatedly) to each subscriber terminal, receives from the central office the table of channels accessible by the terminal and stores the table, and transmits the request signal to each subscriber terminal. a bi-directional device, comprising: a micro-transducer device configured for comparison with a table; and a device for controlling each transducer to provide the required accessible channel to the respective terminal. A cable television control and transmission device is obtained.

本発明は、並列−直列ビット伝送、マイクロプロセッサ
およびコンピュータ装置、ポーリング技術などを含み、
DEI−1様式を用いるようなデジタル伝送装置を当業
者が十分に知っている仮定しているような装置である。
The invention includes parallel-serial bit transmission, microprocessor and computer equipment, polling techniques, etc.
Digital transmission devices such as those using the DEI-1 format are assumed to be well known to those skilled in the art.

本発明で用いられるデジタル伝送装置はDB、−1プロ
トコルを用いるべきである。もっともこれは強制的なも
のではない。DS−1プロトコルにおいては、データ信
号は1秒間当り1.544 Mピットで伝送されるのが
普通である。それらのビットは8000のフレームに分
割される。lフレームは192のデータビットと、1つ
のフレームビットで構成される。1秒間に8000のフ
レームが伝送される。
The digital transmission device used in the present invention should use the DB,-1 protocol. However, this is not mandatory. In the DS-1 protocol, data signals are typically transmitted at 1.544 M pits per second. The bits are divided into 8000 frames. An l frame consists of 192 data bits and one frame bit. 8000 frames are transmitted per second.

各フレームは24のタイムスロットで構成される。Each frame consists of 24 time slots.

各タイムスロットの長さは8ビツトである。したがって
、各タイムスロットは1秒間当り64にビットのチャネ
ルを形成″′1−ろ。フレームビットはそれ自体で12
ビツトの群(これは特殊な信刊チャネルを形成する)に
まとめられるから、実際の伝送速度は各チャネルごとに
通常56にビット以上である。
Each time slot is 8 bits long. Thus, each time slot forms a channel of 64 bits per second. The frame bits are themselves 12
Since the bits are grouped together in groups of bits (which form special broadcast channels), the actual transmission rate is typically 56 bits or more for each channel.

データは各チャネルごとにバク゛ットで送ると好適であ
る。それにより種々の1W末器はそれ自体を識別し、誤
り検査ビットなどを含むデータを送る。
Preferably, data is sent in backup for each channel. The various 1W devices thereby identify themselves and send data including error checking bits and the like.

8ビツトを含む各タイムスロットにはフレームビットか
ら番号がつけられ、チャネル11チヤネル2などとされ
る。下流側データビットを、たとえ12 hiHzの搬
送波ン変調し、上流側のデータビシトでたとえば6 M
Hzの搬送波を変調し、上流側のデータビットでたとえ
ば6 MHzの搬送波を変調すると好適である。
Each time slot containing 8 bits is numbered from the frame bits, channel 11 channel 2, and so on. The downstream data bits are modulated with a carrier frequency of, for example, 12 hiHz, and the upstream data bits are modulated with a carrier frequency of, for example, 6 M
Preferably, a 6 MHz carrier is modulated with the upstream data bits, for example a 6 MHz carrier.

局をポーリングするため、データを種々のタイムスロッ
ト中に送るため、およびそのデータをそれらのタイムス
ロットから受け、データをコンピュータのようなデジタ
ル柚訳装置へ送るための装置と方法は周知であるから、
それについての詳しい説明は省略する。
Apparatus and methods for polling stations, transmitting data during various time slots, receiving data from those time slots, and transmitting data to a digital translation device such as a computer are well known. ,
A detailed explanation of this will be omitted.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

まず、本発明の装置のブロック図が示されている第1図
を参照する。この装置は伝送媒体2に接続されるヘッド
端部1を有する。伝送媒体2はなるべ(同軸ケーブルを
用いるが、光ファイバ等を用いてもよい。分岐伝送線3
が伝送媒体に接続される。そのために、この装置は通常
のケーブル’ff分配装置に類似する。
Reference is first made to FIG. 1, in which a block diagram of the apparatus of the present invention is shown. The device has a head end 1 connected to a transmission medium 2. Transmission medium 2 is Narube (coaxial cable is used, but optical fiber etc. may also be used. Branch transmission line 3
is connected to the transmission medium. To that end, this device resembles a conventional cable'ff distribution device.

しかし、分岐伝送線に接続される加入者分配分割器を有
するのではなく、後述するような加入者分配端末器4が
分岐伝送線3に接続される。複数、たとえば12個、の
加入者ドロップが分配端末器4に接続される。加入者の
家屋においては、加入者ドロップに加入者端末器6が接
続されろ。各加入者端末器はキーバッド8に接続された
制御信号発生器7を有する。加入者ドロップ5には標準
型のテレビジョン受像機も接続される。
However, instead of having a subscriber distribution divider connected to the branch transmission line, a subscriber distribution terminal 4 as described below is connected to the branch transmission line 3. A plurality of subscriber drops, for example twelve, are connected to the distribution terminal 4. At the subscriber's house, the subscriber terminal 6 is connected to the subscriber drop. Each subscriber terminal has a control signal generator 7 connected to a keypad 8. A standard television receiver is also connected to the subscriber drop 5.

ヘッド端部1においてはケーブルTVまたはその他のビ
デオ源9がVHFモデム10に接続される。モデム10
は伝送媒体2に接続される。モデム100入力端子には
分配制御端末器11が接続される。この端末器11はデ
ータ格納・制御器12にも接続される。
At the head end 1 a cable TV or other video source 9 is connected to a VHF modem 10. modem 10
is connected to transmission medium 2. A distribution control terminal 11 is connected to the modem 100 input terminal. This terminal device 11 is also connected to a data storage/control device 12.

分配されるビデオ信号はビデオ源9からvHFモデム1
0へ与えられ、かつ、アナログVHF信号として伝送媒
体2へ与えられる。そのビデオ信号は分岐伝送線3によ
って送られ、各分配端末器4へ与えられる。これが第2
図に示されている。第2図には、たとえば放送テレビジ
ョン・チャネル2〜6と、50〜108MH2の間で下
流側へ送られるfm帯とが示されている。
The video signal to be distributed is from the video source 9 to the vHF modem 1.
0 and is applied to the transmission medium 2 as an analog VHF signal. The video signal is sent through a branch transmission line 3 and given to each distribution terminal 4. This is the second
As shown in the figure. FIG. 2 shows, for example, broadcast television channels 2-6 and the FM band transmitted downstream between 50 and 108 MH2.

それと同時に、分配制御端末器11が質問信号を与えて
各分配端末器をポーリングし、加入者端末器によるサー
ビス要求を表す格納されているデータの伝送を要求する
。それに応答して、ボールされた分配端末器が、それの
指定されたタイムスロットまたは制御タイムスロット中
に、要求されている情報を表す信号を送る。その信号は
分岐伝送線と、伝送媒体と、VHFモデムioと、分配
制御端末器11とを介してデータ格納・制御器12へ与
えられる。
At the same time, distribution control terminal 11 provides an interrogation signal to poll each distribution terminal, requesting transmission of stored data representing a service request by a subscriber terminal. In response, the bowled distribution terminal sends a signal representing the requested information during its designated or control time slot. The signal is given to the data storage/controller 12 via the branch transmission line, the transmission medium, the VHF modem IO, and the distribution control terminal 11.

DB−1パケツト化された伝送様式を用いること′が好
ましい。■信号とfm信号は50 MH2以上で加入者
端末器へ向って送られるから、DB−1データ流を搬送
波で変調して11〜14 MHzの間の周波数の2つの
信号で送ることが好ましい。誤り検査(第2図)のため
に2つの信号のうちの一方は他方の逆、である。分配端
末器からヘッド端部へ向って上流 。
Preferably, the DB-1 packetized transmission format is used. Since the 1 and FM signals are sent to the subscriber terminal at 50 MHz or more, it is preferred to modulate the DB-1 data stream with a carrier wave and send it in two signals at frequencies between 11 and 14 MHz. For error checking (FIG. 2) one of the two signals is the inverse of the other. Upstream from the distribution terminal towards the head end.

方向へ進むデータ信号は4.5〜11 MHzの周波、
数範囲内になければならない。
The data signal traveling in the direction has a frequency of 4.5 to 11 MHz,
Must be within the numerical range.

前記したように、各分配端末器4はマイク彎プ胃セッサ
により制御される卵数の変換器を含む。
As mentioned above, each dispensing terminal 4 includes an egg number converter controlled by a microphone processor.

各加入者ドロップ5に1つの変換器が設けられる。One converter is provided for each subscriber drop 5.

1度に1チャネル以上のチャネルが供給されるようなサ
ービスが加入者により要求されるとすると、各加入者ド
ロップに1つ以上の変換器を使用できる。
If a service is requested by a subscriber in which more than one channel is provided at a time, one or more converters can be used for each subscriber drop.

データを再び様式化し、5そのデータをヘッド端部へ送
る、すなわち、バッファとして機能する分配端末器を用
いることにより、そのような装置における大きな問題の
1つ、すなわち、分布されている加入者端末器からノイ
ズを拾う問題が大幅に解消される。
By using a distribution terminal that re-formats the data and sends it to the head end, i.e. acting as a buffer, one of the major problems in such devices, namely the distributed subscriber terminals, is solved. The problem of picking up noise from the device is largely resolved.

ある特定のテレビジョンサービスすなわちチャネルを呼
出そうと望んでいる加入者は、キーバッド8により呼出
しコードとチャネル選択コードを入力する。そうすると
制御信号発生器がデータ信号を発生する。分配端末器4
が各加入者ドロップを順次走査し、制御信号発生器から
の信号を検出すると、その端末器内のマイクロプロセッ
サがサービス要求を示す信号を格納する。それからマイ
クロプロセッサはその要求を調査表と比較し、加入者ド
ロップへ要求されたサービスを与えることができるかど
うかを決定する。あるいは、調査表を加入者端末器内に
格納できる。サービスの種類が加入者において拡張され
たとすると、およびそれが要求された変換器サービスで
あるとすると、データが分配端末器へ送られて、要求さ
れたチャネルを加入者ドロップへ送るように変換器を動
作させる。その加入者ドロップにおいてそのチャネルが
加入者の家庭のTV受像機13により受けられる。
A subscriber desiring to call a particular television service or channel enters a calling code and a channel selection code via the keypad 8. The control signal generator then generates the data signal. Distribution terminal 4
scans each subscriber drop in turn and, upon detection of a signal from the control signal generator, a microprocessor within the terminal stores a signal indicative of a service request. The microprocessor then compares the request to the lookup table and determines whether the requested service can be provided to the subscriber drop. Alternatively, the questionnaire can be stored within the subscriber terminal. If the type of service is extended at the subscriber, and if it is a requested converter service, data is sent to the distribution terminal and the converter sends the requested channel to the subscriber drop. make it work. At the subscriber drop, the channel is received by the TV receiver 13 in the subscriber's home.

’ff受像機13はたとえばチャネル2または3に同゛
調させられ、そのチャネルに変換器の出力が与えられる
。2つの変換器が用いられて、2つのチャネルが選択さ
れるとすると、一方のTV受像機がチャネル2に同調さ
れ、他方の受像機がチャネル3に同調させられ、または
その他の空きチャネルにIfllJさせられる。データ
はヘッド端部へも与えら 。
The 'ff receiver 13 is tuned to channel 2 or 3, for example, and the output of the converter is applied to that channel. If two converters are used and two channels are selected, one TV receiver is tuned to channel 2, the other to channel 3, or ifllJ to any other free channel. I am made to do so. Data is also given to the head end.

れて、ある特定のチャネルが選択されたことを指示する
。これは料金計算またはポーリングのために使用できる
to indicate that a particular channel has been selected. This can be used for billing or polling.

目視データまたはその他の種類のビデオサービスがめら
れた時には、分配端末器4内のマイクロプロセッサが、
変換器にデータを与えるVHFバスに出力するVRAM
を含む局部ビデオ制御装置を呼出す。VRA Mに対す
る呼出しはもちろん、このサービスを呼出すために加入
者にパワーが4えられるか否かに依存する。
When visual data or other types of video services are requested, the microprocessor in the distribution terminal 4
VRAM that outputs to the VHF bus that provides data to the converter
Call local video controllers, including: Calls to VRAM M, of course, depend on whether the subscriber has power available to call this service.

キーバッド8からのあるデータ信号入力がヘッド端部か
らのデータ信号の伝送、またはヘッド端部における機器
の呼出しを要求しているものであるとすると、要求され
た情報は分配端末器4に格納され、分配端末器がボール
された時にその情報は送られる。
If a certain data signal input from the keypad 8 requests the transmission of a data signal from the head end or the interrogation of a device at the head end, the requested information is stored in the distribution terminal 4. , that information is sent when the distribution terminal is bowled.

次に、分配制御端末器のブロック図が示されている第3
図を参照する。分岐伝送m3がビデオ信号と双方向DB
−1チー1データ信 高域フィルタ16がデータ信号からTV信号を分離し、
それらのTV信号を■正バス17へ与える。菅信号は変
換器18の入力端子へ与えられる。第3図において、f
m伝送部を有する2つの変換器が各変換器に対して示さ
れている。出力端子が対応するダイプレクサ19へ接続
される。各ダイプレクサの出力端子が対応する双方向加
入者ドロップ20に接続される。
Next, the third section shows a block diagram of the distribution control terminal.
See diagram. Branch transmission m3 is video signal and bidirectional DB
-1chi1 data signal high-pass filter 16 separates the TV signal from the data signal;
These TV signals are given to the positive bus 17. The tube signal is applied to the input terminal of converter 18. In Figure 3, f
Two transducers with m transmission sections are shown for each transducer. An output terminal is connected to a corresponding diplexer 19. The output terminal of each diplexer is connected to a corresponding bidirectional subscriber drop 20.

各ダイプレクサの他の入力端子がモデム21 、22に
接続される。モデム21 、22は同期回路27を介し
てマイクロプロセッサ部のデータ入力端子と出力端子に
それぞれ接続される。
The other input terminal of each diplexer is connected to a modem 21,22. The modems 21 and 22 are connected via a synchronization circuit 27 to a data input terminal and an output terminal of the microprocessor section, respectively.

DS−1デ一タ信号が低域フィルタを経てモデム26に
与えられる。デジタルデータ信号が同期回路27を経て
マイクロプロセッサ23へ力えられる。同一様に、デジ
タルデータ信号がマイクロプロセッサ23から同期回路
27を経てモデム26へ与えられ、かつ低域フィルタ部
を介して伝送線3へ与えられる。
The DS-1 data signal is applied to modem 26 through a low pass filter. A digital data signal is applied to the microprocessor 23 via a synchronization circuit 27. Similarly, a digital data signal is provided from the microprocessor 23 via the synchronization circuit 27 to the modem 26 and via the low pass filter section to the transmission line 3.

個々に呼出すことができる複数の部分を有する相互作用
ビデオモジュール邦も設けられる。それらの部分の出力
端子はVHFバス17へ接続される。 。
An interactive video module having multiple parts that can be called individually is also provided. The output terminals of those sections are connected to VHF bus 17. .

制御入力端子力贈1」御バスに接続され、データ入力線
29がマイクロプロセッサ23に接続される。また、双
方向データ線30がモデム26に接続される。
A control input terminal 1 is connected to the control bus, and a data input line 29 is connected to the microprocessor 23. Also connected to modem 26 is bidirectional data line 30 .

分岐伝送線3からの信号は等しくして分割せねばならな
い。分割された信号の一方は高域フィルタ16へ与えら
れ、他方は低域フィルタ25へ与えられる。低域フィル
タ25はダイプレクサも含む。このダイプレクサはDB
3−1信号をとり出して、それをモデム26へ送る。ダ
イプレクサは発生されたDB−1デ一タ信号を分配端末
器に挿入し、かつ伝送線供給装置を介してヘッド端部へ
送る。
The signals from branch transmission line 3 must be split equally. One of the divided signals is applied to a high-pass filter 16, and the other is applied to a low-pass filter 25. Low pass filter 25 also includes a diplexer. This diplexer is DB
3-1 signal and sends it to modem 26. The diplexer inserts the generated DB-1 data signal into the distribution terminal and sends it to the head end via the transmission line feed.

その信号の他の部分は高域フィルタ16を介してVHF
バス17へ与えられる。この信号はビデオ信号とfm信
号を含む。それらの信号はなるべく冴の等しい部分に分
割する。各部分は各変換器に対するものである(各加入
者ドロップになるべく2つ割当てる)。
The other part of the signal is passed through a high-pass filter 16 to VHF.
given to bus 17. This signal includes a video signal and an fm signal. Divide those signals into equal parts as much as possible. Each portion is for each converter (preferably two allocated for each subscriber drop).

相互作用ビデオモジュール28の出力はVHFバスへも
与えられる。4つのビデオ表示器を有するビデオモジュ
ール詔は4つのrf変調器を含む。それらの変調器はV
RAM K接続される。このVRAMはwrババス信号
を与える。その信号は最・終曲には加入者により選択さ
れる。
The output of interactive video module 28 is also provided to the VHF bus. A video module with four video displays includes four rf modulators. Those modulators are V
RAM K is connected. This VRAM provides the wr bus signal. The signal is selected by the subscriber for the last song.

モデム6はヘッド端部から受けたDB−1ビツト流を変
換してから一1同期回路27と、マイクロプロセッサ2
3と、それらの附属回路とで構成されている制御部へ与
えられる。モデム6は制御部から受けた2つのDS−1
ビツト流も変調してヘッド端部へ送る。
The modem 6 converts the DB-1 bit stream received from the head end and then sends it to the synchronization circuit 27 and the microprocessor 2.
3 and their auxiliary circuits. Modem 6 receives two DS-1s from the control unit.
The bit stream is also modulated and sent to the end of the head.

モデム21は12の加入者ドロップから受けた信号を1
つのDllll−1ビツト流に組合わせて、前記制御部
へ与える。モデム22も発生されたビット流を12 ’
の加入者ドロップの制御部へ送る。個人の秘密を守るた
めに、各加入者への出力データはその加入者に割当てら
れたタイムスロットの間だけ解除される。モデム21 
、22はマイクロプロセッサ23からタイムスロット選
択バス(図示せず)を経て制御される。
The modem 21 receives signals from 12 subscriber drops into one
The Dllll-1 bit stream is combined into two Dllll-1 bit streams and supplied to the control section. The modem 22 also transmits the generated bit stream to 12'
to the subscriber drop control unit. To protect personal confidentiality, output data to each subscriber is only released during the time slot assigned to that subscriber. modem 21
, 22 are controlled by a microprocessor 23 via a time slot selection bus (not shown).

制御部はタイミングおよび同期回路27とマイクロプロ
セッサ23および関連するメモリで構成される。ヘッド
端部からの指令はDB−1チヤネルを介してその制御部
へ与えられ、指令があった時にそのヘッド端部へ情報を
送る。制御部はそれに接続されている12の加入者端末
器をなるべくタイムスロット1を用いて、加入者ドロッ
プを介して制御および監視し、かつチャネル選択、相互
作用ビデオモジュール部の割当のようIL分配端末器の
全ての内部機能を制御する。
The control section consists of a timing and synchronization circuit 27, a microprocessor 23 and associated memory. Commands from the head end are given to the control unit through the DB-1 channel, and information is sent to the head end when a command is received. The control unit controls and monitors the 12 subscriber terminals connected to it via subscriber drops, preferably using time slot 1, and controls and monitors the 12 subscriber terminals connected to it via the subscriber drop, and controls the IL distribution terminals, such as channel selection, assignment of interaction video module units, etc. Controls all internal functions of the device.

マイクロプロセッサ23は各加入者ドロップ20を走査
する。はとんどの場合に、それはアイドル・メツセージ
を受ける。サービスのための要求をダイプレクサ19と
モデム21を介して受けると、マイクロプロセッサ23
はそれの内部メモリを点検して、そのサービス要求に答
えろことができることを決定する。そのサービス要求が
新しいチャネルの選択だとすると、マイクロプロセッサ
からの信号カー制御バスを介して関連する変換器へ送ら
れて、チャネル選択をデジタル的に行わせ、信号をダイ
プレクサ19を経て加入者ドロップ20へ送らせる。
Microprocessor 23 scans each subscriber drop 20. In most cases it receives an idle message. Upon receiving a request for service via diplexer 19 and modem 21, microprocessor 23
examines its internal memory and determines that it can respond to the service request. If the service request is for the selection of a new channel, a signal from the microprocessor is sent via the car control bus to the associated converter, which causes the channel selection to be done digitally and sends the signal via diplexer 19 to subscriber drop 20. Let me send it.

前記したように、DEI−1様式はそれぞれ24のタイ
ムスロットを有するフレームより成る。各タイムスロッ
トは実効56にビット/秒のチャネルを形成する。した
がって、12の加入者端末器の全てが、同じタイムスロ
ット(たとえばタイムスロット1)の間に、制御情報を
含む8ビツトメツセージを同時に送る。その制御情報は
TVチャネル変更要求および数などのことがある。マイ
クロプロセッサは各ダイプレクサを順次(または希望す
る任意の′順序で)動作させて、入力8ビツトメツセー
ジを別々に走査させる。
As mentioned above, the DEI-1 format consists of frames each having 24 time slots. Each time slot forms an effective 56 bits/second channel. Therefore, all 12 subscriber stations simultaneously send 8-bit messages containing control information during the same timeslot (eg, timeslot 1). The control information may include TV channel change requests and numbers. The microprocessor operates each diplexer sequentially (or in any desired order) to separately scan the input 8-bit message.

非アイドルメツセージを受けた時は、誤りを検査するた
めに、受けた3つのメツセージを一致させるように、関
連するダイプレクサを少くとも2倍の時間動作可能状態
にすることが好ましい。な゛るべくなら、マイクロバス
セlすは非アイドルメツセージ然応答して、同じメツセ
ージを確認の印として加入者端末器へ送り返えてように
する。したがって、分配端末器は全部で12の加入者端
末器を30ミリ秒(加入者端末器1つ当り2.5 、S
 IJ秒)以内で走査できる。
When a non-idle message is received, the associated diplexer is preferably enabled at least twice as long to match the three messages received to check for errors. Preferably, the microbus cell will respond to a non-idle message by sending the same message back to the subscriber terminal as an acknowledgment. Therefore, the distribution terminal can distribute a total of 12 subscriber terminals in 30 ms (2.5 per subscriber terminal, S
It can be scanned in less than IJ seconds).

加入者装置へのデータチャネルは囚低迷信号チャネルと
、開信号チャネルに分割される。AとBQ信号チャネル
は、別々の各12番目のフレーム中の各タイムスロット
の最下位ビットである。
The data channel to the subscriber unit is divided into a low signal channel and an open signal channel. The A and BQ signal channels are the least significant bits of each time slot in each separate 12th frame.

各加入者端末器ごとに1つのタイムスロットが割当てら
れるから、各加入者端末器は、1つの加入者端末器当り
・全部で°66 a e 7 ) /秒0容量′対して
、12番目のフレームごとに1つの因ビットを送ること
ができる。
Since one time slot is allocated for each subscriber station, each subscriber station has a total of 66 ae 7 )/s 0 capacity per subscriber station, and the 12th One cause bit can be sent per frame.

A信号チャネルは信号をキーボードからVRAM(後で
説明する)へ送るために用いられる。キーボードがター
ンオンされろと、加入者端末器がメツセージを制御チャ
ネル(タイムスロット1)を介して分配端末器へ送って
、要求があったことをそれへ知らせろ。VRAMを利用
できるものとすると、分配端末器はタイムスロット1中
にメツセージを送って、加入者端末器にそれを知らせる
。そうすると、分配端末器はそれの接続メモリをセット
して、Aチャネルを介して全ての情報をVRAMへ送る
(データ入力線29も介して)。全てのVRAMが使用
中であれば、分配端末器は、タイムスロットl中に、「
利用できない」メツセージを加入者端末器へ送る。
The A signal channel is used to send signals from the keyboard to the VRAM (described later). When the keyboard is turned on, the subscriber terminal sends a message via the control channel (time slot 1) to the distribution terminal to inform it of the request. If VRAM is available, the distribution terminal sends a message during time slot 1 to inform the subscriber terminal. The distribution terminal then sets its connection memory and sends all information to the VRAM via the A channel (also via data input line 29). If all VRAMs are in use, the distribution terminal will
"Unavailable" message is sent to the subscriber terminal.

加入者端末器におけるキーボードと分配端末器における
VRAMの間の接続が行われて(Sる時(ま、キーボー
ドからのデータが非同期様式でVRAMへ直接送られる
。キーが押されるたびに10ピツトのメツセージがVR
A Mへ送られる。そのメツセージハスタートビットと
、データの8ピツトド、ストップビットとで構成せねば
ならない。データの8ビツトは7個のASOエエビット
(lキャラクタ)と1個のアドレスビット(キーボード
を指定する)で構成される。
When a connection is made between the keyboard at the subscriber terminal and the VRAM at the distribution terminal, data from the keyboard is sent directly to the VRAM in an asynchronous manner. Message is VR
Sent to AM. The message must consist of a start bit, 8 bits of data, and a stop bit. The 8 bits of data consist of 7 ASO bits (l character) and 1 address bit (designating the keyboard).

VRA Mはそれらのキャラクタを翻訳し、周知の′や
り方で適切7.C機匍を実行して、情報を加入者のTV
受像機に表示させたり、その情報をデータベースへ送ら
せたりする。この動作は、加入者がキーボードをターン
オフするまで続けられる。キーボードがターンオフされ
ると、加入者端末器は8ビツトの「オフ」メツセージを
タイムスロット1で分配端末器へ送る。そうすると、マ
イクロプロセッサはそのことをVRAMへ知らせ、 V
RAMへの情報の送り出しを停止させるために接続メモ
リなリセットし、メツセージをパケットにしてヘッド端
部へ送る。
VRAM translates those characters and uses the appropriate 7. Execute the C machine and send the information to the subscriber's TV.
The information can be displayed on the receiver or sent to a database. This operation continues until the subscriber turns off the keyboard. When the keyboard is turned off, the subscriber terminal sends an 8-bit "off" message to the distribution terminal in time slot 1. The microprocessor then informs the VRAM and V
The connection memory is reset to stop sending information to the RAM, and the message is sent as a packet to the head end.

Bチャネルは変換器の動作のためには用(Aられない。The B channel is not used for converter operation.

タイムスロット1から受けたデータと、加入者端末器か
ら来るビット流のA信号ビットとはマイクロプロセッサ
23により処理される。
The data received from time slot 1 and the A signal bits of the bit stream coming from the subscriber terminal are processed by microprocessor 23.

次に第4図を参照する。この図には基本的なヘッド端部
装置のブロック図が示されている。マイクロバス35が
制御バスと、データバスと、アドレスバスに接続される
。ROM 36とRAM 37もそれらのバスに接続さ
れる。後で説明する特殊サービス装置38X/ll饋制
御装置と、データバス2と、アドレスノ(スと、信号チ
ャネル・インターフ・エイス39に接続される。このイ
ンターフェイス39の出力端子はマルチプレクサ40 
、41と■正モデム42を介して出力DS’−1流に接
続される。伝送媒体2がモデム42の出力端子に接続さ
れる。ドライバ43 、44の入力端子がモデム42を
介して伝送媒体2へ接続され、ドライバ43.44の出
力端子が信号チャネル・インターフェイス39へ接続さ
れる。クロックおよび制御回路45がインターフェイス
39とマルチプレクサ40゜41へ接続される。VHF
モデム42へのビデオ人力が、伝送媒体2を介して伝送
させるための前記VHFビデオ信号を与える。’V’H
Fモデム42は第1図のモデム10に対応し、残りの素
子は第1図の分配制御端末器11とデータ格納・制御装
置12に対応する。
Next, refer to FIG. This figure shows a block diagram of a basic head end device. A microbus 35 is connected to the control bus, data bus, and address bus. ROM 36 and RAM 37 are also connected to those buses. A special service device 38X/II control device, which will be explained later, is connected to a data bus 2, an address node, and a signal channel interface 39.The output terminal of this interface 39 is connected to a multiplexer 40.
, 41 and the main modem 42 to the output DS'-1 stream. Transmission medium 2 is connected to the output terminal of modem 42. The input terminals of the drivers 43 , 44 are connected to the transmission medium 2 via the modem 42 , and the output terminals of the drivers 43 , 44 are connected to the signal channel interface 39 . A clock and control circuit 45 is connected to interface 39 and multiplexers 40.41. VHF
A video input to modem 42 provides the VHF video signal for transmission over transmission medium 2. 'V'H
F modem 42 corresponds to modem 10 in FIG. 1, and the remaining elements correspond to distribution control terminal 11 and data storage/control device 12 in FIG.

DB−IA信号チャネルは、分配端末器と第3図のヘッ
ド端部装置の間でメツセージコードを交換するために用
いられる。それらのメツセージコードは、制御のためと
、ビデオチャネル要求、目視データ要求、加入者ポーリ
ングなどのような特殊′サービス要求のためにめられる
コードを含む。
The DB-IA signal channel is used to exchange message codes between the distribution terminal and the head end device of FIG. These message codes include codes required for control and special 'service requests, such as video channel requests, visual data requests, subscriber polling, etc.

各メツセージは長さがUビットで、コードのために用い
られる8ビツトフイールドと、アドレスのために用いら
れる13ビツトのフィールドと、パリティ検査用の3ビ
、ットとで構成される。
Each message is U bits long and consists of an 8 bit field used for the code, a 13 bit field used for the address, and 3 bits for parity checking.

アドレスの構成は次のようにすると好適である。The address structure is preferably as follows.

すなわち、3ビツトは中間レピータアドレス用(もしあ
れば)(最大で8つのレピータのため)、5ビツトは、
各レピータ−スプリッタにとりつけられる最大32個の
分配端末器のための分配端末器アドレス用、5ビツトは
、1つの分配端末器当り最大で12の加入者端末器のた
めの加入者端末器アドレス用である。各メツセージは、
各A信号フレームにおけるA信号チャネルのために留保
される全てのビットをとる。
That is, 3 bits are for intermediate repeater addresses (if any) (for up to 8 repeaters), 5 bits are for intermediate repeater addresses (for up to 8 repeaters),
5 bits for the subscriber terminal address for up to 32 subscriber terminals attached to each repeater-splitter, 5 bits for the subscriber terminal address for up to 12 subscriber terminals per distribution terminal It is. Each message is
Take all bits reserved for the A signal channel in each A signal frame.

ヘッド端部は第2の各信号フレームにおける各分配端末
器をポールし、他の信号フレームは、分配端末器自身の
メツセージを送るため、またはマイクロコンピュータか
らのメツセージを中継するために、分配端末器用に留保
されろ。ヘッド端部は各ボールメツセージに対する応答
と、第2の各メツセージに対する確認メツセージを期待
する。
The head end polls each distribution terminal in each second signal frame, and the other signal frame polls each distribution terminal in each second signal frame, and the other signal frames are used for the distribution terminal to send its own messages or to relay messages from the microcomputer. be reserved. The head end expects a response to each ball message and a confirmation message to each second message.

信号チャネル・インターフェイス装置がマイクロコンピ
ュータ35からメツセージ8ピツトを1度に並列に受け
、そのメツセージを1度に1ピツトずつ出力DB−1ビ
ット流に挿入する。その間に入力ビツト流からの入力メ
ツセージをはぎとって、それを1度に8ビツトずつ並列
にマイクロコンピ−タへ与える。信号チャネル・インタ
ーフェイス39はパリティ検査回路も含まなければなら
ない。
A signal channel interface device receives messages eight pits at a time in parallel from microcomputer 35 and inserts the messages one pit at a time into the output DB-1 bit stream. Meanwhile, it strips off the input message from the input bit stream and applies it to the microcomputer in parallel, eight bits at a time. Signal channel interface 39 must also include parity check circuitry.

マイクロコンピュータ35はDS−1のクロックとは全
く異なるクロック速度で動作するから、マイクロコンピ
ュータのクロックとは完全に独立しているクロックおよ
び制御回路45を必要とする。この回路45は前記した
DS−1信号様式、すなわち、1秒間当り1.544 
Mビット、すなわち、1フレームに193ビツトを含む
フレームを1秒間肖り8000個、という様式でDS−
1信号様式を発生する。6番目の各フレームにはさまれ
る引き続<12番目のフレームの各タイムスロットの8
番目のビットが、信号を行うためと、A、B信号チャネ
ルの形成のために用いられる。各チャネルは24666
ビツト/秒のデータチャネルに分割される。また、各フ
レームの終りに挿入されるフレームビットは、同期をと
るためと、AとBの信号フレームを識別するために、1
2フレームごとにそれ自身で(り返えすパターンに従う
Because the microcomputer 35 operates at a clock speed that is completely different from the DS-1's clock, it requires a clock and control circuit 45 that is completely independent of the microcomputer's clock. This circuit 45 supports the DS-1 signal format described above, i.e., 1.544 signals per second.
DS-M bits, that is, 8000 frames per second, each frame containing 193 bits.
1 signal format. Continuously sandwiched between each of the 6th frames < 8 of each time slot of the 12th frame
The th bit is used for signaling and for forming the A and B signal channels. Each channel is 24666
It is divided into bit/second data channels. Also, the frame bit inserted at the end of each frame is 1 for synchronization and for identifying the A and B signal frames.
It follows a pattern that repeats itself every two frames.

マイクロコンピュータ35の制御の下に各分配端末器が
ポーリングされると、信号チャネル・インターフェイス
39が、クロックおよび制御回路45を基にして信号な
ps−i様式に変え、それをマルチプレクサ40 (g
 2の反転されたチャネルが用いられる場合にはマルチ
プレクサ41へ逆に)力え、かつそれをモデム42の入
力端子にムえて、分配端末器へ送るために、そのモデム
において11〜14 MHz帯(8X 1.544 M
H2)に変調する。特殊な’ffサービスに対する要求
が伝送媒体2を介して受けられたことを示す応答がモデ
ム42において下側の周波数に変換され、ドライバ43
と必を介して信号チャネル・インターフェイス39へ与
えられる。そのインターフェイスにおいて、その応答は
制御バスと、アドレスバスと、データバスを介してマイ
クロコンピュータ35へみえられる。
Once each distribution terminal is polled under the control of the microcomputer 35, the signal channel interface 39 converts the signal to the ps-i format based on the clock and control circuit 45 and converts it to the multiplexer 40 (g
If two inverted channels are used, the 11-14 MHz band (conversely to multiplexer 41) is applied to the input terminal of modem 42 for transmission to the distribution terminal. 8X 1.544M
H2). A response indicating that a request for a special 'ff service has been received via transmission medium 2 is converted to a lower frequency in modem 42 and transmitted to driver 43.
The signal is provided to the signal channel interface 39 via the signal. At that interface, the response is visible to the microcomputer 35 via the control bus, address bus, and data bus.

特殊サービス装置38は、有料TVの視聴時間などのよ
うな制御データを含む装置データメツセージを中央コン
ピュータ46へ送り、中央コンピュータからのデータメ
ツセージをマイクロコンピュータ35へ送る。
Special service equipment 38 sends equipment data messages containing control data, such as pay TV viewing hours, to central computer 46 and sends data messages from the central computer to microcomputer 35.

次に、基本的な加入者端末器が示されている第5図を参
照する。この加入者端末器は加入者ドロ、ツブ20に接
続されるモデム50を含む。g率型N受像機51がモデ
ム50に接続される。
Reference is now made to FIG. 5, where a basic subscriber terminal is shown. The subscriber terminal includes a modem 50 connected to the subscriber terminal 20. A g-rate type N receiver 51 is connected to the modem 50.

入力データ信号と出力データ信号はタイミング・同期回
路52とモデム50の間で伝送される。マイクロプロセ
ッサ53がタイミング・同期回路52に接続され、マイ
クロプロセッサ53の双方向出力端子は非同期バス54
に接続される。キーバッド55とキーボード56が非同
期バス54に接続される。
Input data signals and output data signals are transmitted between timing and synchronization circuit 52 and modem 50. A microprocessor 53 is connected to the timing/synchronization circuit 52, and a bidirectional output terminal of the microprocessor 53 is connected to an asynchronous bus 54.
connected to. A keypad 55 and a keyboard 56 are connected to the asynchronous bus 54.

第6図には非同期バス54が示されている。この非同期
バスには少くとも1つのジャック57が接続される。実
際には、非同期バス54は加入者の家屋中に配線するこ
とが好ましい。そして、4線電話ケーブルの使用されて
いない2本の線をそれに使用できる。
An asynchronous bus 54 is shown in FIG. At least one jack 57 is connected to this asynchronous bus. In practice, asynchronous bus 54 is preferably routed throughout the subscriber's premises. The two unused wires of the four-wire telephone cable can then be used for it.

アドレス可能な0ART 58がジャック57に差し込
まれる。キーバッド55がキーボード走査器590入力
端子に接続される。キーボード走査器の出力端子は口A
RT 5Bの入力端子に接続される。
An addressable 0ART 58 is plugged into jack 57. A keypad 55 is connected to a keyboard scanner 590 input terminal. The output terminal of the keyboard scanner is mouth A.
Connected to the input terminal of RT 5B.

0ART 58の出力端子は表示ドライバ60の入力端
子に接続される。この表示ドライバは数字表示器61の
動作を制御する。
The output terminal of 0ART 58 is connected to the input terminal of display driver 60. This display driver controls the operation of the numeric display 61.

非同期バスに接続されている全ての装置をマイクロプロ
セッサ53が逐次ポールする。ポーリングの様式は2つ
のメツセージより成る。各メツセージは1つのスタート
ビットと、8つのデータビットと、1つのパリティビッ
トと、1つのストップビットとの合わせて11ビツトよ
り成る。8つのデータビットについていえば、第1のメ
ツセージは7つのアドレスビットと、これがアドレスで
あることを示す1つのモードビットで構成される。第2
のメツセージは7つのデータビットと、それがデータメ
ツセージであることを示す1つのモードビットで構成さ
れる。データレートは2.4にビット/秒である。
Microprocessor 53 sequentially polls all devices connected to the asynchronous bus. The polling style consists of two messages. Each message consists of 11 bits: 1 start bit, 8 data bits, 1 parity bit, and 1 stop bit. As for the eight data bits, the first message consists of seven address bits and one mode bit to indicate that this is an address. Second
The message consists of seven data bits and one mode bit indicating that it is a data message. The data rate is 2.4 bits/second.

UART (universal asynchron
ous receiver−transmitte、r
 )はバスを介して送られてきた信号をとり出し、アド
レスが0ARTの入力端子でめられているアドレスに一
致しておればマイクロプロセッサ53により送られる次
のメツセージを受け、受けた7つのデータビットを保持
する。
UART (universal asynchronous
us receiver-transmitte, r
) takes out the signal sent via the bus, and if the address matches the address set at the input terminal of 0ART, it receives the next message sent by the microprocessor 53 and receives the seven received data. Hold the bit.

マイクロプロセッサがそれのポーリングメツセージを送
った直後に、マイクロプロセッサは受信モードに切り換
わり、人力メツセージを待つ。受信されるメツセージは
ポールされた最後の装置からのものである。このメツセ
ージは2つの詔より成る。第1の語は送信している装置
のアドレスであり、第2のメツセージはBビットのデー
タより成る。
Immediately after the microprocessor sends its polling message, the microprocessor switches to receive mode and waits for a human message. The message received is from the last device polled. This message consists of two edicts. The first word is the address of the sending device and the second message consists of B bits of data.

マイクロプロセッサ53はキーバッド55を1秒間に1
0回ポールする。このポールはキーバッドのア゛ドレス
と、それに続く7つのデータビットより成る。それら7
つのデータビットは、最後に選択されたテレビジョン・
チャネルの数を力える2糺のBODコード化されたビッ
トで構成される。受信されたそれらのビットは保持され
、2進コード化されたデータで表示ドライバ60へ与え
られ、そこから数字表示器61へ送られる。下位4桁の
ビットはlの位の数字表示器を駆動し、残りの3つのビ
ットはlOの位の数字表示器を駆動する。3ビツトによ
り数字0〜7を表示できるから、80チヤネル(0〜7
9)までの選択と表示ができる。
The microprocessor 53 activates the keypad 55 once per second.
Poll 0 times. This poll consists of the keypad address followed by seven data bits. Those 7
One data bit is the last selected television
It consists of two BOD coded bits that determine the number of channels. Those bits received are retained and provided as binary encoded data to a display driver 60 and from there to a numeric display 61. The lower four bits drive the l digit display, and the remaining three bits drive the lO digit display. Numbers 0 to 7 can be displayed using 3 bits, so 80 channels (0 to 7
9) can be selected and displayed.

OA、RTがポールを受けた直後に、0ARTは一対の
メツセージを送る。走査器59がキーボード55を連続
して走査し、最後に押された数字キーを保持1−る。第
1のメツセージはキーバッドのアドレスを含み、第2の
メツセージは最後に押されたキーについての情報を含む
8ビツトメツセージである。
Immediately after OA and RT receive the poll, 0ART sends a pair of messages. A scanner 59 continuously scans the keyboard 55 and holds the last numeric key pressed. The first message contains the address of the keypad and the second message is an 8-bit message containing information about the last key pressed.

通常はこれは前のポールと同じ数である。この場合には
マイクロプロセッサは伺もしない。しかし、新しいTV
チャネルが要求されていることをボタンが示していると
、マイクロプロセッサは情報をタイムスロットlの制御
チャネルを介17て分配端末器へ情報を送る。この要求
が分配端末器により硫認されると、マイクロプロセッサ
53は前記したようにして新しいチャネル番号をキーバ
ッドへ送り、分配端末器はチャネル変換器を選択された
チャネルへ変える。
Usually this is the same number as the previous pole. In this case, the microprocessor is not used. However, the new TV
When the button indicates that a channel is requested, the microprocessor sends information to the distribution terminal via the control channel 17 in time slot l. If this request is accepted by the distribution terminal, microprocessor 53 sends the new channel number to the keypad as described above and the distribution terminal changes the channel converter to the selected channel.

第5図は分配端末器4で用いられる変換器の好−14T
、を実施例のブロック図である。VHFバス65が広帯
域増幅器66を介して低域フィルタ670入力端子に接
続される。このフィルりは300 MHz以下の全ての
信号を通す。フィルタ67の出力はハイブリッド68を
介してトランス69へ与えられる。希望によっては、ハ
イブリッド68の端子の1つを12の力大者の第2のラ
ンクへ接続できるが、それ以外の時はその端子はたとえ
ば50オームで終端される。
FIG. 5 shows a typical converter used in the distribution terminal 4.
, is a block diagram of an embodiment. A VHF bus 65 is connected via a wideband amplifier 66 to a low pass filter 670 input terminal. This filter passes all signals below 300 MHz. The output of filter 67 is applied to transformer 69 via hybrid 68. If desired, one of the terminals of the hybrid 68 can be connected to the second rank of the twelve powerhouses, but otherwise the terminal is terminated with, for example, 50 ohms.

トランス69はベース接地トランジスタ70のエミッタ
へ抵抗器71を介して接続される。トランジスタ70の
コレクタからはビデオ信号が混合器72に与えられる。
The transformer 69 is connected to the emitter of a common base transistor 70 via a resistor 71. A video signal is provided from the collector of transistor 70 to mixer 72 .

局部発振器73の出力端子も混合器72に“接続される
。局部発振器73はデジタル制御されるフェーズロック
ループでなるべく構成する。局部発振器73のデジタル
選択入力端子はデータバス74を介してマイクロプロセ
ッサへ接続される。マイクロプロセッサは第3図のマイ
クロプロセッサ23であり、データバス74は第3図の
制御バスである。
The output terminal of local oscillator 73 is also connected to mixer 72. Local oscillator 73 is preferably configured as a digitally controlled phase-locked loop. A digital selection input terminal of local oscillator 73 is connected to the microprocessor via data bus 74. The microprocessor is the microprocessor 23 of FIG. 3, and the data bus 74 is the control bus of FIG.

したがって、局部発振器73を構成するデジタル制御フ
ェーズロックループへ与えられるデータ語によるチャネ
ル選択要求が受けられると、局部発 ;振信号が入力ビ
デオ信号に混合されて中間周波信号を生ずる。
Thus, when a channel selection request is received by a data word applied to the digitally controlled phase-locked loop comprising local oscillator 73, the local oscillator signal is mixed with the input video signal to produce an intermediate frequency signal.

その中間周波信号はフィルタ75と増幅器76を経て非
常に鋭い帯域フィルタ77へ与えられる。フィルタ75
は2極LOフイルタで構成でき、帯域フィルタ77の中
心周波数は中間周波数である。この帯域フィルタはなる
べ(SAWフィルタとする。
The intermediate frequency signal is applied to a very sharp bandpass filter 77 via a filter 75 and an amplifier 76. filter 75
can be composed of a two-pole LO filter, and the center frequency of the bandpass filter 77 is an intermediate frequency. This bandpass filter is assumed to be a SAW filter.

一実施例においては、局部発′N、器は430〜680
MH2の周波数のデジタル的に合成された信号を発生し
て、入力信号に混合された時に380 MHzの中間周
波数を生ずる。
In one embodiment, the local source N is 430 to 680
A digitally synthesized signal of frequency MH2 is generated to yield an intermediate frequency of 380 MHz when mixed with the input signal.

フィルタ77の出力は混合器78の1つの入力端子に与
えられる。
The output of filter 77 is applied to one input terminal of mixer 78.

別の局部発振器(図示せず)の発振信号がある特定の分
配端末器に用いられている全ての変換器t\与えられる
。この信号はベース接地l・ランジスタフ9のエミッタ
へ抵抗器80を介して与えられる。
An oscillating signal of another local oscillator (not shown) is applied to all converters t\ used in a particular distribution terminal. This signal is applied via a resistor 80 to the emitter of the grounded base l.

この信号はタンク回路81へ与えられてその信号の振幅
を最大にされる。その信号の一部がノーイブリッド82
0入力端子へ与えられる。ハイブリッド82の出力端子
に現われたその信号は混合器78の第2の入力端子へ与
えられる。その結果、低い周波数に変換された中間局局
信号が帯域消去フィルタ83へ与えられる。その結果、
その中間周波信号はフィルタ83の低い方の通過部分を
通る。
This signal is applied to tank circuit 81 to maximize the amplitude of the signal. Part of that signal is noibrid82
0 input terminal. The signal appearing at the output terminal of hybrid 82 is applied to a second input terminal of mixer 78. As a result, the intermediate station signal converted to a lower frequency is provided to the band elimination filter 83. the result,
The intermediate frequency signal passes through the lower pass portion of filter 83.

あるいは、SAWフィルタの代りにLOフィルタを用い
ることができる。SAWフィルタは混合器78とフィル
タ83の間の信号路に挿入される。
Alternatively, an LO filter can be used instead of a SAW filter. A SAW filter is inserted in the signal path between mixer 78 and filter 83.

fm信号がベース接地トランジスタ別のエミッタへ抵抗
器85が与えられる。抵抗器85からの補償抵抗器がf
m信号を次の変換器へ伝えることができる。
The fm signal is applied to the emitter of another common base transistor by a resistor 85. The compensation resistor from resistor 85 is f
m signals can be passed on to the next transducer.

” トランジスタ84のコレクタが帯域消去フィルタ8
3の高域部分圧接続される。
” The collector of the transistor 84 is the band-stop filter 8.
3 high-frequency partial pressures are connected.

トランジスタ79へ与えられる局部発振器の信号がたと
えば436 MB2である場合には、その信号を380
肋の中間周波信号に混合することにより、混合器78の
出力信号はTVチャネル2となる。fmの88〜108
 MJiz帯であるこの信号は帯域分割フィルタ86を
経て加入者ドロップ87へ与えられる。モデA 21 
、22に接続されているデータ線88が帯域分割フィル
タ86へ接続される。したがって、フィルタ86は第3
図に示すダイプレクサ19を形成する。
For example, if the local oscillator signal applied to transistor 79 is 436 MB2, the signal is 380 MB2.
By mixing with the intermediate frequency signal of the ribs, the output signal of mixer 78 becomes TV channel 2. fm 88-108
This signal, which is in the MJiz band, is applied to a subscriber drop 87 via a band division filter 86. Model A 21
, 22 is connected to a band splitting filter 86. Therefore, the filter 86
A diplexer 19 shown in the figure is formed.

第2のチャネルがめられた時は第2の変換器が利用され
、第1のチャネルとはJ14なるチャネルに出力する。
When the second channel is selected, the second converter is used and outputs to the channel J14 which is different from the first channel.

第8図は第3図に示す相互作用ビデオモジュール28を
詳細に示すブロック図である。この図には、複数の加入
者端末器の間で共用される分配端末器におけるユニット
のブロック図が示されている。
FIG. 8 is a block diagram illustrating the interactive video module 28 shown in FIG. 3 in more detail. This figure shows a block diagram of units in a distribution terminal that is shared among a plurality of subscriber terminals.

一般に、これによりpf進型のTV受像機を改造するこ
となしに、その受像機のスクリーンに1632個までの
キャラクタを表示でき、適当に構成することにより25
6 x 256点のカラーグラフィックス表示を行うこ
とができる。
In general, this allows up to 1632 characters to be displayed on the screen of a pf TV receiver without any modification, and with appropriate configuration, up to 25 characters can be displayed on the screen of the receiver.
Color graphics display of 6 x 256 points can be performed.

この構造はデータリンク制御器と、マイクロプロセッサ
と、メモリと、ビデオ表示発生器とで構成される。
The structure consists of a data link controller, a microprocessor, memory, and a video display generator.

モデム1 (第3図)からのDB−1流が人カッ(ツフ
ァ95を介してデータリンク制御器96に接続される。
The DB-1 stream from modem 1 (FIG. 3) is connected to data link controller 96 via cable 95.

この制御1器96は出力バッファ97を介してモデム2
6(第3図)の出力データ流入力端子へ接続される。デ
ータリンク制御器96はバス98を介してマイクロプロ
セッサ99に接続され、このマイクロプロセッサはバス
lOoを介してマイクロプロセッサ23(第3図)へ接
続されるとともに、リード29を介してAチャネルビッ
ト源に接続されろ。
This controller 96 is connected to the modem 2 via an output buffer 97.
6 (FIG. 3). Data link controller 96 is connected via bus 98 to microprocessor 99 which in turn is connected via bus lOo to microprocessor 23 (FIG. 3) and via lead 29 to the A channel bit source. Be connected to.

マイクロプロセッサ99が双方向アドレスおよびデータ
バス101を介してマルチプレクサ102へ接続される
。このマルチプレクサエo2の出力端子にメモリ103
が接続され、これらのマルチプレクサ102とメモリ1
03はビデオ表示光年台o+に接続される。このビデオ
表示発生器の出力端子は変調器105を介してVHFバ
ス17(第3図)に接続される。
Microprocessor 99 is connected to multiplexer 102 via bidirectional address and data bus 101. The memory 103 is connected to the output terminal of this multiplexer o2.
are connected to these multiplexers 102 and memory 1
03 is connected to the video display light platform o+. The output terminal of this video display generator is connected via modulator 105 to VHF bus 17 (FIG. 3).

一般に、メモリ103はヘッド端部における目視データ
ベースからまたは加入者端末器から与えられるキャラク
タを格納する。ビデオ表示発生器104は、情報な■ス
クリーン上に表示するために必要とする複合ビデオ信号
を発生する。それから変調器105がこの複合ビデオ信
号を使用されていたいTVチャネルまで変調し、それを
■正ノ(スまで送る。
Generally, memory 103 stores characters provided from a visual database at the head end or from a subscriber terminal. Video display generator 104 generates the composite video signal necessary for displaying information on the screen. A modulator 105 then modulates this composite video signal to the desired TV channel and sends it to the correct address.

そうすると、加入者が主分配端末器マイクロプロセッサ
に格納されている調査表による決定に従って分配端末器
内の変換器を呼出すことを許されるものと仮定すると、
前記使用されていないTVチャネルをそれらの変換器に
よる要求に応じて呼出すことができる。
Assuming then that the subscriber is allowed to call the converter in the distribution terminal as determined by a lookup table stored in the main distribution terminal microprocessor,
The unused TV channels can be called upon request by their converters.

加入者がキーボード56(第5図)でデータを打ちこむ
と、そのデータはTV受像機の下側に表示される。要求
されている(要求は■スクリーン上に表示されている)
データを加入者が呼出すことを希望した時は、加入者は
復帰ボタンを押す。そうすると、マイクロプロセッサ9
9がそのメツセージをHDI;O様式化されたメツセー
ジにし、その情報を高速データのパケットとしてヘッド
端部へ送り、それからビデオテキストデータベースへ送
る。
When the subscriber enters data on the keyboard 56 (FIG. 5), the data is displayed on the underside of the TV receiver. being requested (the request is being displayed on the screen)
When the subscriber wishes to retrieve the data, the subscriber presses the return button. Then, the microprocessor 9
9 converts the message into an HDI;O formatted message and sends the information as high speed data packets to the head end and then to the video text database.

キーバッド55(第5図)に関して先に説明したように
してキーボード56が呼出される。分配端末器から走査
すると、データは人力バッファ95を介してデータリン
ク制御器96へ与えられ、このデータリンク制御器96
は情報を表示メモリ103へ送る。
Keyboard 56 is invoked as previously described with respect to keypad 55 (FIG. 5). When scanned from the distribution terminal, data is provided via a manual buffer 95 to a data link controller 96.
sends information to display memory 103.

ビデオ表示発生器104がそのデータ情報を前記した複
合ビデオにしてから、変調器105を介してVHF ハ
スへ送る。その複合ビデオは、放送’ffチャネルに関
して先に説明したように、加入者のTVススクリーン上
呼出される。しかし、復帰ボタンが押されると、データ
リンク制御器が表示メモリ内の情報を、選択されたタイ
ムスロットでヘッド端部へ送る。データリンク制御器は
、モトローラ社(Motroユa、工nc、 )から入
手できる6854型制御器のようなマルチプロトコルチ
ップと入力バッファ゛95および出力バッファ97で構
成される。データリンク制御器は、分配端末器のタイミ
ング・同期回路からのタイミング信号を用いて4マイク
ロプロセツサ99により制御される。
A video display generator 104 converts the data information into the composite video described above and sends it to the VHF HAS via a modulator 105. The composite video is brought up on the subscriber's TV screen as described above with respect to the broadcast 'ff channel. However, when the return button is pressed, the data link controller sends the information in the display memory to the head end in the selected time slot. The data link controller consists of a multiprotocol chip, such as the Model 6854 controller available from Motorola, Inc., and an input buffer 95 and an output buffer 97. The data link controller is controlled by a 4 microprocessor 99 using timing signals from the distribution terminal timing and synchronization circuits.

信号は2つの経路で送られる。ヘッド端部分配制御端末
器から分配端末器へ向かう向きにおいて 。
Signals are sent in two paths. In the direction from the head end distribution control terminal to the distribution terminal.

は、データリンク制御器96は、それが存在する回路へ
向けられる情報を常にめる。この機能を行うために、 (、zl 人力バッファ95が全てのフレーム中に1.
544MH2の8ビツトタイムスロツトlにおいてクロ
ックする。それから、人カバ・ンファ95は、このタイ
ムスロットの最上位のビットにおいてデータリンク制御
器96の入力端ioへ56にビット/秒でクロックする
The data link controller 96 constantly sends information directed to the circuit in which it resides. To perform this function, (,zl) the human buffer 95 stores 1.
544MH2 in 8-bit time slot l. The human cover 95 then clocks 56 bits/second into the input io of the data link controller 96 in the most significant bit of this time slot.

(b) データリンク制御器96はHDLOフラッグキ
ャラクタを常に探す。そのフラッグが検出されたとする
と、そのことがマイクロプロセッサ99へ知らされる。
(b) Data link controller 96 always looks for the HDLO flag character. If the flag is detected, the microprocessor 99 is informed accordingly.

それからデータリンク制御器96は次に受けた8ビツト
(アドレスビット)を分配端末器4のマイクロプロセッ
サ23へ送る。それらのビットがローカルVRA Mア
ドレスに一致したとすると、マイクロプロセッサはその
ことをデータリンク制御器96へ知らせて、受信モード
へ移す。
The data link controller 96 then sends the received eight bits (address bits) to the microprocessor 23 of the distribution terminal 4. If the bits match the local VRAM address, the microprocessor informs the data link controller 96 and enters receive mode.

(C) 次に受ける8ビツトは制御ビットである。(C) The next 8 bits received are control bits.

それらの8ビヴトはマイクロプロセッサ99へ送られて
、それらのビ多トの妥当性を検をされる。それらのビッ
トが妥当でないと、マイクロプロセッサは、 HD!、
O信号プロトコルを介してヘッド端部へ送られる信号を
形成する。
These eight bits are sent to microprocessor 99 to check their validity. If those bits are not valid, the microprocessor will use HD! ,
Forms the signal sent to the head end via the O signal protocol.

(d) 受信モードにおいては、データリンク制御器9
6が、それが受けたキャラクタを、1度に8ビツトずつ
マイクロプロセッサ99へ直接送る。そうするとマイク
ロプロセッサ99はこのデータをメモ!J 103の正
しい格納場所へ送る。
(d) In the reception mode, the data link controller 9
6 sends the characters it receives directly to microprocessor 99, eight bits at a time. Then, the microprocessor 99 memorizes this data! Send it to the correct storage location in J103.

(θ)データリンク制御器96が第2のフラッグを検出
するまで上記の動作は継続される。データリンク制御器
96が第2のフラッグを検出することはメツセージが終
ったことを示すものである。そのフラッグの前の16ビ
ツトは誤り検査ビットである。
(θ) The above operation continues until the data link controller 96 detects the second flag. Detection of the second flag by data link controller 96 indicates the end of the message. The 16 bits before the flag are error checking bits.

′データリンク制御器はそれらの誤り検査ビットを調べ
、妥当なメツセージを受けたかどうか判定する。もし妥
”Itxメツセージを受けたとすると、データリンク制
御器はそのことをマイクロプロセッサ99に知らせ、ア
イドリンク状態(フラッグを探すため)に戻る。そうす
ると、マイクロプロセッサはそのことをチャネルを介し
てヘッド端部へ知らせる。
'The data link controller examines these error check bits to determine whether a valid message has been received. If a valid "Itx" message is received, the data link controller informs the microprocessor 99 and returns to the idle link state (to look for the flag). Notify the department.

誤り検査が正しくないとすると、伝送が誤りであったこ
とになる。そうすると、マイクロプロセッサ99は、 
TV受像機のスクリーンの前記術に(転)+簀黄伝送誤
り刑曙蒼というようなメツセージを表示させ、それをデ
ータベースへ知らせて、信号の伝送を待つ。伝送が受け
られると、新しいキャラクタが表示されて伝送が確認さ
れる。この時には スクリーンの1番下の行に■→伝送
は訂正された牙灼僚というキャラクタが表示されること
になる。
If the error check is incorrect, then the transmission was in error. Then, the microprocessor 99
A message such as (transmission) + 珀线transmission error 盙蒼 is displayed on the screen of the TV receiver, this is notified to the database, and the transmission of the signal is waited. If the transmission is received, a new character will be displayed to confirm the transmission. At this time, on the bottom line of the screen, the character ``Gang Roryo'' whose transmission has been corrected will be displayed.

VRAMからDC3T 11へ伝送させるために、装置
全体の全てのVRAMが競争ベースでタイムスロット1
を呼出す。この競争ベースというのは、1つのVRA 
Mがチャネルを呼出している時は、そのVRAMが伝送
を終了するまで他のVRAMは伝送を行えない、という
ものである。VRAMは、受けた伝送が妥当なアイドリ
ンク状態にあるかどうかを調べることにより、そのチャ
ネルが使用されているか否かを判定する。上流側のチャ
ネルを使用できる時はアイドリンクメツセージが常に送
られるから、下流側チャネルを調べることにより上流側
の状態を判定することが可能である。
For transmission from VRAM to DC3T 11, all VRAMs in the entire device are placed in time slot 1 on a contention basis.
call. This competition base is based on one VRA.
When M is calling a channel, no other VRAM can transmit until that VRAM has finished transmitting. The VRAM determines whether the channel is in use by checking whether the received transmission is in a valid idle link state. Since idle link messages are sent whenever an upstream channel is available, it is possible to determine upstream status by examining the downstream channel.

実際の伝送はマイクロプロセッサ99により制御される
。それは、装置がアイドリンク状態になっているか否か
について、データリンク制御器96の受信部により常に
更新される。妥当なアイドリンク状態に置くために、受
信路は与えられた数似上のフレームに対してアイドリン
ク状態を続けなければならない。アイドリンク状態と妥
当なアイドリンク状態の間のフレームの数は0と4の間
の任意の数であって、マイクロプロセッサにより選択さ
れる。この遅延の目的は、 DOT−VRAMの長い伝
゛送の後でい(つかのVRAMが1度に伝送をしようと
することがないようにすることである。
The actual transmission is controlled by microprocessor 99. It is constantly updated by the receiving part of the data link controller 96 as to whether the device is in an idle link state. To be in a valid idle link state, the receive path must remain in an idle link state for a given number of similar frames. The number of frames between the idle link state and the valid idle link state is any number between 0 and 4 and is selected by the microprocessor. The purpose of this delay is to prevent several VRAMs from attempting to transmit at once after a long DOT-VRAM transmission.

加入者が自分のキーボードから送ることを望んでいると
マイクロプロセッサ99が判定したとすると、マイクロ
プロセッサは8ビツトアドレスキヤラクタ(VRAMア
ドレス)をデータリンク制御器96へ送る。そうすると
、その制御器は8ビツトフラツグフレームを発生して、
アドレスキャラクタを送る。制御器96は、それの出力
ピンに56にビット/秒のデータ流を発生することによ
り、そのアドレスキャラクタの伝送を行う。その出力は
化カッ(ッファ97へ与えられる。その出力バッファは
7番口毎のビットの後に1ビツトを付加して(64にピ
ット7秒のデータ流を形成する)。化カッ(ソファ中の
データの8ビツトはタイムスロット10間に1.544
 MHzクロックされる(1秒間に8000回)。
If the microprocessor 99 determines that the subscriber wishes to send from his keyboard, the microprocessor sends an 8-bit address character (VRAM address) to the data link controller 96. The controller then generates an 8-bit flag frame,
Send address character. Controller 96 effects the transmission of its address characters by generating a 56 bit/second data stream on its output pins. Its output is fed to a buffer 97 which adds one bit after every seventh bit (to form a data stream of 7 seconds of data at 64). 8 bits of data is 1.544 between 10 time slots
MHz clocked (8000 times per second).

それからマイクロプロセッサは制御キャラクタを有する
アドレスキャラクタ(8ビツト)を追従し、その後で英
数字キャラクタ(ASO工17ビツトと反転された表示
ビット)を追従する。その英数字キャラクタはそのマイ
クロプロセッサが送ることも希望したものである。次に
、マイクロプロセッサは、送られたキャラクタが最後の
キャラクタであることをデータリンク制御器96に知ら
せることにより、伝送を終らせる。それから、jilJ
御器96は16ピツト誤り検査メツセージと、8ピツト
フラツクメツセージとを発生してそれらを送り、その後
でアイドリンク状態に戻る。
The microprocessor then follows the address characters (8 bits) with the control characters, followed by the alphanumeric characters (ASO 17 bits and inverted display bits). The alphanumeric characters are also those that the microprocessor wishes to send. The microprocessor then terminates the transmission by notifying data link controller 96 that the character sent is the last character. Then, jilJ
Controller 96 generates and sends a 16-pit error check message and an 8-pit error check message, and then returns to the idle link state.

マイクロプロセッサ99はVRAMへの種々の人力端子
により受けられた全ての合図とデータを受け、そのVR
AMの動作を制御し、それの状態をマイクロプロセッサ
邦に知らせる。マイクロプロセッサ99はデータリンク
制御器96と、マイクロプロセッサ23へのバス100
と、マイクロプロセッサ23からのチャネルビット情報
と、マルチプレクサ102へのアドレスおよびデータバ
ス101との4つのソースから入力を受ける。
Microprocessor 99 receives all signals and data received by the various input terminals to the VRAM and
It controls the operation of the AM and informs the microprocessor of its status. Microprocessor 99 connects data link controller 96 and bus 100 to microprocessor 23.
, channel bit information from microprocessor 23 , and address and data bus 101 to multiplexer 102 .

データリンク制御器96は状態情報と8ビツトデータ語
をマイクロプロセッサ99へ送る。マイクロプロセッサ
は、それが情報をいつ送ることができるのか、および情
報をいつ受けるべきかを決定するために状態情報を使用
する。マイクロプロセッサ99はデータリンク制御器か
らのデータ語を受け、入力データが妥当であるか、およ
びそのデータ語がこのVRAMへ向けられるのかどうか
を判定するためにそれらのデータ語を使用する。そのデ
ータがVRAMへ向けられているのであれば、マイクロ
プロセッサはキャラクタをとり出し、それらのキャラク
タを適切なメモリ103の正しい場所へ送る。
Data link controller 96 sends status information and 8-bit data words to microprocessor 99. A microprocessor uses state information to determine when it can send information and when it should receive information. Microprocessor 99 receives data words from the data link controller and uses those data words to determine whether the input data is valid and whether the data word is directed to this VRAM. If the data is destined for VRAM, the microprocessor retrieves the characters and sends them to the correct location in the appropriate memory 103.

い(つかのデータはVRAMマイクロプロセッサへ向け
られる制御語である。それからマイクロプロセッサはそ
れらの制御語に対して適切な操作を行う。メツセージが
終ると、マイぞロプロセッサはコード語を発生して、デ
ータベースのための確認パケットを形成する。その後で
、データリンク制御器96はこのパケットをヘッド端部
におけるデータベースへ送る。
(Some data are control words directed to the VRAM microprocessor. The microprocessor then performs the appropriate operations on those control words. When the message is finished, the microprocessor generates a code word and , forms a confirmation packet for the database. Data link controller 96 then sends this packet to the database at the head end.

マイクロプロセッサ99はフレームごとに4Aチヤネル
までの信号ビットを受ける。分配端末器マイクロプロセ
ッサ23との以前の交信により、どの加入者がどのビッ
トに対応するかということがそれ゛に知らされている。
Microprocessor 99 receives up to 4A channels of signal bits per frame. Due to previous communication with the distribution terminal microprocessor 23, it is informed which subscriber corresponds to which bit.

マイクロプロセッサはそれらのビットを4つのレジスタ
(各VRAMに1つのレジスタ)へ送り、それらのレジ
スタ内の情報を解析する。
The microprocessor sends the bits to four registers (one register for each VRAM) and parses the information in those registers.

加入者端末器からA信号チャネルを介しての情報の転送
は、1つのスタートビットと、9個のデータビットと、
1つのストップビットとより成る非同期様式で行われろ
。したがって、マイクロプロセッサは最初はスタートビ
ットを常に探し、スタートビットが見つかったら、その
入力がキーバッド55、キーボード56等のいずれかか
らのものであるかを決定するために次のビットを使用し
、次に、次の8ビツトをデータビットと見なす。8個の
データビットを既に受けている時は、マイクロプロセッ
サはその8ビツト語を解析し、(a)データの表示、(
1))制御動作の実行、または(C)データの転送、の
3つの動作のうちの1つを行う。
The transfer of information from the subscriber terminal via the A signal channel consists of one start bit, nine data bits,
Done in an asynchronous manner with one stop bit. Therefore, the microprocessor always initially looks for a start bit, and once the start bit is found, it uses the next bit to determine whether the input is from the keypad 55, keyboard 56, etc., and then Then, the next 8 bits are considered data bits. When 8 data bits have already been received, the microprocessor parses the 8-bit word and (a) displays the data;
Perform one of three operations: 1)) execution of a control operation, or (C) transfer of data.

データを表示するために、マイクロプロセッサはキャラ
クタの色をまず設定し、それからそのデ′−夕を正しい
メモリ場所へ送る。キャラクタの色は「色設定」キーを
押すことにより前取って決定できる。本発明の一実施例
においては、色は緑または橙が選択され、異常を示す色
は緑である。
To display data, the microprocessor first sets the color of the character and then sends the data to the correct memory location. The color of the character can be determined in advance by pressing the "color setting" key. In one embodiment of the invention, the color is selected to be green or orange, and the color indicating an abnormality is green.

正しいメモリ場所というのは、ビデオ表示発生器104
によりアクセスされた時に、キャラクタがTVスクリー
ンの1番下のキャラクタ行(対話窓)に表示されるよう
なメモリアドレスである。第1のキャラクタはメモリ場
所に置かれて、 TVスクリーンの左側の縁部に現われ
る。以後のキャラクタ(31まで)は先のキャラクタの
隣の位置に置かれる。32個以上のキャラクタが入力さ
れたとすると、正しいキャラクタ位置がころがされ、T
Vスクリーンの左側で再びスタートする。
The correct memory location is the video display generator 104.
is the memory address at which the character will be displayed on the bottom character line (dialogue window) of the TV screen when accessed by . The first character is placed in a memory location and appears on the left edge of the TV screen. Subsequent characters (up to 31) are placed next to the previous character. If more than 32 characters are entered, the correct character position is rolled and T
Start again on the left side of the V-screen.

受けた8ビツトデータ語が制御キャラクタであるとする
と、マイクロプロセッサはそのキャラクタを表の中で探
し、それからめられている機能を実行するために適切な
サブルーチンを実行する。
If the received 8-bit data word is a control character, the microprocessor looks for that character in the table and then executes the appropriate subroutine to perform the desired function.

制御キャラクタの典型的な機能は次のとおりである。Typical functions of control characters are:

(1) 後退キャラクタ一対話窓の中の最後のキャラク
タは消去される。
(1) Backward character: The last character in the dialog window is deleted.

(11)削除キャラクタ一対話洛中の全てのキャラクタ
が消去される。
(11) Deletion Character All characters in one dialogue are deleted.

(II+) エスケープキャラクタ−このキャラクタは
、受ける次のキャラクタは、データではなくて、制御情
報であることをマイクロプロセッサに知らせる。たとえ
ば、加入者は、背景色のようなパラメータな変1えるこ
とを希望できる。加入者は、エスケープキャラクタボタ
ンを押し、その後で、要求されている次の色を示すキャ
ラクタボタンを押すことにより、それを行う。
(II+) Escape Character - This character tells the microprocessor that the next character received is control information rather than data. For example, a subscriber may wish to change parameters such as the background color. The subscriber does this by pressing the escape character button followed by the character button indicating the next color being requested.

種々の大きさの格子のための種々の数の色、専用チャネ
ルを用いてのDATA PACK節点、または種種の回
路網場所へのデータの伝送、タイムスロット1以外のタ
イムスロットの呼出し、光ペンによる相互作用制御、操
作棒またはキーボードカーソル、ソフトウェアのダウン
ローディングのような種々の制御を行えることは明らか
である。プログラムはデータベースにおいて利用でき、
実行のた−めにVRAMメモリにおいてダウンロードさ
れる。
Different numbers of colors for grids of different sizes, DATA PACK nodes using dedicated channels, or transmitting data to different network locations, calling timeslots other than timeslot 1, using a light pen. It is clear that various controls can be performed, such as interaction control, operating wand or keyboard cursor, software downloading. The program is available in the database,
Downloaded in VRAM memory for execution.

復帰キャラクタを受けると、マイクロプロセッサ99は
、情報パケットを送るために必要なアドレスメツセージ
と制御メツセージを発生し、その情報をデータリンク制
御器96へ送る。それから、マイクロプロセッサは対話
窓の中のキャラクタを、各キャラクタのためのデータの
8ビツトを対応するメモリ場所からとり、それをデータ
リンク制御器へ与えることにより、データベースへ送る
。最後のキャラクタが送られると、データリンク制御器
が誤り検奔ビットとフラワービットを発生できるように
、マイクロプロセッサはそれをデータリンク制御器に知
らせる。また、メツセージが送られたことを加入者に知
らせるために、マイクロプロセッサは表示されている全
てのキャラクタを反転させる。
Upon receiving the return character, microprocessor 99 generates the address and control messages necessary to send the information packet and sends the information to data link controller 96. The microprocessor then sends the characters in the dialog window to the database by taking eight bits of data for each character from the corresponding memory location and providing it to the data link controller. When the last character is sent, the microprocessor signals it to the data link controller so that it can generate error detection bits and flower bits. The microprocessor also inverts all displayed characters to notify the subscriber that a message has been sent.

ABCjエエ様式を保持させるために、色を選択するた
めにメモリで用いられた7番目のビットは、ASOエエ
キャラクタの正しいビットで置き換えられる。
To preserve the ABCj style, the 7th bit used in memory to select the color is replaced with the correct bit of the ASO character.

それから、ヘッド端部のデータベースからの確認信号を
マイクロプロセッサは待ち、その確認信号を受けた時に
動作を終了する。確認を2秒以内に受けた時、または誤
ったシーケンス番号を受けた時は、マイクロプロセッサ
はメツセージを再び送る。メツセージの再送信は3回ま
で試みられる。
The microprocessor then waits for a confirmation signal from the head end database and terminates its operation upon receiving the confirmation signal. If confirmation is received within two seconds or if an incorrect sequence number is received, the microprocessor will resend the message. Retransmission of the message will be attempted up to three times.

その3回が全て失敗した時は、マイクロプロセッサは対
話窓の上の行に8”伝送紳異状冊と表示し、全てのキャ
ラクタを再び反転させる。
If all three attempts fail, the microprocessor displays 8" Transmission Failure on the top line of the dialogue window and inverts all characters again.

そうすると、希望によっては加入者は復帰キーを押すこ
とによりキャラクタの再送信ができる。
If desired, the subscriber can then retransmit the character by pressing the return key.

マイクロプロセッサにより受けられる第3の信号源は、
マイクロプロセッサ23により発生される制御信号源で
ある。それらの信号は、各マイクロプロセッサの非同期
ポートを用いる直列線を介して非同期モードで受けられ
る。その線は、加入者の要求するサービス、加入者のア
ドレス、加入者の使用するタイムスロット、についての
情報を分配端末器の制御器からVRAMへ送るために用
いられる。加入者がキーボードをターンオフすると、゛
その情報はVRAMのマイクロプロセッサ99へ送ら−
れる。
A third signal source received by the microprocessor is
A control signal source generated by microprocessor 23. The signals are received in asynchronous mode via serial lines using the asynchronous ports of each microprocessor. The line is used to send information from the distribution terminal controller to the VRAM about the service requested by the subscriber, the subscriber's address, and the time slot used by the subscriber. When the subscriber turns off the keyboard, the information is sent to the VRAM microprocessor 99.
It will be done.

逆方向へはVRAMはビデオ表示発生器を使用できるこ
とをマイクロプロセッサ99に知らせ、接続が終るとV
RAMは、加入者が接続して以来の加入者が発生した確
認パケットの総数を送る。
In the reverse direction, the VRAM signals the microprocessor 99 that it can use the video display generator, and once the connection is completed, the VRAM
The RAM sends the total number of confirmation packets that the subscriber has generated since the subscriber connected.

VRA、Mマイクロプロセッサ99との間で交信された
最後の信号群はメモリバス101においで見出される。
The final set of signals communicated to and from the VRA,M microprocessor 99 are found on the memory bus 101.

そのメモリバスは12ビツトアドレスバスと8ビツト双
方向データバスとで構成される。このバスは、データリ
ンク制御器96から受けた情報を、TVスクリーン上の
正しい位置に出現させるためにVRAMメモリ103の
正しい位置に置くのにマイクロプロセッサにより使用さ
れる。“そのメモリノ々スは、メモリ内に格納されてい
て、TVスクリーン上に表示される情報を検索し、その
情報をパケットの形でヘッド端部のデータベースへ送る
ためにも用いられる。
The memory bus consists of a 12-bit address bus and an 8-bit bidirectional data bus. This bus is used by the microprocessor to place information received from data link controller 96 into the correct location in VRAM memory 103 in order to appear in the correct location on the TV screen. “The memory node is also used to retrieve information stored in memory and displayed on the TV screen and send that information in packets to a database at the end of the head.

VRA Mは512(増加できる)の8ビツトバイトよ
り成る完全に独立したメモリブロックを有する。
VRAM has a completely independent memory block of 512 (increasable) 8-bit bytes.

それらのメモリブロックはVRAMマイクロプロセッサ
99とビデオ表示発生器104により呼出される。
These memory blocks are accessed by VRAM microprocessor 99 and video display generator 104.

VRAMマイクロプロセッサは全てのメモリブロックを
メモリバス101を介して並列に呼出す。12の加入者
に対しては4つのビデオ表示発生器を設けると好適であ
るが、使用数は経験されるトラヒック数に依存する。各
ビデオ表示発生器は1つのメモリブロックを他とは独立
に呼出す。ビデオ表示発生器はメモリブロックの内容を
正常にアドレスし、読出す。しかし、メモリを呼出そう
とした時にはいつでもマイクロプロセッサがビデオ表示
発生器を動作させなくするように、マルチプレックスゲ
ート102が含まれる。
The VRAM microprocessor accesses all memory blocks in parallel via memory bus 101. It is preferred to have four video display generators for twelve subscribers, but the number used depends on the amount of traffic experienced. Each video display generator accesses one memory block independently of the others. The video display generator normally addresses and reads the contents of the memory block. However, a multiplex gate 102 is included so that the microprocessor disables the video display generator whenever memory is attempted to be recalled.

各ビデオ表示発生器は大規模集積回路であって、メモリ
からデータを読出し、英数字またはグラフィックの表示
を発生できるようにする複合ビデオ信号を発生する。そ
れらの回路は米国のゼネラル・インスツルメント(Ge
neral Instrument )のような製造者
から入手できる。複合ビデオは、変調器105により、
使用されていないテレビジョン・′チャネルまで変調さ
れる。それから前記したようにしてVHF分配バス】7
へ送られる。
Each video display generator is a large scale integrated circuit that reads data from memory and generates a composite video signal that allows alphanumeric or graphic displays to be generated. Those circuits were manufactured by General Instruments (Ge) in the United States.
neral Instrument). The composite video is output by modulator 105 to
Even unused television channels are modulated. Then, as described above, the VHF distribution bus]7
sent to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の装置のブロック図、 第2図は本発明において使用するのに好適な周波数図、 第3図は加入者分配端末器のブロック図、第4図はヘッ
ド端部装置のブロック図、第5図は加入者端末器のブロ
ック図、 第6図は加入者端末器の一部の詳しいブロック図、 第7図は加入者分配端末器における相互作用ビデオモジ
ュールの端末器、 第8図は加入者分配端末器に用いられる変換器の詳しい
ブロック図である。 3・・・分岐伝送線、4・・・加入者分配端末器、5゜
20・・・加入者ドロップ、6・・・加入者端末器、7
・・・制御信号発生器、11・・・分配制御端末器、1
2・・・データ格納制御器、16・・・高域フィルタ、
23 、35 、53 、99・・・マ・fクロプロセ
ッサ、25・・・低域フィルタ、27・・・同期回路、
邦・・・相互作用ビデオモジュール。 出願人代理人 猪 股 清
1 is a block diagram of the apparatus of the present invention; FIG. 2 is a frequency diagram suitable for use in the present invention; FIG. 3 is a block diagram of a subscriber distribution terminal; and FIG. 4 is a block diagram of a head end device. 5 is a block diagram of a subscriber terminal; FIG. 6 is a detailed block diagram of a part of the subscriber terminal; FIG. 7 is a terminal of an interactive video module in a subscriber distribution terminal; FIG. 8 is a detailed block diagram of a converter used in a subscriber distribution terminal. 3... Branch transmission line, 4... Subscriber distribution terminal, 5゜20... Subscriber drop, 6... Subscriber terminal, 7
...Control signal generator, 11...Distribution control terminal device, 1
2...Data storage controller, 16...High-pass filter,
23, 35, 53, 99... Macro processor, 25... Low pass filter, 27... Synchronous circuit,
Country: Interaction video module. Applicant's agent Kiyoshi Inomata

Claims (1)

【特許請求の範囲】 (1)中央局と、複数の加入者分配端末器と、前記中央
局を前記各分配端末器へ接続する樹木型伝送装置と、を
備え、 前記各分配端末器は、複数の加入者端末器のそれぞれ1
つに接続するための複数の別々の加入者ドロップを含み
、 前記各中央局と、各分配端末器と、各加入者端末器とは
、デジタル信号を送信および受信するための装置を含み
、それにより各加入者端末器からのデータを前記中央局
へ伝えることができ、 前記中央局は、複数の別々のチャネル内に配置されたテ
レビジ目ン信号源と、各加入者端末器ごとにその端末器
がアクセスできるチャネルの表な発生するための装置と
をも備え、前記各加入者端末器は、テレビジョン端末器
と請求められた1つのテレビジョン・チャネルを指定す
るため2に手動操作できる装置と、前記要求されたチャ
ネルに依存してデジタル・チャネル要求信号を発生する
ための装置とを備え、前記各加入者分配端末器は、それ
ぞれの端末器にテレビジョン・チャネルを送るためにそ
れぞれの加入者ドロップにそれぞれ接続される複数のテ
レビジョン変換器と、前記デジタル・チャネル要求信号
を要求するデジタル信号を各加入者端末器へくり返えし
送り、端末器によりアクセスできるチャネルの前記表を
前記中央局から受けてその表を格納し、かつ前記要求信
号を各端末器ごとに前記表と比較するために構成された
マイクロプルセッサ装置と、それぞれの端末器へ要求さ
れたアクセス可能なチャネルを供給するために各変換器
を制御する装置と、を備えたことを特徴とする双方向ケ
ーブルテレビジョン制御および伝送装置。 (2、特許請求の範囲の第1項に記載の装置であって、
各分配端末器は前記加入者端末器からのチャネル要求信
号に関するデータを前記中央局へ送るように構成されて
いることを特徴とする装R8 (3)特許請求の範囲の第1項に記載の装置であって、
前記変換器制御装置は、可変発振器を含み、この可変発
振器はそれの発振周波数を制御するための入力装置を有
し、前記マイクロプロセッサ装置は加入者端末器から受
ける最後のチャネル要求信号として情報を格納し、受け
た信号を格納されている信号と比較し、受けた信号と前
記格納されている信号の間の変化を検出した時だけ命令
を前記入力装置へ4えろように構成されたことを特徴と
する装置。 (4)特許請求の範囲の第2項に記載の装置であって、
各変換器がどのテレビジョン・チャネルを対応する前記
加入者装置へ与えるかを示す使用信号を格納するための
加入者分配端末器における装置と、前記加入者分配端末
器をボールするようにされた中央制御装置と、前記使用
信号に対応する信号を中央制御装置へ送るために伝送媒
体へ与えるための前記端末器における装置とを更に含む
ことを特徴とする装置。 (5)%許請求の範囲の第1項に記載の装置であって、
加入者分配端末器は各加入者ドロップを走査するための
装置を含み、前記各加入者端末器はラデムと、デジタル
形式の前記テレビジョン要求信号を加入者ドロップヘ力
えるためにモデムへ加えるための装置と、選択されたチ
ャネルを受けるためにテレビジョン端末器を加入者ドロ
ップへ接続するための装置と、キーボードデータ信号発
生端末器と、このキーボードデータ信号発生端末器を制
御信号発生装置に接続1−るデータバスとを含むことを
特徴とする装置。 (6)特許請求の範囲の第5項に記載の装置であって、
制御信号発生装置は、異なる周波数でテレビジョン信号
を有する加入者ドロップにより伝えられる時分割多重化
信号の所定のチャネルにおいて2進コード化された信号
として前記テレビジョン・サービス要求信号を発生し、
かつ与えるようにされたことを特徴とする装置。 (7)特許請求の範囲の第1項に記載の装置であって、
前記分配端末器は複数のテレビジョン・チャネルを含む
テレビジョン信号を受けるためのバスを備え、各変換器
の入力端子はそのバスに接続され、各変換器は制御信号
により決定される周波数を有する信号を発生する可変周
波数局部発振器と、テレビジョン信号と局部発振器から
の信号を受け、中間周波信号を出力するための混合器と
、中間周波信号と第2の局部発振器信号を受ける第2の
混合器とを備え、複数の前記変換器中の第2の混合器に
接続されて、所定の固定周波数信号を出力する第2の局
部発振器を更に含むことを特徴とする装置。 (8)特許請求の範囲の第7項に記載の装置であって、
第1の複数の変換器に類似する第2の複数の変換器を更
に備え、各館2の変換器の入力端子と出力端子は第1の
複数の変換器の1つの変換器に並列に接続され、第2の
複数の前記変換器中の第2の混合器に接続され、第2の
所定の周波数を出力する第3の局部発振器を更に含むこ
とを特徴とする装置。 (9)特許請求の範囲の第7項に記載の装置であって、
各可変周波数局部発振器はデジタル制御されるフェーズ
ロックループで構成され、データ信号を前記各フェーズ
ロックループへ与えることにより各可変周波数局部発振
器の周波数を制御できるマイクロプロセッサと、各加入
者ドロップをマイクロプロセッサに接続し、前記各ドロ
ップから受けたデジタル信号を刺訳して、それらの信号
をマイクロプロセッサへ与えるモデム装置とを更に含み
、それにより、関連する変換器が接続される加入者ドロ
ップに対応するフェーズロックループにデータ信号が与
えられることを特徴とする装置。
[Scope of Claims] (1) A central station, a plurality of subscriber distribution terminals, and a tree-shaped transmission device connecting the central station to each of the distribution terminals, each distribution terminal comprising: 1 for each of multiple subscriber terminals
each central office, each distribution terminal, and each subscriber terminal includes equipment for transmitting and receiving digital signals; data from each subscriber terminal can be conveyed to the central office by means of a television signal source located in a plurality of separate channels, and for each subscriber terminal, the terminal each subscriber terminal is manually operable to designate one television channel claimed as a television terminal; and an apparatus for generating a digital channel request signal in dependence on the requested channel, wherein each subscriber distribution terminal is configured to transmit a television channel to a respective terminal. a plurality of television converters each connected to a subscriber drop, and repeatedly transmitting a digital signal requesting said digital channel request signal to each subscriber terminal, said list of channels accessible by said terminal; a microprocessor device configured to receive from said central station a table thereof, and to compare said request signal with said table for each terminal; A two-way cable television control and transmission apparatus comprising: an apparatus for controlling each converter to provide a channel; (2. The device according to claim 1,
(3) The device according to claim 1, characterized in that each distribution terminal is configured to send data relating to channel request signals from the subscriber terminals to the central office. A device,
The converter control device includes a variable oscillator having an input device for controlling its oscillation frequency, and the microprocessor device receives information as the last channel request signal received from the subscriber terminal. and is configured to compare the received signal with a stored signal and to send a command to the input device only when a change between the received signal and the stored signal is detected. Featured device. (4) The device according to claim 2,
a device in the subscriber distribution terminal for storing a usage signal indicating which television channel each converter provides to the corresponding subscriber unit; and a device adapted to ball the subscriber distribution terminal. The apparatus further comprises a central control unit and a device at the terminal for providing a signal corresponding to the usage signal onto a transmission medium for transmission to the central control unit. (5) The device according to claim 1,
The subscriber distribution terminal includes equipment for scanning each subscriber drop, and each subscriber terminal includes a radem and a modem for applying the television request signal in digital form to the subscriber drop. a device for connecting a television terminal to a subscriber drop for receiving a selected channel; a keyboard data signal generating terminal; and connecting the keyboard data signal generating terminal to a control signal generating device. - a data bus. (6) The device according to claim 5,
a control signal generator generates the television service request signal as a binary coded signal in a predetermined channel of a time division multiplexed signal carried by subscriber drops having television signals at different frequencies;
A device characterized in that it is adapted to give and. (7) The device according to claim 1,
The distribution terminal comprises a bus for receiving a television signal including a plurality of television channels, the input terminal of each converter is connected to the bus, and each converter has a frequency determined by a control signal. a variable frequency local oscillator for generating the signal; a mixer for receiving the television signal and the signal from the local oscillator and outputting an intermediate frequency signal; and a second mixer for receiving the intermediate frequency signal and the second local oscillator signal. and further comprising a second local oscillator connected to a second mixer of the plurality of converters and outputting a predetermined fixed frequency signal. (8) The device according to claim 7,
further comprising a second plurality of transducers similar to the first plurality of transducers, the input and output terminals of the transducers of each building 2 being connected in parallel to one transducer of the first plurality of transducers; and further comprising a third local oscillator connected to a second mixer in a second plurality of said converters and outputting a second predetermined frequency. (9) The device according to claim 7,
Each variable frequency local oscillator consists of a digitally controlled phase-locked loop, with a microprocessor capable of controlling the frequency of each variable frequency local oscillator by applying a data signal to each said phase-locked loop, and a microprocessor that controls each subscriber drop. a modem device connected to the subscriber drop for translating the digital signals received from each said drop and providing those signals to the microprocessor, so that the phase corresponding to the subscriber drop to which the associated converter is connected; A device characterized in that a data signal is applied to the lock loop.
JP58150437A 1983-08-19 1983-08-19 Bidirectional cable television controlling and transmitting device Pending JPS6054584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58150437A JPS6054584A (en) 1983-08-19 1983-08-19 Bidirectional cable television controlling and transmitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58150437A JPS6054584A (en) 1983-08-19 1983-08-19 Bidirectional cable television controlling and transmitting device

Publications (1)

Publication Number Publication Date
JPS6054584A true JPS6054584A (en) 1985-03-29

Family

ID=15496905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58150437A Pending JPS6054584A (en) 1983-08-19 1983-08-19 Bidirectional cable television controlling and transmitting device

Country Status (1)

Country Link
JP (1) JPS6054584A (en)

Similar Documents

Publication Publication Date Title
US4484218A (en) Video distribution control system
US4430731A (en) Video and data distribution module with subscriber terminal
US4623920A (en) Cable network data transmission system
JP2863134B2 (en) Nodal frame store for storing video and audio frames
US5565908A (en) Bi-directional system for providing information, management, and entertainment services
US4538174A (en) Two-way subscriber TV system with multiple subscriber&#39;s sets
WO1993006669A1 (en) Digital telephone, cable tv system and local exchange bypass network
US5043884A (en) Communications installation with communications terminal equipment provided with prescribed functions defined and controlled by a communications installation with information transmission
EP1112640A1 (en) Home network system for two-way multimedia service
JPS6054584A (en) Bidirectional cable television controlling and transmitting device
JPS6046633A (en) Two-way community antenna television system
JP2825000B2 (en) CATV distribution control method
EP0132465A1 (en) Video distribution control system
JP3328507B2 (en) Transmission device, reception device, and communication system
EP0132464A1 (en) Video and data distribution module with subscriber terminal
JPS6039986A (en) Catv system
EP0118161A1 (en) Switching system
JPS59100679A (en) Polling system in bidirectional catv system
JP2901314B2 (en) Channel allocating device for CATV receiver
JP2865810B2 (en) Bus control device for CATV receiver
JPS6127952B2 (en)
JP2605889B2 (en) Closed area wired communication device
CA1313405C (en) Message delivery system
JPS6163174A (en) Information control device
JPS61281739A (en) Cable television communication system