JPS6054052A - 処理継続方式 - Google Patents

処理継続方式

Info

Publication number
JPS6054052A
JPS6054052A JP58160522A JP16052283A JPS6054052A JP S6054052 A JPS6054052 A JP S6054052A JP 58160522 A JP58160522 A JP 58160522A JP 16052283 A JP16052283 A JP 16052283A JP S6054052 A JPS6054052 A JP S6054052A
Authority
JP
Japan
Prior art keywords
processor
control information
storage area
processing
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58160522A
Other languages
English (en)
Inventor
Seiichi Yajima
矢島　誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58160522A priority Critical patent/JPS6054052A/ja
Priority to DE8484110388T priority patent/DE3483636D1/de
Priority to CA000462209A priority patent/CA1208796A/en
Priority to EP84110388A priority patent/EP0136560B1/en
Priority to US06/646,966 priority patent/US4709325A/en
Publication of JPS6054052A publication Critical patent/JPS6054052A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/203—Failover techniques using migration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野の説明〕 本発明は、疎結合マルチプロセノザンステムにおいて、
一つのプロセッサのダウン時、該プロセッサで実行して
いた処理を他のプロセッサに、高速で容易に継続させる
処理継続方式に関する。
疎結合マルチプロセッサシステム（ＬＯＯ８ＥＬＹＣＯ
ＵＰＬＥＤ　ＭＵＬＴＩ−ＰＲＯＣＥＳＳＯＲＳＹＳＴ
ＥＭ）とは。
複数のプロセッサを有するシステムにおいて。
それぞれのプロセッサに独立したオペレーティングシス
テムを持ち、複数のプロセ、すが共通の周辺装置を利用
できるようになっているシステムをいう。
これに対して、密結合マルチプロセノザンスｆム（ＴＩ
ＧＨＴＬＹ　Ｃ０ＵＰＬＥＤ　ＭＵＬＴＩ−ＰＲＯＣＥ
ＳＳＯＲ８ＹＳＴＥＭ　）とけ、複数のプロセッサを有
するシステムにおいて、１つのオペレーティング／ステ
ムによって複数のプロセッサが動作するシステムをいう
。
〔従来技術の説明〕
従来の疎結合マルチプロセッサシステムにおいては、一
つのプロセッサのダウン時に該プロセッサ上で実行して
いた処理を他のプロセッサで継続して続行するために、
プロセッサ間に通信手段を設け、該通信手段により制御
情報の引き渡しを行なっていた。
しかし、他のプロセッサに高速に処理を引き継がせるた
めには、ダウンしたプロセッサから他のプロセッサに詳
細な制御情報を大量に渡す必要があり、これら制御情報
の引き渡しに前述の通信手段を使用すると、オーバヘッ
ドが大きくなる問題があった。そのために実際には、あ
るプロセッサのダウン時に、その時点の該プロセッサの
処理をそのまま他プロセツサに引き継がせることは行な
っておらず、処理の切れ目の時点でダウンしたプロ茎ノ
サがら他プロセツサへ制御情報を引き渡し、一つのプロ
セッサのダウン時には他プロセツサは処理の切れ目の時
点にもどって処理の再実行を行なう方法が採られていた
。しかし、この方法では、一つのプロセッサのダウン時
の処理を、他プロセツサに高速で引き継がせるという目
的は、達成できない。
〔発明の詳細な説明〕
本発明の目的は、疎結合マルチプロセッサシステムにお
いて、一つのプロセッサのダウン時の処理を他プロセツ
サに高速かつ容易に引き継がせることができる。疎結合
マルチプロセッサシステムにおけるプロセッサダウン時
の処理継続方式を提供することにある。
〔発明の構成〕
本発明によれば、複数のプロセッサを有する疎結合マル
チプロセッサシステムにおいて、前記複数のプロセッサ
が共有する共有メモリを備え、該共有メモリには、各プ
ロセッサに対応する制御情報格納領域が割り当てられて
おり、各プロセッサは、自己の制御情報を更新する都度
。
更新した制御情報を前記共有メモリの自己に割り当てら
れた前記制御情報格納領域に書き出す手段を備えており
、一つのプロセッサがシステムダウンしたとき、他のプ
ロセッサは、ダウンしたプロセッサが管理している前記
共有メモリの前記制御情報格納領域の制御情報を読み取
り。
かつ該読み取った制御情報を基に、ダウンしたプロセッ
サが行なっていた処理を引き継ぐことを特徴とする処理
継続方式が得られる。
〔この発明の詳細な説明〕
次に９本発明の実施例について２図面を参照して、詳細
に説明する。
第１図を参照すると６本発明の一実施例による疎結合マ
ルチプロセッサが示されている。本実施例は、２台のプ
ロセッサ１及び２が疎結合されたマルチプロセッサシス
テムである。第１図において、１１はプロセッサ１の主
メモリ部であり、２１はプロセッサ２の主メモリ部であ
る。そして、３は、２各プロセッサ１，２の制御情報を
格納する共有メモリ部である。共有メモリ′５は、２台
のプロセッサ１及び２によって共有され、２台のプロセ
ッサ１及び２がいずれもアクセスできるものである。
プロセッサ１の主メモリ部１１ば、プロセッサ１におけ
る処理を実行するプログラムを格納するプログラム格納
領域１ｉａと、プロセッサ１における処理を実行するの
に必要な制御情報を格納する制御情報格納領域１ｉｂと
、プロセッサ２の制御情報を格納する制御情報格納領域
１１ｃとから構成されている。
プロセッサ２の主メモリ部２１は、プロセッサ２におけ
る処理を実行するプログラムを格納するプログラム格納
領域２１ａと、プロセッサ２における処理を実行するの
に必要な制御情報を格納する制御情報格納領域２１ｂと
、プロセッサ１の制御情報を格納する制御情報格納領域
２１ｃとから構成されている。
共有メモリ部６は、プロセッサ１の制御情報を格納する
制御情報格納領域３ａと、プロセッサ２の制御情報を格
納する制御情報格納領域３ｂとから構成される装置 プロセッサ１は、プログラム格納領域１１ａのプログラ
ム実行処理における制御情報１１ｂの更新の都度、共有
メモリ部６のプロセッサ１制御情報格納領域３ａに更新
制御情報を書き込む手段を備えている。従って、プロセ
ッサ１の制御情報格納領域１１ｂの最新制御情報と全く
同じ制御情報が、共有メモリ部６のプロセッサ１制御情
報格納領域６ａに存在する。又、プロセッサ２は、プロ
グラム格納領域２１ａのプログラム実行処理における制
御情報２ｉｂの更新の都度、共有メモリ部３のプロセッ
サ１制御情報格納領域６ｂ°に更新制御情報を書き込む
手段を備えている。
これにより、プロセッサ２の制御情報格納領域２’ｌｂ
の最新制御情報と全く同じ制御情報が、共有メモリ部乙
のプロセッサ２制御情報格納領域ろｂに存在する。
プロセッサ２は共有メモリ部乙のプロセッサ１制御情報
格納領域６ａの制御情報を読み取ることができ、そして
読み取った制御情報をプロセッサ２の制御情報として主
メモリ部２１の制御情報格納領域２１ｃに格納すること
ができる。
同様に、プロセッサ１は共有メモリ部６のプロセッサ２
制御情報格納領域６ｂの制御情報を読み取ることができ
、そしてその読み取った制御情報をプロセッサ１の制御
情報として主メモリ部１１の制御情報格納領域１１ｃに
格納することができる。
次にプロセッサ１が処理の途中でダウンしたときの動作
について説明する。プロセッサ１がダウンしたことをプ
ロセッサ２が知ることにより、共有メモリ部３の領域３
ａに存在しているダウンしたプロセッサ１の最新制御情
報と全く同じ制御情報を、プロセッサ２が自分のプロセ
ッサ１制御情報格納領域２１Ｃに読み取り、プロセッサ
２の制御情報とすることにより、プロセッサ１の処理で
必要な制御情報が全てプロセッサ２の制御下に移る。そ
してプロセッサ２はプロセッサ１からの制御情報により
、プロセッサ１で中断された処理を高速で引き継ぎ、そ
して続行することができる。
〔発明の詳細な説明〕
本発明には以上説明したように、疎結合マルチプロセッ
サシステムにおいて、共有メモリ部を設けて、容易に制
御情報を送受信し得る構成を取ることにより、一つのプ
ロセッサのダウン時の処理を他プロセツサに高速かつ容
易に引き継がせることが可能となる効果がある。
【図面の簡単な説明】
第１図は２台のプロセンサが疎結合された本発明の一実
施例に係るマルチプロセッサシステムの構成図である。 １・・・プロセッサ、１１・・・プロセッサ１の主メモ
リ部、１１ａ・・・プログラム格納領域、１１ｂ・・・
プロセッサ１制御情報格納領域、１１Ｃ・・・プロセッ
サ２制御情報格納領域。 ２・・・プロセッサ、２１・・・プロセッサ２の主メモ
リ部、２１ａ・・・プログラム格納領域、２１ｂ・・・
プロセ、す２制御情報格納領域、２１ｃ・・・プロセッ
サ１制御情報格納領域。 ６・・・共有メモリ部、３ａ・・・プロセッサ１制御情
報格納領域、３ｂ・・・プロセッサ２制御情報格納領域
。

Claims (1)

    【特許請求の範囲】
  1. １、複数のプロセッサを有する疎結合マルチプロセッサ
    システムにおいて、前記複数のプロセッサが共有する共
    有メモリを備え、該共有メモリには、各プロセッサに対
    応する制御情報格納領域が割り当てられており、各プロ
    セッサは、自己の制御情報を更新する都度、更新した制
    御情報を前記共有メモリの自己に割り当てられた前記制
    御情報格納領域に書き出す手段を備えており、一つのプ
    ロセッサがシステムダウンしたとき、他のプロセッサは
    、ダウンしたプロセッサが管理している前記共有メモリ
    の前記制御情報格納領域の制御情報を読み取り、かつ該
    読み取った制御情報を基に、ダウンしたプロセッサが行
    なっていた処理を引き継ぐことを特徴とする処理継続方
    式。。
JP58160522A 1983-09-02 1983-09-02 処理継続方式 Pending JPS6054052A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58160522A JPS6054052A (ja) 1983-09-02 1983-09-02 処理継続方式
DE8484110388T DE3483636D1 (de) 1983-09-02 1984-08-31 Lose gekoppeltes multiprozessorsystem faehig zur uebertragung einer steuersignalmenge unter verwendung eines gemeinsamen speichers.
CA000462209A CA1208796A (en) 1983-09-02 1984-08-31 Loosely coupled multiprocessor system capable of transferring a control signal set by the use of a common memory
EP84110388A EP0136560B1 (en) 1983-09-02 1984-08-31 Loosely coupled multiprocessor system capable of transferring a control signal set by the use of a common memory
US06/646,966 US4709325A (en) 1983-09-02 1984-09-04 Loosely coupled multiprocessor system capable of transferring a control signal set by the use of a common memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58160522A JPS6054052A (ja) 1983-09-02 1983-09-02 処理継続方式

Publications (1)

Publication Number Publication Date
JPS6054052A true JPS6054052A (ja) 1985-03-28

Family

ID=15716773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58160522A Pending JPS6054052A (ja) 1983-09-02 1983-09-02 処理継続方式

Country Status (5)

Country Link
US (1) US4709325A (ja)
EP (1) EP0136560B1 (ja)
JP (1) JPS6054052A (ja)
CA (1) CA1208796A (ja)
DE (1) DE3483636D1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243766A (ja) * 1985-08-21 1987-02-25 Hitachi Ltd 共用資源の状態管理方式
JPS62105247A (ja) * 1985-10-29 1987-05-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション デ−タ・ベ−ス・システムの管理方法
JPH01315836A (ja) * 1988-06-15 1989-12-20 Nec Corp 中央処理装置と前置処理装置との間の同期合わせ方式
JPH05342032A (ja) * 1992-06-10 1993-12-24 Stanley Electric Co Ltd ビル管理システムのバックアップ方法
WO2000070461A1 (fr) * 1999-05-13 2000-11-23 Fujitsu Limited Procede de commande de donnees d'heritage dans un systeme informatique combine
JP2012099000A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 情報処理装置
US10579489B2 (en) 2015-07-30 2020-03-03 Mitsubishi Electric Corporation Program execution device, program execution system, and program execution method

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851988A (en) * 1986-03-31 1989-07-25 Wang Laboratories, Inc. Loosely-coupled computer system using global identifiers to identify mailboxes and volumes
US4815076A (en) * 1987-02-17 1989-03-21 Schlumberger Technology Corporation Reconfiguration advisor
US4926320A (en) * 1987-04-07 1990-05-15 Nec Corporation Information processing system having microprogram-controlled type arithmetic processing unit
US5201040A (en) * 1987-06-22 1993-04-06 Hitachi, Ltd. Multiprocessor system having subsystems which are loosely coupled through a random access storage and which each include a tightly coupled multiprocessor
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
US4847830A (en) * 1987-12-02 1989-07-11 Network Equipment Technologies, Inc. Method and apparatus for automatic loading of a data set in a node of a communication network
AU620063B2 (en) * 1987-12-02 1992-02-13 Network Equipment Technologies, Inc. Method and apparatus for automatic loading of a data set in a node of a communication network
JP2572136B2 (ja) * 1988-03-14 1997-01-16 ユニシス コーポレーシヨン 多重処理データシステムにおけるロック制御方法
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
CA2011807C (en) * 1989-03-20 1999-02-23 Katsumi Hayashi Data base processing system using multiprocessor system
AU651321B2 (en) * 1989-09-08 1994-07-21 Network Appliance, Inc. Multiple facility operating system architecture
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
AU641288B2 (en) * 1990-09-28 1993-09-16 Fujitsu Limited Message control method for data communication system
JPH04367963A (ja) * 1991-06-15 1992-12-21 Hitachi Ltd 共有記憶通信方法
JPH0553848A (ja) * 1991-08-26 1993-03-05 Mitsubishi Electric Corp フオールトトレラントシステム
JP2500038B2 (ja) * 1992-03-04 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・コンピュ―タ・システム、フォ―ルト・トレラント処理方法及びデ―タ処理システム
US5317739A (en) * 1992-03-30 1994-05-31 International Business Machines Corp. Method and apparatus for coupling data processing systems
CA2137157A1 (en) * 1992-06-12 1993-12-23 Edward R. Sederlund Stealth interface for process control computers
JPH0713838A (ja) * 1993-06-14 1995-01-17 Internatl Business Mach Corp <Ibm> エラーの回復方法及び装置
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
US5841963A (en) * 1994-06-08 1998-11-24 Hitachi, Ltd. Dual information processing system having a plurality of data transfer channels
GB2290141B (en) * 1994-06-09 1998-03-25 Smiths Industries Plc Fuel-gauging systems
US5566297A (en) * 1994-06-16 1996-10-15 International Business Machines Corporation Non-disruptive recovery from file server failure in a highly available file system for clustered computing environments
EP0690597A1 (en) * 1994-06-30 1996-01-03 Hughes Aircraft Company A system utilizing built-in redundancy switchover control
US5761403A (en) * 1995-05-17 1998-06-02 Nec Corporation Failure recovery system and failure recovery method in loosely coupled multi-computer system, and medium for storing failure recovery program
US5828889A (en) * 1996-05-31 1998-10-27 Sun Microsystems, Inc. Quorum mechanism in a two-node distributed computer system
EP0825506B1 (en) 1996-08-20 2013-03-06 Invensys Systems, Inc. Methods and apparatus for remote process control
US6691183B1 (en) 1998-05-20 2004-02-10 Invensys Systems, Inc. Second transfer logic causing a first transfer logic to check a data ready bit prior to each of multibit transfer of a continous transfer operation
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
US7089530B1 (en) 1999-05-17 2006-08-08 Invensys Systems, Inc. Process control configuration system with connection validation and configuration
WO2000070417A1 (en) 1999-05-17 2000-11-23 The Foxboro Company Process control configuration system with parameterized objects
US6754885B1 (en) 1999-05-17 2004-06-22 Invensys Systems, Inc. Methods and apparatus for controlling object appearance in a process control configuration system
US7096465B1 (en) 1999-05-17 2006-08-22 Invensys Systems, Inc. Process control configuration system with parameterized objects
US7272815B1 (en) 1999-05-17 2007-09-18 Invensys Systems, Inc. Methods and apparatus for control configuration with versioning, security, composite blocks, edit selection, object swapping, formulaic values and other aspects
US6788980B1 (en) 1999-06-11 2004-09-07 Invensys Systems, Inc. Methods and apparatus for control using control devices that provide a virtual machine environment and that communicate via an IP network
US6501995B1 (en) 1999-06-30 2002-12-31 The Foxboro Company Process control system and method with improved distribution, installation and validation of components
US6510352B1 (en) 1999-07-29 2003-01-21 The Foxboro Company Methods and apparatus for object-based process control
DE60038448T2 (de) * 1999-10-14 2009-04-02 Bluearc Uk Ltd. Vorrichtung und verfahren zur hardware-ausführung oder hardware-beschleunigung von betriebssystemfunktionen
US6473660B1 (en) 1999-12-03 2002-10-29 The Foxboro Company Process control system and method with automatic fault avoidance
US6779128B1 (en) 2000-02-18 2004-08-17 Invensys Systems, Inc. Fault-tolerant data transfer
US20020073409A1 (en) * 2000-12-13 2002-06-13 Arne Lundback Telecommunications platform with processor cluster and method of operation thereof
US6874014B2 (en) * 2001-05-29 2005-03-29 Hewlett-Packard Development Company, L.P. Chip multiprocessor with multiple operating systems
AU2003234106A1 (en) * 2002-04-15 2003-11-03 Invensys Systems, Inc. Methods and apparatus for process, factory-floor, environmental, computer aided manufacturing-based or other control system with real-time data distribution
US7457822B1 (en) 2002-11-01 2008-11-25 Bluearc Uk Limited Apparatus and method for hardware-based file system
US8041735B1 (en) 2002-11-01 2011-10-18 Bluearc Uk Limited Distributed file system and method
US7761923B2 (en) 2004-03-01 2010-07-20 Invensys Systems, Inc. Process control methods and apparatus for intrusion detection, protection and network hardening
US7860857B2 (en) 2006-03-30 2010-12-28 Invensys Systems, Inc. Digital data processing apparatus and methods for improving plant performance
WO2009155483A1 (en) 2008-06-20 2009-12-23 Invensys Systems, Inc. Systems and methods for immersive interaction with actual and/or simulated facilities for process, environmental and industrial control
US8127060B2 (en) 2009-05-29 2012-02-28 Invensys Systems, Inc Methods and apparatus for control configuration with control objects that are fieldbus protocol-aware
US8463964B2 (en) 2009-05-29 2013-06-11 Invensys Systems, Inc. Methods and apparatus for control configuration with enhanced change-tracking
FR3076004B1 (fr) 2017-12-27 2021-03-19 Bull Sas Procede de gestion de panne dans un reseau de noeuds et partie de reseau de noeuds associee

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102064A (en) * 1979-01-31 1980-08-04 Toshiba Corp Backup system in composite computer system
JPS55131853A (en) * 1979-03-31 1980-10-14 Toshiba Corp Control method for multiple-system electronic computer
JPS5886647A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp 二重系システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL153059B (nl) * 1967-01-23 1977-04-15 Bell Telephone Mfg Automatisch telecommunicatie-schakelstelsel.
GB1163859A (en) * 1968-07-19 1969-09-10 Ibm Data Processing Systems
US3692989A (en) * 1970-10-14 1972-09-19 Atomic Energy Commission Computer diagnostic with inherent fail-safety
JPS5627905B1 (ja) * 1970-11-06 1981-06-27
GB1536853A (en) * 1975-05-01 1978-12-20 Plessey Co Ltd Data processing read and hold facility
US4212057A (en) * 1976-04-22 1980-07-08 General Electric Company Shared memory multi-microprocessor computer system
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4318173A (en) * 1980-02-05 1982-03-02 The Bendix Corporation Scheduler for a multiple computer system
JPS6053339B2 (ja) * 1980-10-09 1985-11-25 日本電気株式会社 論理装置のエラ−回復方式
US4371754A (en) * 1980-11-19 1983-02-01 Rockwell International Corporation Automatic fault recovery system for a multiple processor telecommunications switching control
US4547849A (en) * 1981-12-09 1985-10-15 Glenn Louie Interface between a microprocessor and a coprocessor
US4590554A (en) * 1982-11-23 1986-05-20 Parallel Computers Systems, Inc. Backup fault tolerant computer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102064A (en) * 1979-01-31 1980-08-04 Toshiba Corp Backup system in composite computer system
JPS55131853A (en) * 1979-03-31 1980-10-14 Toshiba Corp Control method for multiple-system electronic computer
JPS5886647A (ja) * 1981-11-18 1983-05-24 Mitsubishi Electric Corp 二重系システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243766A (ja) * 1985-08-21 1987-02-25 Hitachi Ltd 共用資源の状態管理方式
JPS62105247A (ja) * 1985-10-29 1987-05-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション デ−タ・ベ−ス・システムの管理方法
JPH01315836A (ja) * 1988-06-15 1989-12-20 Nec Corp 中央処理装置と前置処理装置との間の同期合わせ方式
JPH05342032A (ja) * 1992-06-10 1993-12-24 Stanley Electric Co Ltd ビル管理システムのバックアップ方法
WO2000070461A1 (fr) * 1999-05-13 2000-11-23 Fujitsu Limited Procede de commande de donnees d'heritage dans un systeme informatique combine
JP2012099000A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 情報処理装置
US10579489B2 (en) 2015-07-30 2020-03-03 Mitsubishi Electric Corporation Program execution device, program execution system, and program execution method

Also Published As

Publication number Publication date
DE3483636D1 (de) 1991-01-03
CA1208796A (en) 1986-07-29
US4709325A (en) 1987-11-24
EP0136560A3 (en) 1987-10-28
EP0136560A2 (en) 1985-04-10
EP0136560B1 (en) 1990-11-22

Similar Documents

Publication Publication Date Title
JPS6054052A (ja) 処理継続方式
KR100538727B1 (ko) 멀티 프로세서 시스템
KR20050075722A (ko) 프로세서 시스템, ｄｍａ 제어 회로, ｄｍａ 제어 방법,ｄｍａ 제어기의 제어 방법, 화상 처리 방법, 및 화상처리 회로
JPS6334490B2 (ja)
JPS599928B2 (ja) チヤネル制御方式
JP2008276322A (ja) 情報処理装置、情報処理システムおよび情報処理方法
JPH02245864A (ja) 多重プロセッサシステム
JPH0668040A (ja) プロセッサ間通信用キュー制御方式
JP3358045B2 (ja) プログラマブルコントローラ
JPH04355836A (ja) 仮想計算機間データ転送処理装置
JP2504754B2 (ja) 中央処理装置
JPS5815815B2 (ja) 共通情報管理方式
JPH11259430A (ja) マルチプロセッサ排他制御方法および制御装置
JPH02247748A (ja) マルチプロセッサによるデータベース処理方式
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JP2008276321A (ja) 情報処理システムおよび情報処理方法
JP2517851B2 (ja) 並列プライオリティ制御方法
JPS63307529A (ja) 演算処理ユニット間の通信制御方式
JPS6022784B2 (ja) 重複デ−タの完全性維持方式
JPH0329049A (ja) マルチプロセッサシステム
JPH03100853A (ja) プロセッサ間通信方式
JPH0418658A (ja) 機能分散型計算機システム
JPS6111805A (ja) シ−ケンス制御装置
US20130212338A1 (en) Multicore processor
JPS61260345A (ja) マルチプロセサ間のバス制御方式