JPS60256247A - Information transmission system - Google Patents

Information transmission system

Info

Publication number
JPS60256247A
JPS60256247A JP11251084A JP11251084A JPS60256247A JP S60256247 A JPS60256247 A JP S60256247A JP 11251084 A JP11251084 A JP 11251084A JP 11251084 A JP11251084 A JP 11251084A JP S60256247 A JPS60256247 A JP S60256247A
Authority
JP
Japan
Prior art keywords
data
packet data
circuit
frame
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11251084A
Other languages
Japanese (ja)
Other versions
JPH0550901B2 (en
Inventor
Tsuguhiro Hirose
広瀬 次宏
Hideo Haruyama
秀朗 春山
Hiroshi Kobayashi
浩 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11251084A priority Critical patent/JPS60256247A/en
Publication of JPS60256247A publication Critical patent/JPS60256247A/en
Publication of JPH0550901B2 publication Critical patent/JPH0550901B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/413Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)

Abstract

PURPOSE:To detect simply and surely the frame end of a transmission packet by transmitting a packet data from a medium attachment unit MAU to a carrier band transmission line after the packet data from an information processing unit is subjected to scrambling and coding. CONSTITUTION:A scramble code NRZ is inputted to an exclusive OR circuit 11 of a data transmission section of the MAU of the information transmission system and inputted to a shift register 2 in synchronizing with a clock signal. Outputs of the 1st-8th stages are outputted in parallel with a comparator 13, compared with a start frame delimiter SFD pattern preset in a register 14 so as to detect the SFD in the packet data. Further, a data signal from an information processing unit is set to a hold circuit 16 via an AND circuit 15. A hold circuit 17 is reset by setting the circuit 16 and the output next to the register 12 is inputted to the circuit 17. Then the packet data is outputted from the modulator 23 and end of frame of the transmisson packet is detected simply and surely.

Description

【発明の詳細な説明】 (発明の技術分野〕 本発明は搬送帯域伝送路にアタッチメント・]ユニット
インターフェースを介して接続された複数の情報処理V
RM間で、パケツ]・・データを変調して伝送する情報
伝送方式に関する。
[Detailed Description of the Invention] (Technical Field of the Invention) The present invention relates to a plurality of information processing units connected to a carrier band transmission path via an attachment unit interface.
It relates to an information transmission system that modulates and transmits packets between RMs.

〔発明の技術的背景どその問題点〕[Technical background of the invention and other issues]

近時、中央制御局が不要で、しかも拡張性に冨んだバス
形ネットワークとして、完全分散形%J 等プロトコル
伝送システム、即ちC8〜IA/CD(キャリア・セン
ス・マルチプル・アクセス7、′コリジヨン・ディテク
ション)方式が開発されている。この方式は、伝送路と
しての同軸ケーブルを介して基底帯域伝送を行うもので
あるが、最近では上記同軸ケーブルをにり効率良く使用
する為に、前記基底帯域信号を搬送帯域信号に変調して
伝送し、その伝送帯域の有効利用を図る所謂ブロードバ
ンド・ネットワークの開発が進められている。
Recently, fully decentralized protocol transmission systems such as C8 to IA/CD (Carrier Sense Multiple Access 7, 'Collision・Detection) method has been developed. This method performs baseband transmission via a coaxial cable as a transmission path, but recently, in order to use the coaxial cable more efficiently, the baseband signal is modulated into a carrier band signal. The development of so-called broadband networks for transmitting information and making effective use of the transmission band is underway.

しかして、この種のブロードバンド・ネットワークにあ
っては、11送帯域伝送路の情報処理H置を接続するメ
ディアム・アタッチメント・ユニット(MAU)は、情
報処理装置から与えられる、例えばマンチェスタ符号を
M S K変調し、このMSK変!I信号を前記搬送帯
域伝送路を介して伝送することになる。ところが、前記
搬送帯域伝送路について国際標準化が進められているよ
うに、その伝送信号(Ivl S K変調信号)の帯域
幅を18MHz以下にすることが必要であり、前記マン
チェスタ符号をぞのままN・ISK変調することがて゛
さくrいと云う不具合がある。そこで、十配マンfTス
ク符月を、−ロスクランプルN RZ i’T nに変
換してその最高周波数を5 M tlzに設定し、この
スクランブルNRZ符号をMSK変調して伝送すること
が考えられている。
In this type of broadband network, a medium attachment unit (MAU) that connects the information processing units of the 11 transmission bands transmits, for example, the Manchester code provided by the information processing device. SK modulated, this MSK change! The I signal will be transmitted via the carrier band transmission path. However, as international standardization of the carrier band transmission path is progressing, it is necessary to reduce the bandwidth of the transmission signal (Ivl S K modulation signal) to 18 MHz or less, and the Manchester code can be converted to N as it is. - There is a problem that it is difficult to perform ISK modulation. Therefore, it has been considered to convert the scrambled NRZ code into -Ross crumpled N RZ i'T n, set its highest frequency to 5 M tlz, and transmit this scrambled NRZ code by MSK modulation. There is.

然し乍ら、情報処理装置からのパグッi・・データをM
 S K変調して伝送するへく、上記マンチェスタ符号
をスクランブルNRZtVFj化した場合、nピッi・
単位の複数のデータ・フレームで構成される前記パケッ
トの区切りが分らなくなると云う不具合が生じた。この
結束、上記N・I S K変調信号を受信してパケット
・データを復元する側のMAUにあっては、バケツ1〜
・データのフレームの終了を検出することができなくな
り、いつまでもバケツ1〜・データの復元処理を継続し
、フレームの終わりに余分なピッi・列を追加してしま
うと云う問題が生じた。そこで上記バケット中にフレー
ム終了検出の為のポストアンブルを入れること等が考え
られている。然し乍ら、このJ:うにするとfNJ加ト
シトラフイック大をIBき、上記データ・フレーム内に
ボス[・アンプル・パターンを生じないようにする為の
回路が必要となったり、或いは他の制御チャンネルを設
けることが必賛となる等の不具合があった。
However, the data from the information processing device is
If the Manchester code described above is scrambled into NRZtVFj and transmitted through SK modulation, then
A problem has arisen in that the delimitation of the packet, which is composed of a plurality of data frames, becomes unclear. This unity, in the MAU that receives the N.I.S.K. modulated signal and restores the packet data,
- A problem arose in that it became impossible to detect the end of the data frame, and the process of restoring data from bucket 1 continued indefinitely, adding an extra column to the end of the frame. Therefore, it has been considered to include a postamble for detecting the end of a frame in the above bucket. However, if this J: is used, a circuit will be required to prevent a boss pattern from occurring in the data frame, or another control channel will be required. There were some problems, such as the need to establish one.

〔発明の目的〕[Purpose of the invention]

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、情報処理装置からのパケット・
データをスクランブルNRZ?”1号化した侵、これを
変調して伝送するに際して、その伝送パケットのフレー
ム終了を簡易に、且つ確実に検出することのできる情報
伝送方式をIIP ljtすることにある。
The present invention has been made in consideration of these circumstances, and its purpose is to
Scramble data NRZ? ``The object of the present invention is to develop an information transmission system that can easily and reliably detect the end of a frame of a transmitted packet when modulating and transmitting the same.

(発明の概要) 本発明は、バス形完全分散対等プロトコル伝送方式によ
り搬送帯域伝送路を介して複数の情報処理装置間でパケ
ット・データを変調して伝送するに際し、各情報処理装
置からのパケット・データをスクランブルNRZig号
化した後、そのスクランブルしたNRZi号を変調して
前記搬送帯域伝送路− 送路に送出してなるメディアム・アタッチメント・ユニ
ットを、nビット単位の複数のデータ・フィールドで構
成される上記パケット・データの最終ビットを送出した
後、(n−1)ピッ]・以内のビット・タイミングでそ
の変調信号を切断するように構成し、また前記パケット
・データの受信時には、その受信ビット数を計数し、前
!ii1! (n −1)ビット以内の余剰ビット列を
検出して前記パケット・データの受信終了を検出するよ
うに構成したものである。また特に、上記前記メディア
ム・アタッチメント・ユニットは、複数のデータ・フィ
ールドで構成されるパケット・データのうち、プリアン
プルおよびスタート・フレーム・デリミタをスクランブ
ルすることなしに送出し、またパケット・データの受信
時には上記プリアンプルからクロック再生を行ない、こ
の再生クロックに従って前記スタート・フレーム・デリ
ミタの次のビットから受信信号をデスクランブルしてパ
ケット・データを復元するようにしたことを特徴として
いる。
(Summary of the Invention) The present invention provides a method for modulating and transmitting packet data between a plurality of information processing devices via a carrier band transmission path using a bus-type fully distributed peer-to-peer protocol transmission method.・After data is scrambled and NRZig encoded, the scrambled NRZi signal is modulated and sent to the carrier band transmission path. After transmitting the final bit of the packet data, the modulated signal is cut off at a bit timing within (n-1) bits, and when the packet data is received, Count the number of received bits, before! ii1! The apparatus is configured to detect the end of reception of the packet data by detecting a surplus bit string of (n-1) bits or less. In particular, the medium attachment unit transmits the preamble and start frame delimiter of the packet data consisting of a plurality of data fields without scrambling, and also transmits the packet data without scrambling. At the time of reception, a clock is recovered from the preamble, and the received signal is descrambled from the next bit of the start frame delimiter according to the recovered clock to restore packet data.

−6= (発明の効果) かくして本発明によれば、パケット・データをスクラン
ブルした後、変調して伝送するに際し、メディアム・ア
タッチメント・ユニツI〜が上記パケット・データのR
終ビットを送出した後、上記パケット・データを構成す
るnビット単位の複数のデータ・フィールドのnビット
長より短いビット・タイミングで変調信号を切断するの
で、上記変調されたパケット・データを受信するメディ
アム・アタッチメン1〜・ユニット側ではデータ・フレ
ームのビット長をKi数することによって、所定のビッ
ト長に満たないピッ]・列を検出して前記フレームの終
了を確実に検出することができる。従って、バケツ1〜
・データをスクランブルした後、変調して伝送しても、
その変調信号を復調して得られる信号中からパケット・
データのみを確実に検出することが可能となり、スクラ
ンブルによる従来の不具合を効果的に補うことができる
。故に、搬送帯域伝送路を介したパケット・データ伝送
を効率良く行うことができ、実用上絶大なる効果が奏せ
られる。
−6= (Effect of the invention) Thus, according to the present invention, when packet data is scrambled, modulated, and transmitted, the medium attachment unit I~
After transmitting the last bit, the modulated signal is cut at a bit timing shorter than the n-bit length of the plurality of n-bit data fields that make up the packet data, so the modulated packet data is received. Medium Attachment 1~ On the unit side, by multiplying the bit length of the data frame by Ki, it is possible to reliably detect the end of the frame by detecting a sequence that is less than the predetermined bit length. . Therefore, bucket 1~
・Even if the data is scrambled and then modulated and transmitted,
Packets and packets are extracted from the signal obtained by demodulating the modulated signal.
It becomes possible to reliably detect only the data, and the conventional problems caused by scrambling can be effectively compensated for. Therefore, packet data transmission can be efficiently performed via the carrier band transmission path, and a great practical effect can be achieved.

(発明の実施例) 以下、図面を参照して本発明の一実施例につき説明する
(Embodiment of the Invention) Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図はメディアム・アタッチメント・コニツ1−(M
AU)を構成するデータ送信部の概略構成図である。こ
のデータ送信部は、情報処理1!1ll(図示せず)か
ら第2図に示す形式で与えられるマンチェスタ符号化さ
れたパケット・データをスクランブルNRZ符号化処理
し、これを変調して搬送帯域伝送路(図示せず)に送出
するものである。また、第3図は上!![! M A 
Uのデータ受信部の構成を示している。このようなデー
タ送信部おにびデータ受信部を備えたM A Uをそれ
ぞれ介して複数の情報処理装置が前記搬送帯域伝送路に
接続され、情報伝送システムが構築される。
Figure 1 shows the medium attachment 1-(M
FIG. 2 is a schematic configuration diagram of a data transmitting unit that constitutes an AU. This data transmitter performs scramble NRZ encoding processing on Manchester encoded packet data given in the format shown in FIG. 2 from the information processing 1! It is intended to be sent to a channel (not shown). Also, Figure 3 is above! ! [! M.A.
The configuration of the data receiving section of U is shown. A plurality of information processing apparatuses are connected to the carrier band transmission path through MAUs each having such a data transmitter and a data receiver, thereby constructing an information transmission system.

この実施例で示されるMAUは、CC] TT。The MAU shown in this example is CC] TT.

V23シリーズのインターフェース仕様のスクランブラ
およびデスクランブラを有するものであり、マンチェス
タ符号の系列で示される前記バケツI〜・データをスク
ランブルNRZ符号の系列に変換し、該スクランブルN
RZ符号をM S K変調して伝送するものとなってい
る。
It has a scrambler and a descrambler with V23 series interface specifications, converts the bucket I~ data indicated by a Manchester code series into a scrambled NRZ code series, and converts the scrambled N
The RZ code is MSK modulated and transmitted.

さて前記パケット・データは、例えば第2図に示すよう
に1バイト(8ピツ1〜)をフレームの構成単位とし、
7バイ1〜のプリアンプル、1バイ1〜の5FD(スタ
ート・フレーム・デリミタ)、2または6バイトのディ
スティネーション・アドレス、2または6バイトのソー
ス・アドレス、2バイトのデータ長コード、送信データ
、モして4バイトのフレーム・チェック・シーケンスを
備えたパケット構成を有している。これらのうち、ディ
ネーション・アドレスからフレーム・チェック・シーケ
ンスまでがフレームと称される。そして、このパケット
・データは前述したように前記情報処理装置からMAU
ヘマンヂエスタ符号として与えられる。
Now, for the packet data, as shown in FIG. 2, for example, the unit of frame is 1 byte (8 bits 1~),
7 by 1~ preamble, 1 by 1~ 5FD (start frame delimiter), 2 or 6 bytes destination address, 2 or 6 bytes source address, 2 bytes data length code, transmit data , and has a packet structure with a 4-byte frame check sequence. Of these, the sequence from the destination address to the frame check sequence is called a frame. Then, as described above, this packet data is transferred from the information processing device to the MAU.
It is given as a hemandiesta code.

前記M A Uのデータ送信部は、第1図に示すように
前記符号の系列を排他的論理和(EX−OR)回路11
を介して入力し、これを以下に述べるクロ9− ツク信号に同期して23段のシフ1−レジスタ12に転
送している。このシフ1〜レジスク12の1「9目から
8段目の各出力(J比較回路13の並列出力され、レジ
スタ14にプリセットされたSFDパクーン” 110
10101 ”と比較照合されている。この比較回路1
3によって前記パケット・テーク中のSFDが検出され
ている。
The data transmitter of the MAU converts the code series into an exclusive OR (EX-OR) circuit 11 as shown in FIG.
The signal is inputted via the shift register 12 and transferred to the 23-stage shift register 12 in synchronization with the clock signal described below. This Shift 1 to Regisc 12 1 "Each output from the 9th to 8th stage (SFD pakun outputted in parallel from the J comparison circuit 13 and preset in the register 14") 110
10101”.This comparison circuit 1
3, the SFD during the packet taking is detected.

一方、MAUでは、前記マンチエスタtJ nか入力さ
れると、それによってクロックを再生し、このりOツク
に従って前記マンチェスタ符号なNRZ符号に変換して
いる。また前記情報処理装置から送信状態を示す信号が
うえられると、ぞの状態をアンド回路15を介してホー
ルド回路1Gをセラl−している。このホールド回路1
Gのセットにより次段のホールド回路17がリセットさ
れ、前記比較回路13によるSFDの検出に備えられる
。尚、前記ホールド回路16は、前記データ・シグナル
の消滅によってリセッ1〜され、次のパケット・γ−タ
送出に備えられる。
On the other hand, when the MAU receives the Manchester code tJn, it regenerates the clock and converts it into the Manchester code or NRZ code according to the clock. Further, when a signal indicating a transmission state is received from the information processing device, that state is sent to the hold circuit 1G via the AND circuit 15. This hold circuit 1
By setting G, the hold circuit 17 at the next stage is reset and prepared for SFD detection by the comparison circuit 13. The hold circuit 16 is reset by the extinction of the data signal, and is prepared for the next packet/γ-data transmission.

しかして今、7バイ1−(7X8ビット)のブリ=10
− アンプルがシフトレジスタ12に入力され、このプリア
ンプルに続いて1バイト(8ビツト)のSFDがシフト
レジスタ12に入力されると、前記比較回路13はこれ
を検出して前記ホールド回路17をセットする。このホ
ールド回路17のセットによって、つまり前&l!SF
Dの検出によってゲート回路18゜19がそれぞれ開成
され、前記シフトレジスタ12の18段目の出力信号お
よび23段目を介して出力される信号がEX・OR回路
20を介して前記入力段のEX−OR回路11に帰還さ
れる。このデータの帰還によって前記入力信号が前記1
0M)lzのクロックflによりスクランブルされるこ
とになる。
However, now, 7 by 1 - (7 x 8 bits) Buri = 10
- When an ampoule is input to the shift register 12, and following this preamble, a 1-byte (8-bit) SFD is input to the shift register 12, the comparison circuit 13 detects this and sets the hold circuit 17. do. By setting this hold circuit 17, in other words, before &l! science fiction
Upon detection of D, the gate circuits 18 and 19 are opened, and the output signal of the 18th stage of the shift register 12 and the signal outputted through the 23rd stage are passed through the EX/OR circuit 20 to the EX of the input stage. -Feedback to the OR circuit 11. By feedback of this data, the input signal becomes
It will be scrambled by the clock fl of 0M) lz.

つまり、バケツ1〜・データは、前記SFDの次に入力
されるディスティネーション・アドレス・データからス
クランブルされて、スクランブルNRZ符号に変換され
るようになっている。前記プリアンプルおよびSFDは
、SFDの検出前には前記データの帰還ループが形成さ
れないことから、スクランブルされないことは云うまで
もない。
That is, the bucket 1~ data is scrambled from the destination address data input next to the SFD and converted into scrambled NRZ code. It goes without saying that the preamble and SFD are not scrambled because the data feedback loop is not formed before the detection of the SFD.

そして、前記EX−OR回路11を介してシフトレジス
タに転送される信号は、一方のおいてD形の7リツプフ
ロツプ(D−FF)21に供給され、前記クロック信号
に同期して逐次ラッチされている。このD−FF21に
ラッチされた1@月が、前記データ・シグナルによって
グー]・制御されるゲート回路22を介して変調器23
に供給される。
The signal transferred to the shift register via the EX-OR circuit 11 is supplied to a D-type 7 lip-flop (D-FF) 21 on one side, and is successively latched in synchronization with the clock signal. There is. The 1@month latched in this D-FF 21 is transmitted to the modulator 23 via the gate circuit 22 controlled by the data signal.
supplied to

この変調器23は、例えば前&!10MHzのクロック
によりスクランブルされた信号をMSK変XIJ?する
ものであり、その変調動作は前記データ・シグナルによ
って制御されるようになっている。つまり、変調器23
はデータ・シグナルが入力された峙、その変調動作を開
始し、上2データ・シグナルが浦滅した時、つまり前記
バケツ1〜・データのR終ビットの送出を終了した時、
前記スクランブル符号の7ビツト長以内のピッ1〜・タ
イミングで、例えば3ピツi・・タイミングで前記変調
動作を停止するものとなっている。尚、この変調動作停
止タイミングの設定は、所定のタイマを作動させる等し
て行われる。
This modulator 23 is, for example, before &! The signal scrambled by the 10MHz clock is converted to MSK XIJ? The modulation operation is controlled by the data signal. That is, the modulator 23
begins its modulation operation when the data signal is input, and when the upper two data signals are exhausted, that is, when it finishes sending out the R last bit of the data from bucket 1,
The modulation operation is stopped at pitch 1 to timing within the 7-bit length of the scrambling code, for example, at pitch 3 timing. Note that this modulation operation stop timing is set by, for example, activating a predetermined timer.

このようにしてMAUは、情報処理IIIから与えられ
たマンチェスタ符号からなるパケット・データの前記プ
リアンプルおよびSFDをそのまま変調して送出した後
、前記パケット・データの前記SFD以降のデータ、つ
まりデスティネーション・アドレスからフレーム・チェ
ック・シーケンスまでのデータをスクランブルNRZ符
号化し、これを変調して送出するものとなっている。そ
して、このスクランブルNRZ符号からなるパケット・
データのR終ビットの送出を終了した後、1バイト長未
満のビット・タイミング(例えば3ビツト・タイミング
)で前記変調信号を切断するものとなっている。
In this way, the MAU modulates and transmits the preamble and SFD of the packet data consisting of Manchester code given from the information processing III as is, and then modulates the data after the SFD of the packet data, that is, the destination.・The data from the address to the frame check sequence is scrambled and NRZ encoded, which is then modulated and transmitted. Then, a packet consisting of this scrambled NRZ code is
After the transmission of the R final bit of data is completed, the modulation signal is cut off at a bit timing of less than 1 byte length (for example, 3 bit timing).

さて、このようにして送出されたパケット・データを受
信する側のMAUのデータ受信部は、例えば第3図に示
すように構成される。搬送帯域伝送路を介して受信され
る変調信号は、1i調器31に入力されて復調される。
Now, the data receiving section of the MAU on the side that receives the packet data sent out in this manner is configured as shown in FIG. 3, for example. The modulated signal received via the carrier band transmission path is input to the 1i modulator 31 and demodulated.

この復調器31には、例えばPLL回路からなるクロッ
ク再生回路32が接続されており、前記スクランブルさ
れることなく伝送されたプリアンプルおよびSFDから
そのクロ13− ツク成分が再生されている。この再生クロックによって
シフトレジスタ33.34が転送駆動されている。23
段構成のシフトレジスタ33は前記復調器31の出力信
号を入力するもので、その1段目から8段目までの出力
は比較回路35に並列出力され、レジスタ36にセット
されたSFDパターン゛11010101°′と比較照
合されている。この比較回路35によるSFDの検出結
果によってホールド回路37がセットされるようになっ
ている。
A clock reproducing circuit 32 consisting of, for example, a PLL circuit is connected to the demodulator 31, and the clock component is regenerated from the preamble and SFD transmitted without being scrambled. The shift registers 33 and 34 are transferred and driven by this reproduced clock. 23
The shift register 33 having a stage configuration receives the output signal of the demodulator 31, and the outputs from the first stage to the eighth stage are outputted in parallel to the comparison circuit 35, and the SFD pattern "11010101" set in the register 36 is outputted in parallel. It is compared and collated with °′. The hold circuit 37 is set according to the SFD detection result by the comparison circuit 35.

そして、前記ホールド回路37のゼッI−によってゲー
ト回路38.39が開成され、前記シフi・レジスタ3
3の18段目および23段目を介したデータがEX−O
R回路40を介して抽出される。この出力がEX・OR
回路41に導かれて前記II調器31の出力と排他的論
理和処理される。つまり、前記スクランブルされたNR
Z符号がデスクランブルされる。つまり、データ受信部
のデスクランブラは、基本的には前記データ送信部のス
クランブラと同様に構成され、前述したようにスクラン
ブルされた信号のみをデスクランブルするものとなって
い14− る。
Then, the gate circuits 38 and 39 are opened by the ZI- of the hold circuit 37, and the shift I register 3 is opened.
The data through the 18th and 23rd stages of 3 is EX-O
It is extracted via the R circuit 40. This output is EX/OR
The signal is led to a circuit 41 and subjected to exclusive OR processing with the output of the II modulator 31. That is, the scrambled NR
The Z code is descrambled. In other words, the descrambler in the data receiving section is basically constructed in the same way as the scrambler in the data transmitting section, and descrambles only the scrambled signal as described above.

一方、このようにしてデスクランブルされた信号は、前
記シフトレジスタ34に入力されて8ビツト遅延される
。その後、8ビツト遅延された信号はEX・OR回路4
2を介して前記クロック信号と排他的論理和され、ゲー
ト回路43を介して情報処理装置に与えられるようにな
っている。フレーム終了検出回路44は、前記りOツク
信号および前記ゲート回路38の出力を受けてパケット
・データのフレーム終了を検出するものであり、このフ
レーム終了検出回路44にて前記ゲート回路43のゲー
ト開成が制御されている。即ち、フレーム終了検出回路
44は、前記フレームが、8ビツト長を単位としている
ことを利用して、前記受信データのビット数を前記バイ
ト単位で計数している。つまり、フレームのビット数が
8ビツトの整数倍になっていることを利用して、前記ク
ロック信号を8ビット単位で計数している。そして、こ
の8ビツト中位の計数動作時に前記ゲート回路38から
の出力が消滅し、8ビツトの計数が終了しなかった時、
そののフレームのヒラi・数が規定されたピッi−数に
満たないことから、これを前記フレームの後の余剰ビッ
トであるとして検出している。
On the other hand, the thus descrambled signal is input to the shift register 34 and delayed by 8 bits. Thereafter, the 8-bit delayed signal is sent to the EX/OR circuit 4.
2, the signal is exclusive-ORed with the clock signal, and is applied to the information processing device via a gate circuit 43. The frame end detection circuit 44 detects the end of the frame of packet data in response to the above-mentioned O-check signal and the output of the gate circuit 38, and this frame end detection circuit 44 detects the gate opening of the gate circuit 43. is controlled. That is, the frame end detection circuit 44 counts the number of bits of the received data in units of bytes, taking advantage of the fact that the frame has a length of 8 bits. In other words, the clock signal is counted in units of 8 bits by utilizing the fact that the number of bits of a frame is an integral multiple of 8 bits. Then, when the output from the gate circuit 38 disappears during this 8-bit medium counting operation and the 8-bit counting is not completed,
Since the number of bits in that frame is less than the specified number of bits, this is detected as surplus bits after the previous frame.

このようにして上記フレーム終了検出回路44が、8ピ
ツi・に満たない余剰ビット列を検出しt;とき、ゲー
ト回路43には前記シフトレジスタ34にて丁度8ビツ
ト遅延された前記パケッ]・の余剰ピッ1〜列が供給さ
れていることになる。そこで、前記フレーム終了検出回
路44は、前記8ピツ1〜に満たないビット列を検出し
たとき、次の8ピツl〜目を以て前記ゲート回路43の
グー1〜開成を終了している。
In this way, when the frame end detection circuit 44 detects a surplus bit string of less than 8 bits, the gate circuit 43 receives the packet delayed by exactly 8 bits in the shift register 34. This means that the surplus pins 1 to 1 are being supplied. Therefore, when the frame end detection circuit 44 detects a bit string that is less than the 8 bits 1~, it ends the opening of the gate circuit 43 with the next 8 bits 1~.

つまり、第4図に変調信号のRFキャリア、クロック、
111!フレ一ム検出回路44の出力、デスクランブル
されたNRZ信号、および8ピッi−遅延された上記N
RZ符号のタイミングを示すように、前記パケット・デ
ータの最終ピッ]・の送出後に、その変調信号が3ビツ
ト・タイミングで切断されるので、これによって受信(
8号のRFキャリアが消滅する。このRFキャリアの消
滅タイミングに前記りOツクを8ビット81数している
か否かにJ。
In other words, Fig. 4 shows the RF carrier of the modulation signal, the clock,
111! The output of the frame detection circuit 44, the descrambled NRZ signal, and the 8-pi-delayed
As shown in the timing of the RZ code, the modulated signal is cut off at 3-bit timing after the last bit of the packet data is transmitted, so that the reception (
RF carrier number 8 disappears. J.J. determines whether or not the above-mentioned 8-bit 81 number is set at the extinction timing of this RF carrier.

って、フレームの構成要件が満されいてるが否かが判定
され、ここに前記パケット・データのフレーム終了検出
が行われることになる。
Thus, it is determined whether the frame constituent requirements are satisfied or not, and the end of the frame of the packet data is detected at this point.

かくして、このようなデータ受信部によれば、非常に簡
易にして、且つ確実に伝送パケットのフレームの終了を
検出することができる。従って、パケット・データをス
クランブルした後、変調して伝送するに際して、例えば
フレーム終了検出の為のポストアンブルをパケット中に
入れること等が全く不要となり、上記ポストアンブルに
よる付加トラフィックの発生もない。また、ポストアン
ブルの検出回路や制御チャンネル等が不要どなり、M 
A Uの構成の簡易化を図ること等が可能となる。
Thus, with such a data receiving section, it is possible to detect the end of a frame of a transmission packet very easily and reliably. Therefore, when packet data is scrambled, modulated, and transmitted, it is completely unnecessary to insert a postamble into the packet, for example, for detecting the end of a frame, and no additional traffic is generated due to the postamble. In addition, postamble detection circuits and control channels are unnecessary, and M
It becomes possible to simplify the configuration of the AU.

更には、前記7バイトのプリアンプルをフルにクロック
再生に利用することができ、その動作安定化を図り得る
等の実用上多大なる効果が奏せられる。
Furthermore, the 7-byte preamble can be fully utilized for clock reproduction, which provides great practical effects such as stabilizing the operation.

尚、本発明は上述実施例に限定されるものではない。例
えばスクランブルの方式等はそのインターフェース仕様
に応じて定めれば良いものである。
Note that the present invention is not limited to the above embodiments. For example, the scrambling method etc. may be determined according to the interface specifications.

17− またパケットの単位ビット数等も情報伝送仕様に応じて
定めれば良い。要するに本発明は、その要旨を逸脱しな
い範囲で種々変形して実施することができる。
17- Also, the number of bits per packet, etc. may be determined according to the information transmission specifications. In short, the present invention can be implemented with various modifications without departing from the gist thereof.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を示すもので、第1図はMAUの
データ送信部のスクランブラのR略構成図、第2図はパ
ケットのデータ構成を示す図、第3図はM A Uのデ
ータ受信部のデスクランブラの概略構成図、第4図はデ
ータ受信部の最終フレーム検出を示すタイミング図であ
る。 11、20.40.41.42・・・排他的論理和回路
(EX・OR回路) 、 12.33.34・・・シフ
]・レジスタ、13゜35・・・比較回路、14.36
・・・レジスタ、 15.18.10゜22、38.3
9.43・・・ゲート回路、1G、 H,37・・・ホ
ールド回路、21・・・D形フリップフロップ(D−F
F)、23・・・変調器、31・・・復調器、32・・
・クロック再生回路、44・・・フレーム終了検出回路
。 出願人代理人 弁理士 鈴江武彦 18−
The figures show an embodiment of the present invention, in which Fig. 1 is a schematic diagram of the scrambler R of the data transmission section of the MAU, Fig. 2 is a diagram showing the data structure of a packet, and Fig. 3 is a diagram showing the scrambler of the MAU data transmission section. FIG. 4 is a schematic configuration diagram of the descrambler of the data receiving section, and FIG. 4 is a timing diagram showing the detection of the final frame of the data receiving section. 11, 20.40.41.42...Exclusive OR circuit (EX/OR circuit), 12.33.34...Shift] register, 13°35...Comparison circuit, 14.36
...Register, 15.18.10゜22, 38.3
9.43...Gate circuit, 1G, H, 37...Hold circuit, 21...D flip-flop (D-F
F), 23...Modulator, 31...Demodulator, 32...
- Clock regeneration circuit, 44...frame end detection circuit. Applicant's agent Patent attorney Takehiko Suzue 18-

Claims (3)

【特許請求の範囲】[Claims] (1)バス形完全分散対等プロトコル伝送方式により搬
送帯域伝送路を介して複数の情報処理装置間でパケット
・データを変調して伝送するに際し、上記各情報処理装
置を前記搬送帯域伝送路に接続してなるメディアム・ア
タッチメント・ユニットは、nピット単位の複数のフィ
ールドからなるフレームで構成される上記パケット・デ
ータのI’ll?ビットを送出した後、(n−1)ビッ
ト以内のビット・タイミングで変調信号を切断し、前記
パケット・データの受信時には、その受信ビット数を計
数し、前記(n−1)ビット以内の余剰ビットを検出し
て前記パケット・データの受信終了を検出してなること
を特徴とする情報伝送方式。
(1) When packet data is modulated and transmitted between multiple information processing devices via a carrier band transmission path using a bus-type fully distributed peer-to-peer protocol transmission method, each of the information processing devices is connected to the carrier band transmission path. The medium attachment unit consists of a frame consisting of a plurality of fields in units of n pits. After transmitting the bits, the modulated signal is cut at a bit timing within (n-1) bits, and when the packet data is received, the number of received bits is counted, and the surplus within the (n-1) bits is counted. An information transmission system characterized in that the end of reception of the packet data is detected by detecting a bit.
(2) メディアム・アタッチメント・ユニットは、情
報処理装置からのパケット・データをスクランブルした
後、このスクランブルした信号を変調して伝送するもの
である特許請求の範囲第1項記載の情報伝送方式。
(2) The information transmission system according to claim 1, wherein the medium attachment unit scrambles packet data from the information processing device, modulates and transmits the scrambled signal.
(3) メディアム・アタッチメンi〜・コニツ1−は
、複数のフィールドからなるフレームで構成されるパケ
ット・データのうち、プリアンプルおよびスター1へ・
フレーム・デリミタをスクランブルすることなしに送出
し、バケツ1−・データの受信時には上記プリアンプル
からクロック再生を行ない、この再生クロックに従って
前記スタート・フレーム・デリミタの次のピッ]〜から
受信信号をデスクランブルするものである特許請求の範
囲第2項記載の情報伝送方式。
(3) Medium Attachment i~・Konitsu 1− is used for preamble and star 1 of the packet data consisting of a frame consisting of multiple fields.
The frame delimiter is sent without scrambling, and when receiving bucket 1 data, the clock is recovered from the preamble, and the received signal is decoded from the next pick after the start frame delimiter according to this recovered clock. The information transmission system according to claim 2, which scrambles the information.
JP11251084A 1984-06-01 1984-06-01 Information transmission system Granted JPS60256247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11251084A JPS60256247A (en) 1984-06-01 1984-06-01 Information transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11251084A JPS60256247A (en) 1984-06-01 1984-06-01 Information transmission system

Publications (2)

Publication Number Publication Date
JPS60256247A true JPS60256247A (en) 1985-12-17
JPH0550901B2 JPH0550901B2 (en) 1993-07-30

Family

ID=14588452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11251084A Granted JPS60256247A (en) 1984-06-01 1984-06-01 Information transmission system

Country Status (1)

Country Link
JP (1) JPS60256247A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114308A (en) * 1973-02-12 1974-10-31
JPS51112220A (en) * 1975-03-05 1976-10-04 Ncr Co Method and device for deeemphasizing information in data transmission
JPS55135448A (en) * 1979-04-10 1980-10-22 Hitachi Ltd Extracting system for manchester code clock

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114308A (en) * 1973-02-12 1974-10-31
JPS51112220A (en) * 1975-03-05 1976-10-04 Ncr Co Method and device for deeemphasizing information in data transmission
JPS55135448A (en) * 1979-04-10 1980-10-22 Hitachi Ltd Extracting system for manchester code clock

Also Published As

Publication number Publication date
JPH0550901B2 (en) 1993-07-30

Similar Documents

Publication Publication Date Title
US8065584B2 (en) Transmitting data words
US6618395B1 (en) Physical coding sub-layer for transmission of data over multi-channel media
JP3764230B2 (en) Reformatting variable rate data for fixed rate communication
US5854840A (en) Data transmission protocol method and apparatus
EP0977411B1 (en) Block code with limited disparity
KR102655517B1 (en) Scrambling of payload and preamble by synchronous and self-synchronous scrambling in 10SPE
MXPA96006364A (en) Reforming variable speed data paracomunication of speed f
US20040088633A1 (en) Error correcting 8B/10B transmission system
EP0404707A2 (en) Frame stripping method for removing corrupted messages in a ring communication network
CN109698728B (en) Interlaken interface and Flexe IMP docking method, docking equipment and storage medium
US4661950A (en) Information transmission system in a local area network suitable for collision detection
US8286067B2 (en) Method for transmitting sampled data and control information between a DSP and an RF/analog front-end
US20210367710A1 (en) Apparatus and method for sending side-channel bits on an ethernet cable
JPS60256247A (en) Information transmission system
JPH031738A (en) Device for guaranteeing accurate decode of data information
US6952480B1 (en) Self-synchronous data scrambler
JPH02181536A (en) Packet start separation for digital signal received in series manner from network and method of adjusting aligned synchronous signal
US5995257A (en) Add/drop multiplexer for multiwavelength pulse oriented optical communications systems
US6320872B1 (en) Serially buffered medium translator
JPS58207743A (en) Simulator for rts and dcd
JPS6048939B2 (en) Data transmission method
JPS62179249A (en) Data transmission equipment
JPH06232823A (en) Digital modulator
JPS63121335A (en) Privacy communication system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term