JPS60251790A - Quantizer - Google Patents

Quantizer

Info

Publication number
JPS60251790A
JPS60251790A JP59107564A JP10756484A JPS60251790A JP S60251790 A JPS60251790 A JP S60251790A JP 59107564 A JP59107564 A JP 59107564A JP 10756484 A JP10756484 A JP 10756484A JP S60251790 A JPS60251790 A JP S60251790A
Authority
JP
Japan
Prior art keywords
video signal
circuit
output
block
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59107564A
Other languages
Japanese (ja)
Inventor
Yoshirou Neo
根生 義郎
Kunikazu Shigeta
重田 邦和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59107564A priority Critical patent/JPS60251790A/en
Publication of JPS60251790A publication Critical patent/JPS60251790A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a stable quantizer against noise and temperature change by constituting circuits after a circuit A/D-converting a video signal of complete digital circuits to reduce the mounting area. CONSTITUTION:A video signal digital quantizer consists of following three large function blocks; a block A applies A/D conversion to a video signal voltage VV, detects further a reference black level fluctuated dut to temperature and extracts digital data only with a signal component independently of temperature change; a block B outputs digital data of an envelope level corresponding to the output of the block A; a block C outputs a quantized value decided depending on the relation between the output of the block A, that is, digital conversion data of the video signal voltage with no level fluctuation against temperature and the output of the block B, that is, digital data of an envelope level.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はビデオ信号の量子化装置に関する。[Detailed description of the invention] [Technical field to which the invention pertains] The present invention relates to a video signal quantization device.

〔従来技術〕[Prior art]

第1図に従来のビデオ信号量子化装置を示す。 FIG. 1 shows a conventional video signal quantization device.

この装置においては、ビデオ信号■Vが第2図の様な波
形を有すると、包絡線検出回路12及びスライスレベル
設定回路13によシ、第6図に示すスライスレベル信号
VSLが得られる。第6図中、ll0111 、111
0II 、 +11111はスライスレベルを示す。比
較回路14においてはビデオ信号VVとスライスレベル
信号VSLとが比較され、符号化回路15にて第4図に
示す如く、各画素毎の量子化情報DSLが得られる。
In this device, when the video signal V has a waveform as shown in FIG. 2, the envelope detection circuit 12 and slice level setting circuit 13 produce the slice level signal VSL shown in FIG. In Figure 6, ll0111, 111
0II, +11111 indicates the slice level. The comparison circuit 14 compares the video signal VV and the slice level signal VSL, and the encoding circuit 15 obtains quantization information DSL for each pixel as shown in FIG.

しかし彦から、この従来装置の構成においては、包絡線
検出回路12.スライスレベル設定回路13及び比較回
路14がいずれもアナログ回路にて構成されるため2回
路調整が要求される。また、抵抗、静電容量等のディス
クリート部品にて構成されるため、実装面積が大きくな
る。更に、高周波信号の処理を行うので、布線の引き回
し、ノイズ等に注意しなければならない等の不都合があ
る。
However, from Hiko, in the configuration of this conventional device, the envelope detection circuit 12. Since both the slice level setting circuit 13 and the comparison circuit 14 are constructed of analog circuits, two circuit adjustments are required. Furthermore, since it is composed of discrete components such as resistors and capacitors, the mounting area becomes large. Furthermore, since high-frequency signals are processed, there are inconveniences such as the need to be careful about wiring, noise, and the like.

また、第6図に示すスライスレベル信号VSLは、包絡
線検出回路12の出力信号vpがら抵抗分圧回路による
スライスベル設定回路13により出力される。このこと
によりビデオ信号発生回路の温度変化等によりビデオ信
号の基準となる黒レベルが第5図に示す如(VBだけ変
化した場合、信号VSLがVSL’に変化する。このた
め信号成分は第2図のビデオ信号と同一であっても、符
号化された結果は第6図に示す量子化情報DSL’の如
く、第4図の情報とは異ってしまうという欠点がある。
Further, the slice level signal VSL shown in FIG. 6 is outputted from the output signal vp of the envelope detection circuit 12 by a slice level setting circuit 13 formed of a resistive voltage dividing circuit. As a result, as shown in FIG. 5, when the black level, which is the standard of the video signal, changes due to a temperature change in the video signal generation circuit, the signal VSL changes to VSL'. Even if it is the same as the video signal shown in the figure, the encoded result has a drawback that it differs from the information shown in FIG. 4, such as the quantized information DSL' shown in FIG. 6.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、従来のアナログ回路で要求されていた
調整を不要とした量子化装置を提供することにある。
An object of the present invention is to provide a quantization device that does not require the adjustment required in conventional analog circuits.

本発明はまた。実装面積及び部品点数を減少させた量子
化装置を提供しようとするものである。
The present invention also includes: The present invention aims to provide a quantization device with a reduced mounting area and number of parts.

本発明は更に、ノイズ及び温度変化に対して安定な量子
化が可能な量子化装置を提供しようとするものである。
A further object of the present invention is to provide a quantization device capable of stable quantization against noise and temperature changes.

〔発明の構成〕[Structure of the invention]

本発明は、従来、アナログ回路で構成されていた装置を
ディジタル回路にて構成したものである。
The present invention is a device that is conventionally configured with an analog circuit, but is configured with a digital circuit.

即ち9本発明による量子化装置は、ビデオ信号電圧をア
ナログ−ディジタル変換(以下。
That is, the quantization device according to the present invention performs analog-digital conversion (hereinafter referred to as "analog-to-digital conversion") of a video signal voltage.

A−D変換と称する)するA−D変換回路と、該A−D
変換回路の出力のうち、基準となる黒画素の出力データ
を一時記憶する第1のレジスタと、該第1のレジスタ出
力と前記A−D変換回路出力との減算によ多温度の影響
を受けない補正されたビデオ信号成分のみ抽出する機能
を有する減算回路と、該減算回路出力を番地指定の一部
とし、補正されたビデオ信号電圧値とその一画素前のビ
デオ信号電圧値に対応する包絡線電圧値とにより決定さ
れる包絡線電圧値を記憶する第1の記憶回路と、該第1
の記憶回路の出力を次の一画素分の時間だけ一時記憶し
、該第1の記憶回路に番地指定データの一部として出力
する第2のレジスタと、前記第1の記憶回路出力と前記
減算回路出力とにより番地指定され。
A-D conversion circuit (referred to as A-D conversion), and the A-D conversion circuit.
A first register temporarily stores the output data of a reference black pixel among the outputs of the conversion circuit; A subtraction circuit that has a function of extracting only the corrected video signal component, and an envelope corresponding to the corrected video signal voltage value and the video signal voltage value one pixel before the subtraction circuit, with the output of the subtraction circuit being part of the address specification. a first storage circuit that stores an envelope voltage value determined by the line voltage value;
a second register that temporarily stores the output of the storage circuit for a time corresponding to the next one pixel and outputs it to the first storage circuit as part of the address designation data; Addressed by circuit output.

補正されたビデオ信号電圧値と包絡線電圧値との関係に
よシ決定される量子化値を記憶する第2の記憶回路とか
ら構成される。
and a second storage circuit that stores a quantized value determined based on the relationship between the corrected video signal voltage value and the envelope voltage value.

以下余白 〔発明の実施例〕 本発明の実施例について図面を参照して説明する。Margin below [Embodiments of the invention] Embodiments of the present invention will be described with reference to the drawings.

第7図は本発明の一実施例であるビデオ信号ディジタル
量子化装置のブロック図を示す。本実施例では、大別し
て三つの大きな機能ブロックに分割される。
FIG. 7 shows a block diagram of a video signal digital quantization device which is an embodiment of the present invention. In this embodiment, it is roughly divided into three large functional blocks.

即ち2図中、ブロックAは、ビデオ信号電圧VVを4−
D変換し、更に温度により変動する基準黒レベルを検出
して演算により温度変化に無関係な信号成分のみのディ
ジタルデータを抽出する。
That is, in Figure 2, block A has a video signal voltage VV of 4-
After performing D conversion, a reference black level that varies depending on temperature is detected, and digital data of only signal components unrelated to temperature changes is extracted by calculation.

ブロックBでは、ブロックAの出力に対応する包絡線レ
ベルのディジタルデータを出力する。
Block B outputs digital data at an envelope level corresponding to the output of block A.

ブロックCでは、ブロックA出力、即ち温度に対しレベ
ル変動のないビデオ信号電圧のディジタル変換データと
ブロックB出力、即ち包絡線レベルのデ・イジタルデー
タとの関係で決まる量子化値を出力する。
Block C outputs a quantized value determined by the relationship between the block A output, that is, the digitally converted data of the video signal voltage that does not vary in level with respect to temperature, and the block B output, that is, the envelope level digital data.

以上の各ブロックを以下に順を追って説明する。以下の
説明でDV、 DS、 DB、 DP等は全てディジタ
ルデータを示すものとする。
Each of the above blocks will be explained in order below. In the following explanation, DV, DS, DB, DP, etc. all indicate digital data.

ブロックA: ビデオ信号電圧VVとして、第8図に示す波形のビデオ
信号が入力されると、A−D変換器71 K ヨ5第9
図のディジタルデータDvの如くディジタル変換される
。ラッチ72には第9図に示すパルスφBに同期して温
度変化による変動レベルに等しいディジタルデータをセ
ットする。善日鼾暎=たミで#日、パルスφBはビデオ
信号−周期に同期する。減算器73では、ビデオ信号の
A−D変換データDVとラッチ72がらの黒レベルのデ
ィジタル変換データDBとにより。
Block A: When a video signal having the waveform shown in FIG. 8 is input as the video signal voltage VV, the A-D converter 71
The digital data Dv shown in the figure is converted into digital data. Digital data equal to the fluctuation level due to temperature change is set in the latch 72 in synchronization with the pulse φB shown in FIG. On #day, the pulse φB is synchronized with the video signal period. The subtracter 73 uses the A-D conversion data DV of the video signal and the digital conversion data DB of the black level from the latch 72.

順次 DS’二DV−DB の演算を行い、温度により変化する黒レベルに無関係な
信号成分DS(第10図参照)を抽出する。
The calculations DS'2DV-DB are sequentially performed to extract a signal component DS (see FIG. 10) unrelated to the black level which changes with temperature.

ブロックB: FROM (再書込み可能なリードオンリーメモリ、以
下、 FROMと略称する)74には以下の内容が記憶
されている。即ち、ビデオ信号のディジタルデータDS
が第11図に示すデータ列である場合、第12図に示す
データ列を得る。第12図中のデータDPnの包絡線レ
ベルの値はこのデータDPnの1つ前のデータDPn−
1と、データDPnを決定する時点でのビデオ信号デー
タDSnとによシ決定される。即ち。
Block B: FROM (rewritable read-only memory, hereinafter abbreviated as FROM) 74 stores the following contents. That is, the digital data DS of the video signal
When is the data string shown in FIG. 11, the data string shown in FIG. 12 is obtained. The value of the envelope level of data DPn in FIG. 12 is the data DPn-
1 and the video signal data DSn at the time of determining the data DPn. That is.

DPn= f (DSn、 DPn−1)なる関係が成
立する。ここで、nは現在考えている画素番号を示し、
n−1はその一つ前の時点での画素番号を示す。FRO
M74には、第3図に示すようにデータDSn、データ
DPn−iがペアで番地データとして与えられた場合、
この番地の内容として前記関係によシ決まるデータDP
nの値を記憶させておく。
The following relationship holds true: DPn=f (DSn, DPn-1). Here, n indicates the currently considered pixel number,
n-1 indicates the pixel number at the previous point. F.R.O.
When M74 is given a pair of data DSn and data DPn-i as address data as shown in FIG.
Data DP determined by the above relationship as the content of this address
Store the value of n.

ラッチ75はデータDPn−1をFROM74に与える
だめに一時記憶するものであり、各画素データに同期し
たパルスφPにてセットされる。以上の様にしてブロッ
クBでは包絡線レベルのディジタルデータを抽出できる
。また。
The latch 75 temporarily stores the data DPn-1 before it is applied to the FROM 74, and is set by a pulse φP synchronized with each pixel data. In the manner described above, block B can extract digital data at the envelope level. Also.

DPn= f (DSn、 DPn−1)の関係を前も
って変更しておく事によシ、第11図のビデオ信号デー
タよシ第14図、第15図に示す様に任意の包絡線レベ
ルデータが得られる。
By changing the relationship DPn=f (DSn, DPn-1) in advance, arbitrary envelope level data can be obtained from the video signal data in Fig. 11 as shown in Figs. 14 and 15. can get.

ブロックCニ ブロックCではビデオ信号データDSと包絡線データD
Pとよシ量子化を行う。
Block C In block C, video signal data DS and envelope data D
P Toyoshi quantization is performed.

アナログ回路での量子化を考えた場合、第2図に示すよ
うなビデオ信号が入力されると、第6図に示す様に、ス
ライスレベルVSLはビデオ信号の包絡線信号vpよシ
抵抗分圧等の方法で作られ、このスライスレベルとビデ
オ信号との比較により量子化がなされる。即ち、各画素
の量子化値は、そのビデオ信号電圧値と包絡線信号電圧
値のみにより決まる。ビデオ信号電圧値。
When considering quantization in an analog circuit, when a video signal as shown in Figure 2 is input, the slice level VSL is determined by the envelope signal vp of the video signal and the resistance division voltage, as shown in Figure 6. quantization is performed by comparing this slice level with the video signal. That is, the quantization value of each pixel is determined only by its video signal voltage value and envelope signal voltage value. Video signal voltage value.

包絡線信号電圧値及び画素の量子化値をそれぞれVV、
 VP、 DSLとすると。
The envelope signal voltage value and the pixel quantization value are VV, respectively.
Assuming VP and DSL.

DSL= fA(VV、 VP ) と考えられる。また、vv、vpをA−D変換されたデ
ィジタル値で表わし、それぞれDv、DPとすれば。
It is considered that DSL=fA(VV, VP). Further, if vv and vp are expressed as A-D converted digital values, and are respectively Dv and DP.

DSIL = fD(DV、 DP )この場合、ディ
ジタル値DVは温度により変化する基準黒レベルも含ん
でいるので、ディジタル値DVの代りに減算器73の出
力DSを使用すれば。
DSIL = fD(DV, DP) In this case, since the digital value DV also includes a reference black level that changes with temperature, the output DS of the subtracter 73 can be used instead of the digital value DV.

DSL= fD(DS、DP ) と表わせる。DSL = fD (DS, DP) It can be expressed as

本実施例では、第7図のFROM 76の番地指定を、
第16図に示すように、DS、DPにより行い、各々の
番地にその時のディジタル値DS、DPに対する。
In this embodiment, the address specification of FROM 76 in FIG.
As shown in FIG. 16, this is performed using DS and DP, and the digital values DS and DP at that time are assigned to each address.

DSL= fD(DS、DP) の値を記憶させておく。このようにしてF ROM76
よシ量子化情報DSLを得ることができる。
Store the value of DSL=fD (DS, DP). In this way, F ROM76
It is possible to obtain the quantization information DSL.

〔発明の効果〕〔Effect of the invention〕

本実施例によシ以下の効果が得られる。 This embodiment provides the following effects.

即ち1本実施例では9回路はA−D変換回路以降、全て
ディジタル回路によシ構成されるため。
That is, in this embodiment, all of the nine circuits after the A-D converter circuit are constructed of digital circuits.

従来、アナログ回路にて必要とされていた回路調整は全
く不要となる。
The circuit adjustment that was conventionally required in analog circuits is completely unnecessary.

また、ディジタル回路にて構成することにより、従来問
題となっていた布線の引き回しによるノイズ及び発振等
の影響が大幅に軽減され。
In addition, by using a digital circuit, the effects of noise and oscillation caused by wiring, which were problems in the past, are significantly reduced.

抵抗、静電容量等のディスクリート部品が無いため実装
スペースも小さくすることができる。
Since there are no discrete components such as resistors and capacitances, the mounting space can be reduced.

更に、ビデオ信号源の素子の温度変化、経時変化による
ビデオ信号中の基準となる黒レベルの変動のためビデオ
信号の量子化値が変動してしまうという問題が解決され
、安定な量子化値を得ることが可能となる。
Furthermore, the problem of the quantization value of the video signal fluctuating due to fluctuations in the reference black level in the video signal due to temperature changes in the video signal source elements and changes over time has been solved, making it possible to obtain stable quantization values. It becomes possible to obtain.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のアナログ回路によるビデオ信号量子化装
置のブロック図、第2図はアナログビデオ信号の一例を
示し、第3図はアナログ包絡線信号vp及びスライスレ
ベル信号VSLを示し、第4図は量子化出力を示し、第
5図は基準となる黒レベルが変動した時のアナログビデ
オ信号を示し、第6図は温度変化による量子化値の変動
を示す。第7図は本発明の一実施例の量子化装置を示す
。 第8図はアナログビデオ信号VVの一例を示し。 第9図はA−D変換されたビデオ信号と同期パルスφ8
を示し。 第10図は抽出されたディジタルデータDSを示す。 第11図はディジタルデータDSの白及び点部分の拡大
図。 第12図はデータDSとDPの関係を示し。 第13図は第7図中のFROM 74に与えられる番地
データの構成を示す。 第14図、第15図はそれぞれFROMブ4に記憶され
る内容によって、DPの変化が任意に設定できることを
説明するための図。 第16図は第7図中のFROM76に与えられる番地指
定データの構成を示す。 図中、71はA−D変換回路、72.75はランチ。 73は減算回路、74.76はFROM。 ・壓4図 第8図 第9図 声10図 第11図 第12図 第13図 第14図 声15図
Fig. 1 is a block diagram of a conventional video signal quantization device using an analog circuit, Fig. 2 shows an example of an analog video signal, Fig. 3 shows an analog envelope signal vp and a slice level signal VSL, and Fig. 4 shows an example of an analog video signal. shows the quantized output, FIG. 5 shows the analog video signal when the reference black level fluctuates, and FIG. 6 shows the fluctuation of the quantized value due to temperature change. FIG. 7 shows a quantization device according to an embodiment of the present invention. FIG. 8 shows an example of an analog video signal VV. Figure 9 shows the A-D converted video signal and the synchronizing pulse φ8.
Show. FIG. 10 shows the extracted digital data DS. FIG. 11 is an enlarged view of the white and dotted portions of the digital data DS. FIG. 12 shows the relationship between data DS and DP. FIG. 13 shows the structure of address data given to FROM 74 in FIG. FIGS. 14 and 15 are diagrams for explaining that changes in DP can be set arbitrarily depending on the contents stored in the FROM block 4, respectively. FIG. 16 shows the structure of address designation data given to FROM 76 in FIG. In the figure, 71 is an A-D conversion circuit, and 72.75 is a lunch. 73 is a subtraction circuit, and 74.76 is FROM.・Figure 4 Figure 8 Figure 9 Voice Figure 10 Figure 11 Figure 12 Figure 13 Figure 14 Voice Figure 15

Claims (1)

【特許請求の範囲】 1 ビデオ信号をアナログ−ディジタル変換(以下、A
−D変換と称する)するA−D変換回路と。 該A−D変換回路の出力のうち、基準黒画素のデータを
一時記憶する第1のレジスタと、該第1のレジスタ出力
と前記A−D変換回路出力との減算を行ってオフセント
を補正したビデオ信号を抽出する減算回路と、主走査方
向の白信号に追従する包絡線信号を前記オフセット補正
後のビデオ信号とその一画素前の包絡線信号とを番地と
して与えることで抽出するように構成したテーブルをあ
らかじめ記憶する第1の記憶回路と、該第1の記憶回路
に前記オフセント補正後のビデオ信号の一画素前のデー
タを入力するため該第1の記憶回路の出力を一画素分に
相当する期間保持する第2のレジスタと、前記第1の記
憶回路出力と前記減算回路出力とによシ表わされる番地
に前記包絡線信号と前記オフセット補正後のビデオ信号
とにより決まる量子化値があらかじめ記憶された第2の
記憶回路とを有し、前記減算回路から出力される前記オ
フセント補正後のビデオ信号に対して前記第1の記憶回
路から出力される前記包絡線信号をスライスレベルの基
準として量子化を行うことを特徴としだ量子化装置。
[Claims] 1 Analog-digital conversion (hereinafter referred to as A
-A-D conversion circuit (referred to as "D conversion"). A first register temporarily stores data of a reference black pixel among the outputs of the A-D converter circuit, and offset is corrected by subtracting the output of the first register and the output of the A-D converter circuit. A subtraction circuit that extracts a video signal and an envelope signal that follows a white signal in the main scanning direction are configured to be extracted by giving the video signal after offset correction and the envelope signal of one pixel before the offset correction as an address. a first memory circuit that stores a table in advance, and an output of the first memory circuit for one pixel in order to input data of one pixel before the video signal after the offset correction to the first memory circuit; A quantization value determined by the envelope signal and the offset-corrected video signal is stored in a second register held for a corresponding period, and at an address represented by the first storage circuit output and the subtraction circuit output. and a second storage circuit in which data is stored in advance, and the envelope signal outputted from the first storage circuit is used as a slice level reference for the offset-corrected video signal outputted from the subtraction circuit. A quantization device that performs quantization as follows.
JP59107564A 1984-05-29 1984-05-29 Quantizer Pending JPS60251790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59107564A JPS60251790A (en) 1984-05-29 1984-05-29 Quantizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59107564A JPS60251790A (en) 1984-05-29 1984-05-29 Quantizer

Publications (1)

Publication Number Publication Date
JPS60251790A true JPS60251790A (en) 1985-12-12

Family

ID=14462363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59107564A Pending JPS60251790A (en) 1984-05-29 1984-05-29 Quantizer

Country Status (1)

Country Link
JP (1) JPS60251790A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114333A (en) * 1986-10-31 1988-05-19 Nec Home Electronics Ltd Radio bus system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114333A (en) * 1986-10-31 1988-05-19 Nec Home Electronics Ltd Radio bus system

Similar Documents

Publication Publication Date Title
JP3047927B2 (en) Video signal clamp circuit
US4764750A (en) Analog-to-digital converter
US5175621A (en) Gamma correction circuit and method thereof
KR910013858A (en) Contour correction circuit and method
US4410876A (en) D.C. Stabilized analog-to-digital converter
JPS6037830A (en) Capacitive d/a converter and adjusting method
EP0760181B1 (en) Reference ladder auto-calibration circuit for an analog to digital converter
EP0381715A1 (en) Digital correction circuit and method for data converters.
US5103298A (en) Error correction method and circuit for nonlinear quantization circuit
EP0741460B1 (en) Analog-to-digital converter comparator reference arrangement
JPS5946131B2 (en) encoding circuit
US4985702A (en) Analog to digital converter with second order error correction
JPS60251790A (en) Quantizer
US4553042A (en) Signal transition enhancement circuit
US6437717B1 (en) Two stage analog-to-digital conversion with second stage offset correction
JP3143117B2 (en) Signal processing device
US5757303A (en) Multi-bit A/D converter having reduced circuitry
JPH1028053A (en) A/d conversion error correction circuit
KR101904390B1 (en) Method of establishing of reference-voltage association in input-voltage, and analog-to-digital converter circuitry using the same
JP3230227B2 (en) A / D converter
US6542097B1 (en) Adaptive delta modulation with step size variation responsive to sensed overload
US6255970B1 (en) Correction of missing codes nonlinearity in A to D converters
JPH0568912B2 (en)
KR930011572B1 (en) Analog/digital image signal converter
JPH06125274A (en) Circuit and method for testing redundancy function of a/d converter