JPS60251788A - Data sampling clock generator for character broadcast - Google Patents
Data sampling clock generator for character broadcastInfo
- Publication number
- JPS60251788A JPS60251788A JP59108238A JP10823884A JPS60251788A JP S60251788 A JPS60251788 A JP S60251788A JP 59108238 A JP59108238 A JP 59108238A JP 10823884 A JP10823884 A JP 10823884A JP S60251788 A JPS60251788 A JP S60251788A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock pulse
- sub
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、テレビジョン映像信号中に含まれる文字放送
信号に同期したサンプリングクロックパルスを発生する
ための文字放送用データサンプリングクロック発生装舒
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a teletext data sampling clock generation device for generating a sampling clock pulse synchronized with a teletext signal included in a television video signal.
第1図に示すようにテレビジョン映像信号中の文字放送
信号を抽出して、その誤り率等を検査するためには、先
ず文字放送信号と同期したデータサンプリングクロック
パルスを発生する所謂標本化を行わなければならない。As shown in Figure 1, in order to extract the teletext signal from the television video signal and examine its error rate, etc., first, so-called sampling is performed, which generates a data sampling clock pulse synchronized with the teletext signal. It must be made.
この場合に文字放送信号の周波数は5.72 番e 争
MHzであり、その前に現われるカラーバースト信号は
3.57@−・MHzであって、文字放送信号の周波数
はカラー/ヘースト信号の1.6倍となっている。文字
放送信号の標本化には、カラーバースト信号を利用する
など幾つかの方法が既に知られているが、処理回路が複
雑になるとか、信頼性が低いといった欠点がある。In this case, the frequency of the teletext signal is 5.72 MHz, the color burst signal appearing before it is 3.57 MHz, and the frequency of the teletext signal is 1 MHz of the color/heast signal. .6 times. Several methods are already known for sampling teletext signals, such as using color burst signals, but these methods have drawbacks such as complicating processing circuitry and low reliability.
ここにおいて本発明の目的は、回路的に簡単でしかも正
確なデータサンプリングクロックパルスを発生させるこ
とのできる文字放送用データサンプリングクロック発生
装置を提供することにあり、その要旨は、テレビジョン
映像信号中に含まれる文字放送信号に同期したデータサ
ンプリングクロックパルスを発生させる装置であって、
前記映像信号中のカラーバースト信号から、前記文字放
送信号の1周期をn等分(nは正の整数)したパルスを
、互いに位相が異なり前記1周期の間に1個ずつのパル
スが現われるn組のサブクロックパルスを生成する回路
と、これらのサブクロックパルスと文字放送信号とを比
較し各サブクロックパルスごとに前記文字放送信号のエ
ツジ部との一致を検出する回路と、一致したサブクロッ
クパルスを請求めるデータサンプリングクロックパルス
として選択する回路とを具備したことを特徴とするもの
である。SUMMARY OF THE INVENTION An object of the present invention is to provide a data sampling clock generator for teletext broadcasting that is simple in terms of circuitry and can generate accurate data sampling clock pulses. A device for generating a data sampling clock pulse synchronized with a teletext signal included in a teletext signal, the device comprising:
One period of the teletext signal is divided into n equal parts (n is a positive integer) from the color burst signal in the video signal, and pulses are divided into n equal parts, each having a different phase and one pulse appearing during the one period. a circuit that generates a set of sub-clock pulses, a circuit that compares these sub-clock pulses with a teletext signal and detects a coincidence with an edge portion of the teletext signal for each sub-clock pulse, and a circuit that generates a matched sub-clock and a circuit for selecting a pulse as a requestable data sampling clock pulse.
本発明を第2図以下に図示の実施例に基づいて詳細に説
明する。The present invention will be explained in detail based on the embodiments shown in FIG. 2 and below.
$2図はサブクロツタパルスを生成するための回路図で
あり、カラーバースト信号が整形回路1に入力され、そ
の出力はAPC発振回路2を経て移相回路3に接続され
ている。そして、移相回路3から2つのCLI、Cl3
が出力され、これらはシフトレジスタ回路、論理回路等
から成るサブクロックパルス発生回路4に入力され、1
0組のサブクロツタパルスPa−’Pjが出力されるよ
うになっている。Figure $2 is a circuit diagram for generating a sub-crotter pulse, in which a color burst signal is input to a shaping circuit 1, and its output is connected to a phase shift circuit 3 via an APC oscillation circuit 2. Then, from the phase shift circuit 3, two CLI, Cl3
are output, and these are input to a sub-clock pulse generation circuit 4 consisting of a shift register circuit, a logic circuit, etc.
0 set of sub-crotter pulses Pa-'Pj are output.
つまり、3.57・・・MHzの周波数を有するカラー
バースト信号は、整形回路lを経て発振回路2で8倍の
28.63・・・MHzの周波数パルスが発振されて移
相回路3に送られる。移相回路3においては、発振回路
2から送信されてきた第3図(a)に示すクロック孔1
に対して、位相を半周期ずらした(b)に示すクロック
C1,2をC(1と共に出力する。これらのクロックC
L1. Cl3はそれぞれサブクロックパルス発生回路
4に入力され、順次に第3図(C)〜(1)に示す位相
のずれた10組のサブクロックパルスPa”Pjとして
出力されることになる。これらのサブクロックパルスP
a”Pjを合成した周波数は、28.63・・φ×2−
57 、2.7・・・MHzとなり、文字放送信号のピ
ント・クロックパルスの10倍となる。従って、これを
10分割した各サブクロックパルスPa〜Pjの周期は
、第4図に示すように文字放送信号の1周期と一致する
ことになる。In other words, a color burst signal having a frequency of 3.57...MHz passes through a shaping circuit 1, and is oscillated by an oscillation circuit 2 into a frequency pulse of 8 times 28.63...MHz, which is then sent to a phase shift circuit 3. It will be done. In the phase shift circuit 3, the clock hole 1 shown in FIG. 3(a) transmitted from the oscillation circuit 2
, the clocks C1 and 2 shown in (b) whose phases are shifted by half a period are output together with C(1. These clocks C
L1. Cl3 are each input to the sub-clock pulse generation circuit 4, and are sequentially output as 10 sets of phase-shifted sub-clock pulses Pa"Pj shown in FIG. 3(C) to (1). Sub clock pulse P
The synthesized frequency of a”Pj is 28.63...φ×2−
57, 2.7...MHz, which is 10 times the focus clock pulse of the teletext signal. Therefore, the period of each sub-clock pulse Pa to Pj obtained by dividing this into ten coincides with one period of the teletext signal, as shown in FIG.
第5図はこのようにして得られたサブクロックパルスP
a−Pjを用いてサンプリングクロックパルスを発生す
る回路である。各サブクロ・ンクパルスPa−Pjはデ
ータセレクタ回路7に接続されると共に、それぞれDフ
リップフロップ回路8a〜8jのD端子に入力されてお
り、これらのDフリップフロップ回路8a〜8jのT端
子にはアンド回路9かもの出力が共通に接続されている
。このアンド回路9には第1図に示すテレビジョン映像
信号と1図示しない回路から発生されるカラーバースト
信号を基にした予測信号によるデータ抽出信号が入力さ
れている。各Dフリップフロップ回路8a〜8jの出力
Qはそれぞれ計数回路10a〜10jのT端子に入力さ
れ、その出力はプライオリティ・エンコーダ回路11に
接続されている。このエンコーダ回路11の出力はラッ
チ回路12を経てデータセレクタ回路7に送られ、エン
コーダ回路11のリセット信号により各計数回路10a
〜10jはリセット、ラッチ回路12はホールドされる
ようになっている。FIG. 5 shows the subclock pulse P obtained in this way.
This circuit generates a sampling clock pulse using a-Pj. Each sub-clock pulse Pa-Pj is connected to the data selector circuit 7 and input to the D terminal of each D flip-flop circuit 8a to 8j, and the T terminal of these D flip-flop circuits 8a to 8j is connected to an AND terminal. The outputs of all the circuits 9 are connected in common. The AND circuit 9 receives a data extraction signal based on a prediction signal based on the television video signal shown in FIG. 1 and a color burst signal generated from a circuit not shown in the drawing. The outputs Q of the D flip-flop circuits 8a to 8j are input to the T terminals of the counting circuits 10a to 10j, respectively, and the outputs thereof are connected to the priority encoder circuit 11. The output of the encoder circuit 11 is sent to the data selector circuit 7 via the latch circuit 12, and the reset signal of the encoder circuit 11 causes each counting circuit 10a to
10j is reset, and the latch circuit 12 is held.
即ち、アンド回路9には第6図(a)に示すようにテレ
ビジョン映像信号データか入力されると同時に、(b)
に示す文字放送信号部分のみを抽出するだめのデータ抽
出信号が入力されて論理積がなされ、(C)に示すよう
に文字放送信号のみが各Dフリップフロップ回路8a〜
8jのT端子に共通に送られる。Dフリップフロップ回
路8a〜8jのD端子にはそれぞれサックロックパルス
Pa−Pjが入力されているので、文字放送信号の立上
りで合致したタイミングのサブクロックパルスがサンプ
リングされ、該当するDフリップフロップ回路のQ端子
の出力が変化することになる。各計数回路10a〜10
jはそれぞれのDフリップフロップ回路8a〜8jのQ
端子の出力変化の数を累積し、一定の期間後にプライオ
リティ・エンコーダ回路11で読み取り、文字放送信号
の立上り部と最も一致度の高いサブクロックパルスを特
定する信号をラッチ回路12に送る。データセレクタ回
路7はラッチ回路12から送信された信号により、デー
タセレクタ回路7に入力されている10組のサブクロッ
クパルスPa−Pjのうちの該当するものを選択してサ
ンプリングクロックパルスとして出力する。同時に、エ
ンコーダ回路11から計数回路10a〜10jにリセッ
ト、ラッチ回路12にホールド信号が送られて再び計数
が開始され、新たなデータによるサンプリングクロック
パルスがめられることになる。That is, at the same time that television video signal data is input to the AND circuit 9 as shown in FIG.
A data extraction signal for extracting only the teletext signal portion shown in (C) is input and a logical product is performed, and as shown in (C), only the teletext signal is extracted from each D flip-flop circuit 8a to 8a.
Commonly sent to the T terminal of 8j. Since the suck lock pulses Pa-Pj are input to the D terminals of the D flip-flop circuits 8a to 8j, respectively, the sub-clock pulses having timings that coincide with the rising edge of the teletext signal are sampled, and the sub-clock pulses of the corresponding D flip-flop circuits are sampled. The output of the Q terminal will change. Each counting circuit 10a to 10
j is the Q of each D flip-flop circuit 8a to 8j
The number of output changes of the terminals is accumulated and read by the priority encoder circuit 11 after a certain period of time, and a signal is sent to the latch circuit 12 to specify the sub-clock pulse that most closely matches the rising edge of the teletext signal. Based on the signal transmitted from the latch circuit 12, the data selector circuit 7 selects a corresponding one of the ten sets of sub-clock pulses Pa-Pj input to the data selector circuit 7 and outputs it as a sampling clock pulse. At the same time, the encoder circuit 11 sends a reset signal to the counting circuits 10a to 10j and a hold signal to the latch circuit 12 to start counting again, and a sampling clock pulse based on new data is generated.
上述の実施例は単に一例を示したに過ぎず、回路構成は
他の手段を適宜採り得ることは云うまでもない。なお、
サブクロ・ンクパルスの組は回路構成を考えると実施例
程度の数が適当であるが、その数を多くすれば更に分解
能は向旧し、得られるサンプリングクロックパルスの信
頼性も高くなる。また、実施例は文字放送信号の立ち上
り部を利用して検出したが、これは立ち下り部であって
もよいし、立ち上り部、立ち下り部の双方を用いても支
障はない。It goes without saying that the above-described embodiment is merely an example, and that other circuit configurations may be adopted as appropriate. In addition,
Considering the circuit configuration, it is appropriate to have the number of sub-clock pulse sets as in the embodiment, but if the number is increased, the resolution will further deteriorate and the reliability of the obtained sampling clock pulses will also increase. Furthermore, although the embodiment uses the rising portion of the teletext signal for detection, it may be the falling portion, or both the rising portion and the falling portion may be used without any problem.
このように本発明に係る文字放送用データサンプリンク
クロック発生装置は、文字放送信号の立上り部等のエツ
ジ部のタイミングに忠実に合致すルテータサンプリング
クロックパルスを比較的簡単な回路構成により得られる
利点がある。As described above, the data sampling link clock generator for teletext broadcasting according to the present invention can obtain a rotator sampling clock pulse that faithfully matches the timing of an edge portion such as a rising portion of a teletext signal with a relatively simple circuit configuration. There are advantages.
第1図はテレビジョン映像信号の波形図、第2図はサブ
クロツタパルスを発生する回路のブロック回路構成図、
第3図はそのタイミングチャート図、第4図は文字放送
信号とサブクロックパルスの関係を示す波形図、第5図
はサブクロ・ンクパルスヲ用いてサンプリングクロック
パルスを発生する回路のプロ・ンク回路構成図、第6図
はアンド回路におけるタイミングチャート図である。
符号1は整形回路、2は発振回路、3は移相回路、4は
サブクロックパルス発生回路、7はデータセレクタ回路
、8a〜8jはDフリップフロップ回路、9はアンド回
路、10a〜10jは計数回路、11はエンコーダ回路
、12はラッチ回路である。
特許出願人 日本テレビ放送網株式会社同 株 式 会
社 東 芝
株式会社シバツク
慕1図
1I2命
也円代■円Pf融Ph Pi Pj
第3図
第4図Figure 1 is a waveform diagram of a television video signal, Figure 2 is a block circuit configuration diagram of a circuit that generates a sub-crotter pulse,
Figure 3 is a timing chart, Figure 4 is a waveform diagram showing the relationship between teletext signals and subclock pulses, and Figure 5 is a block circuit diagram of a circuit that generates sampling clock pulses using subclock pulses. , FIG. 6 is a timing chart diagram of the AND circuit. 1 is a shaping circuit, 2 is an oscillation circuit, 3 is a phase shift circuit, 4 is a sub-clock pulse generation circuit, 7 is a data selector circuit, 8a to 8j are D flip-flop circuits, 9 is an AND circuit, and 10a to 10j are counters. 11 is an encoder circuit, and 12 is a latch circuit. Patent Applicant: Nippon Television Network Corporation Toshiba Corporation
Claims (1)
に同期したデータサンプリングクロックパルスを発生さ
せる装置であって、前記映像信号中のカラーバースト信
号から、前記文字放送信号の1周期をn等分(nは正の
整数)したパルスを、互いに位相が異なり前記1周期の
間に1個ずつのパルスが現われるn組のサブクロックパ
ルスを生成する回路と、これらのサブクロ・ンクパルス
と文字放送信号とを比較し各サブクロックパルスごとに
前記文字放送信号のエツジ部との一致を検出する回路と
、一致したサブクロックパルスを請求めるデータサンプ
リングクロックパルスとして選択する回路とを具備した
ことを特徴とする文字放送用データサンプリングクロッ
ク発生装置。 2、前記選択されたサブクロックパルスは、所定期間内
に前記文字放送信号との一致度が最も高いものとした特
許請求の範囲第1項に記載の文字放送用データサンプリ
ングクロック発生装置。 3、前記整数nを10とした特許請求の範囲第1項に記
載の文字放送用データサンプリングクロック発生装置。[Scope of Claims] 1. A device for generating a data sampling clock pulse synchronized with a teletext signal included in a television video signal, the device generating one of the teletext signals from a color burst signal in the video signal. A circuit that generates n sets of subclock pulses in which a pulse whose period is divided into n equal parts (n is a positive integer) has different phases and each pulse appears during one cycle, and these subclock pulses. and a teletext signal, and a circuit for detecting a match with an edge portion of the teletext signal for each sub-clock pulse, and a circuit for selecting the matched sub-clock pulse as a requestable data sampling clock pulse. A data sampling clock generator for teletext broadcasting, characterized in that: 2. The teletext data sampling clock generator according to claim 1, wherein the selected sub-clock pulse has the highest degree of coincidence with the teletext signal within a predetermined period. 3. The teletext data sampling clock generator according to claim 1, wherein the integer n is 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59108238A JPS60251788A (en) | 1984-05-28 | 1984-05-28 | Data sampling clock generator for character broadcast |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59108238A JPS60251788A (en) | 1984-05-28 | 1984-05-28 | Data sampling clock generator for character broadcast |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60251788A true JPS60251788A (en) | 1985-12-12 |
Family
ID=14479568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59108238A Pending JPS60251788A (en) | 1984-05-28 | 1984-05-28 | Data sampling clock generator for character broadcast |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60251788A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909467B2 (en) | 2000-05-01 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Broadcast text data sampling apparatus and broadcast text data sampling method |
-
1984
- 1984-05-28 JP JP59108238A patent/JPS60251788A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909467B2 (en) | 2000-05-01 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Broadcast text data sampling apparatus and broadcast text data sampling method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60251788A (en) | Data sampling clock generator for character broadcast | |
US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
JPH0421393B2 (en) | ||
JPH1168861A (en) | Simultaneous two-way transmission reception method and simultaneous two-way transmission reception circuit | |
JP3185768B2 (en) | Frequency comparator and clock extraction circuit using the same | |
JP3424600B2 (en) | Manchester code receiver | |
JPH04227164A (en) | Vertical synchronizing signal separation circuit | |
JPH09271000A (en) | Data retrieval circuit for teletext | |
JP2661401B2 (en) | Caption decoder circuit | |
JPH0832569A (en) | Clock recovery circuit | |
JPS5917787A (en) | Receiving device for character multiplex broadcasting | |
JP2743428B2 (en) | Burst gate pulse generation circuit | |
JPH10313301A (en) | Phase-locked loop circuit | |
JPH0685629A (en) | Coincidence detecting circuit | |
JPS62281688A (en) | Data sampling circuit for teletext receiver | |
JPH10190641A (en) | Clock circuit | |
JPH10226104A (en) | Video clock synchronous circuit | |
JPS6032380B2 (en) | Vertical synchronization signal separation circuit | |
JPS6228620B2 (en) | ||
JPH0439628B2 (en) | ||
JPH0993236A (en) | Data valid period signal generating circuit in serial data communication | |
JPH01261908A (en) | Sampling frequency converting circuit | |
JPH04240919A (en) | Frequency dividing circuit | |
JPS583376A (en) | Processing circuit for synchronizing signal | |
JPH0836437A (en) | Phase-locked circuit |