JPS6022248A - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JPS6022248A JPS6022248A JP13141783A JP13141783A JPS6022248A JP S6022248 A JPS6022248 A JP S6022248A JP 13141783 A JP13141783 A JP 13141783A JP 13141783 A JP13141783 A JP 13141783A JP S6022248 A JPS6022248 A JP S6022248A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- priority
- interruption
- interrupt request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、割込み制御装置に関し、特に優先順位がプロ
グラマブルな割込み制御装置に関する。
グラマブルな割込み制御装置に関する。
割込み制御とは、中央処理装置（以下、ＯＰυという）
がプログラム夾行中に、何らかの要因によってプログラ
ムの実行を一時中断し、その要因に応じた処理プログラ
ムの実行を行なうための制御である。従って、データ処
理システムによって種々の割込み要因がある。以下、シ
ステムとしてマイクロコンピュータに応用する割込み制
御について説明する。
がプログラム夾行中に、何らかの要因によってプログラ
ムの実行を一時中断し、その要因に応じた処理プログラ
ムの実行を行なうための制御である。従って、データ処
理システムによって種々の割込み要因がある。以下、シ
ステムとしてマイクロコンピュータに応用する割込み制
御について説明する。
一般に、マイクロコンピュータにおける割込み要因は外
部要因と内部要因に分けることができるっ外部要因とし
てはマイクロコンピュータの外部力特殊な状態になった
ことを認識させるためのものや、外部周辺装置からマイ
クロコンピータへの処理要求などがある。内部要因とし
ては内部タイマによる設定時間の経過、シリアルデータ
転送の終了等の内蔵周辺機能からのマイクロコンピュー
タへの処理要求がある。複数の割込みがある場合、割込
みによってはプログラム処理上割込みを禁止することが
必要な場合もある。この禁止することを“割込みをマス
クする“という。
部要因と内部要因に分けることができるっ外部要因とし
てはマイクロコンピュータの外部力特殊な状態になった
ことを認識させるためのものや、外部周辺装置からマイ
クロコンピータへの処理要求などがある。内部要因とし
ては内部タイマによる設定時間の経過、シリアルデータ
転送の終了等の内蔵周辺機能からのマイクロコンピュー
タへの処理要求がある。複数の割込みがある場合、割込
みによってはプログラム処理上割込みを禁止することが
必要な場合もある。この禁止することを“割込みをマス
クする“という。
種々の割込み要因がある時は、複数の要因が同時に発生
したり、あるいは、ある割込み処理中に更に別の割込み
要因が発生したすすることがある。
したり、あるいは、ある割込み処理中に更に別の割込み
要因が発生したすすることがある。
（多重割込み）例えば、内部タイマの割込み要求とデー
タ転送終了の割込み要求が同時に起ったり、内部タイマ
割込み処理中に外部割込み要求が発生することがある。
タ転送終了の割込み要求が同時に起ったり、内部タイマ
割込み処理中に外部割込み要求が発生することがある。
このような場合は、２種の割込み処理のいずれを優先す
るかが問題となる。
るかが問題となる。
例えば、内部タイマ割込みと外部割込みがある場合では
、内部タイマを用いである設定時間ごとに外部に信号金
送り、リアルタイムで外部の装置を制御する時は、内部
タイマ割込みを優先して内部タイマ割込みが発生すると
直ちに外部に信号を出力しなければ設定時間どおりに外
部装置を制御することができない。また、外部割込みを
用いて高速に外部からのデータを人力する時は、外部割
込みを優先しなければ外部周辺装置の処理要求に対する
対応が遅くなってしまう。このように、応用によＶ各種
の割込みの優先順位は異なるので優先順位は任意に設定
できる必要がある。また、割込み処理中であっても優先
順位の高い割込みが発生すると、その割込み処理プログ
ラムｆ、実行できるような構成にする必要がある。
、内部タイマを用いである設定時間ごとに外部に信号金
送り、リアルタイムで外部の装置を制御する時は、内部
タイマ割込みを優先して内部タイマ割込みが発生すると
直ちに外部に信号を出力しなければ設定時間どおりに外
部装置を制御することができない。また、外部割込みを
用いて高速に外部からのデータを人力する時は、外部割
込みを優先しなければ外部周辺装置の処理要求に対する
対応が遅くなってしまう。このように、応用によＶ各種
の割込みの優先順位は異なるので優先順位は任意に設定
できる必要がある。また、割込み処理中であっても優先
順位の高い割込みが発生すると、その割込み処理プログ
ラムｆ、実行できるような構成にする必要がある。
ところが従来は優先Ｉ＠位を任意に設定することは高価
であったため、低価格のシステムでは割込み優先Ｉ＠位
は各側込み要因ごとに固定されていた。
であったため、低価格のシステムでは割込み優先Ｉ＠位
は各側込み要因ごとに固定されていた。
そのため応用によっては支障を来たしていた。上記の例
において、内部タイマ割込みが外部割込みよりも優先順
位が高く固定されて−たとすると、外部割込みを利用し
て高速に外部データを入力する場合では、内部タイマ割
込みをマスクして優先順位を変更するようにしなければ
ならない。すると、内部タイマ割込みが使えな込という
欠点があった。
において、内部タイマ割込みが外部割込みよりも優先順
位が高く固定されて−たとすると、外部割込みを利用し
て高速に外部データを入力する場合では、内部タイマ割
込みをマスクして優先順位を変更するようにしなければ
ならない。すると、内部タイマ割込みが使えな込という
欠点があった。
また、従来は割込み処理中に更に別の割込み要求があっ
たときに％優先順位の高いもののみ受け付けるためには
１割込み処理中にはその割込みとそれより優先順位の低
い割込みをマスクすることで対処していた。しかし、こ
の方法では割込み処理に入る毎にマスクの設定、多重割
込み処理に入る時はマスクの状態の退避とマスクの変更
、多重割込み処理から復帰する時は退避したマスクの復
帰と込う煩雑な手続き金しなければならない欠点があっ
た。
たときに％優先順位の高いもののみ受け付けるためには
１割込み処理中にはその割込みとそれより優先順位の低
い割込みをマスクすることで対処していた。しかし、こ
の方法では割込み処理に入る毎にマスクの設定、多重割
込み処理に入る時はマスクの状態の退避とマスクの変更
、多重割込み処理から復帰する時は退避したマスクの復
帰と込う煩雑な手続き金しなければならない欠点があっ
た。
本発明は、上述の点に鑑みてなされたもので、割込みの
受付優先＋１ｌｉＨ位を所定の順位に設定、変更可能で
多重割込み処理においても煩雑な手続が不要なあらゆる
応用分野に適する割込み制御装置を低価格で提供するこ
とを目的とする。
受付優先＋１ｌｉＨ位を所定の順位に設定、変更可能で
多重割込み処理においても煩雑な手続が不要なあらゆる
応用分野に適する割込み制御装置を低価格で提供するこ
とを目的とする。
本発明によると、プログラムの操作により内容が変更可
能な割込みの優先Ｉ＠位を指定する優先順位指定部と、
所定の周期で前記優先順位指定部の内容を優先順位の上
位から走査する走査信号と前記優先順位指定部の内容と
の一致を検出する検出部とｈｌＩｌ込み発生源が割込み
要求を発生したことを記憶する割込み要求記憶部と、割
込みの要求を許可又は娯ＩＥ状態にする割込み要求制御
部と、前記割込み要求記１意部が割込み要求を記隠し前
記検出部が一致ｆｔ＠出し且つ前記割込み要求制御部が
割込み要求を許可状態にしていることを検出すると割込
み受付信号を発生する割込み受付部と、前記定食信号の
発生を制御し且つ割込み受付信号に基づき受け付けた割
込みの優先順位を記憶しＣＰＵに割込み信号を送出する
制御部を含むことを特徴とする割込み制御装置が得られ
る。
能な割込みの優先Ｉ＠位を指定する優先順位指定部と、
所定の周期で前記優先順位指定部の内容を優先順位の上
位から走査する走査信号と前記優先順位指定部の内容と
の一致を検出する検出部とｈｌＩｌ込み発生源が割込み
要求を発生したことを記憶する割込み要求記憶部と、割
込みの要求を許可又は娯ＩＥ状態にする割込み要求制御
部と、前記割込み要求記１意部が割込み要求を記隠し前
記検出部が一致ｆｔ＠出し且つ前記割込み要求制御部が
割込み要求を許可状態にしていることを検出すると割込
み受付信号を発生する割込み受付部と、前記定食信号の
発生を制御し且つ割込み受付信号に基づき受け付けた割
込みの優先順位を記憶しＣＰＵに割込み信号を送出する
制御部を含むことを特徴とする割込み制御装置が得られ
る。
本発明の実施例を図面を参照して説明する。第１図は本
発明の一実施例のブロック図で、ここでは割込み発生源
はＡ、Ｂ、Ｃ，Ｄの４種として説明する。図中の番号の
添字Ａ、Ｂ、Ｃ，Ｄはそれぞれ割込み発生源Ａ、Ｂ、
Ｃ，Ｄからの割込み要求を処理するのに関与する部分で
あることを示す。
発明の一実施例のブロック図で、ここでは割込み発生源
はＡ、Ｂ、Ｃ，Ｄの４種として説明する。図中の番号の
添字Ａ、Ｂ、Ｃ，Ｄはそれぞれ割込み発生源Ａ、Ｂ、
Ｃ，Ｄからの割込み要求を処理するのに関与する部分で
あることを示す。
第１図中の破線で囲まれたそれぞれの割込み発生源から
の割込み要求の処理に関与する部分は全く同等の構成で
ある。以下５割込み発生原人からの割込み要求を処理す
る部分について説明する。
の割込み要求の処理に関与する部分は全く同等の構成で
ある。以下５割込み発生原人からの割込み要求を処理す
る部分について説明する。
優先；＠位指定部１０５−ＡＫは、各々の割込みの受け
付は優先順位をプログラムで制御１１１された信号を用
いて誓＠迅んでおく。制御部１０１は、優先順位の上位
から優先順位を走査した走査信号１０２を出力する。検
出部１０４−Ａはこの走査信号１０２と各優先順位指定
部１０５−ＡＫ書き込まれた優先順位の内容を比較し、
一致を検出すると一致信号１０９−Ａｔ″出力する。割
込み受付＠１０８−Ａは一致信号１０９−Ａが出力され
、且つ割込み要求制御部１０６−Ａが割込み要求を許可
状態にし、且つ割込み要求記憶部１０７−Ａが割込み要
求１００−Ａを記憶していることを検出すると１割込み
受付信号１１０−Ａを出力する。割込み発生源Ｂ、 Ｃ
，Ｄに対応する部分も全く同じ働きをする。
付は優先順位をプログラムで制御１１１された信号を用
いて誓＠迅んでおく。制御部１０１は、優先順位の上位
から優先順位を走査した走査信号１０２を出力する。検
出部１０４−Ａはこの走査信号１０２と各優先順位指定
部１０５−ＡＫ書き込まれた優先順位の内容を比較し、
一致を検出すると一致信号１０９−Ａｔ″出力する。割
込み受付＠１０８−Ａは一致信号１０９−Ａが出力され
、且つ割込み要求制御部１０６−Ａが割込み要求を許可
状態にし、且つ割込み要求記憶部１０７−Ａが割込み要
求１００−Ａを記憶していることを検出すると１割込み
受付信号１１０−Ａを出力する。割込み発生源Ｂ、 Ｃ
，Ｄに対応する部分も全く同じ働きをする。
次に制御部１０１の動作を説明する。制御部１０１ｔ’
ｉ、走査信号１０２を最上位の優先順位のものから順に
一位ずつ下位の優先順位のものへ変更し１割込み受付信
号１１０−Ａ、Ｂ、Ｃ，Ｄが出力されていない場合は、
走査信号１０２が最下位の優先１＠位のものになると再
び最下位の優先順位のものから走査し続ける。制御部１
０１は割込み受付信号１１０−Ａ、Ｂ、Ｃ，Ｄのいずれ
かが出力されていれば、受は付けた割込みの優先順位を
記１意し、走査信号１０２が！１Ｊｆｉｌ１部１０１の
記憶している優先１胆位即ち、受は付けられた割込みの
優先順位に等しくなると、走査信号１０２ ｅ最下位の
優先順位にセットし、ＣＰＵが割込み処理中は走査信号
１０２を最上位の優先順位から処理中の割込みの優先順
位の間で変化させる。そして、ＣＰＵから割込み処理終
了信号１１３が送られてくれば、制御部１０１は記憶し
ている処理中の削ｉ２！１みの優先順位を変更する。多
重割込みから復帰する時は、復帰先の割込みの優先順位
にセットし、多重割込みでない時は記憶している優先順
位を消去し、初期の状態になる。
ｉ、走査信号１０２を最上位の優先順位のものから順に
一位ずつ下位の優先順位のものへ変更し１割込み受付信
号１１０−Ａ、Ｂ、Ｃ，Ｄが出力されていない場合は、
走査信号１０２が最下位の優先１＠位のものになると再
び最下位の優先順位のものから走査し続ける。制御部１
０１は割込み受付信号１１０−Ａ、Ｂ、Ｃ，Ｄのいずれ
かが出力されていれば、受は付けた割込みの優先順位を
記１意し、走査信号１０２が！１Ｊｆｉｌ１部１０１の
記憶している優先１胆位即ち、受は付けられた割込みの
優先順位に等しくなると、走査信号１０２ ｅ最下位の
優先順位にセットし、ＣＰＵが割込み処理中は走査信号
１０２を最上位の優先順位から処理中の割込みの優先順
位の間で変化させる。そして、ＣＰＵから割込み処理終
了信号１１３が送られてくれば、制御部１０１は記憶し
ている処理中の削ｉ２！１みの優先順位を変更する。多
重割込みから復帰する時は、復帰先の割込みの優先順位
にセットし、多重割込みでない時は記憶している優先順
位を消去し、初期の状態になる。
第２図（ａ−ｊ）は本発明の動作を示すタイミングチャ
ートである５信号１０２． １０９−Ａ、 Ｂ。
ートである５信号１０２． １０９−Ａ、 Ｂ。
Ｃ，Ｄ、１０３はそれぞれ第１図の同一番号の信号に対
応する。信号１１１は割込み発生ｆＡＣからの割込み要
求信号、信号１１２は割込み発生源Ｂからの割込み要求
信号である。制御部１０１に記はされている記はデータ
１１４は現在処理中の割込みの優先順位を示す。但し優
先順位は０．１゜２．３の順に高いものとする。
応する。信号１１１は割込み発生ｆＡＣからの割込み要
求信号、信号１１２は割込み発生源Ｂからの割込み要求
信号である。制御部１０１に記はされている記はデータ
１１４は現在処理中の割込みの優先順位を示す。但し優
先順位は０．１゜２．３の順に高いものとする。
第１図と第２図を参照しながら本発明の詳細な説明する
。初めにプログラムに制Ｎされた信号を用いて各優先順
位指定部に優先順位を書き込む。
。初めにプログラムに制Ｎされた信号を用いて各優先順
位指定部に優先順位を書き込む。
今、優先順位指定部１０５−Ａには０が、１０５−Ｂに
は１が、１０５−Ｃには２が、１０５−Ｄには３が書き
込まれたとする。割込み要求が無い時、又は割込みが禁
止されている時は％走査信号１０２が０、ｌ、２． ３
と変化すると一致信号１０９−Ａ。
は１が、１０５−Ｃには２が、１０５−Ｄには３が書き
込まれたとする。割込み要求が無い時、又は割込みが禁
止されている時は％走査信号１０２が０、ｌ、２． ３
と変化すると一致信号１０９−Ａ。
Ｂ、Ｃ，Ｄは各々第２図のＰの期間のように変化する。
ここでタイミングＴ１で割込み発生源Ｃから割込み要求
があり、その割込みが訂町されていたとす仝５タイミン
グＴ２で走査信号１０２が２となリ一致信号１０９−Ｃ
が発生すると、割込与が受け付けられＣＰＵに割込み信
号１０３が送られる。
があり、その割込みが訂町されていたとす仝５タイミン
グＴ２で走査信号１０２が２となリ一致信号１０９−Ｃ
が発生すると、割込与が受け付けられＣＰＵに割込み信
号１０３が送られる。
この時、受は付けた割込みの優先順位２を制御部１０１
が記憶する（記憶データ１１４ ）。割ｉ２！、みが受
け付けられ、ＣＰＵが優先１臓位２の割込み処理実行中
は、走査信号１０２は記憶データ１１４と等しくなれば
、再び０に戻Ｖ（タイミングＴ３人優先順位０，１．２
の割込みのみ受付可能とする。
が記憶する（記憶データ１１４ ）。割ｉ２！、みが受
け付けられ、ＣＰＵが優先１臓位２の割込み処理実行中
は、走査信号１０２は記憶データ１１４と等しくなれば
、再び０に戻Ｖ（タイミングＴ３人優先順位０，１．２
の割込みのみ受付可能とする。
次にタイミングＴ４で高順位の割込み要求が割込み発生
源Ｂから起こったとする。Ｂからの削迅みが肝町されて
いたならば、走査信号１０２が１になり一致信号１０９
−Ｂが発生する。タイミングＴ５で割込みが受け付けら
れＣＰＵに割込み信号１０３が送られる。そして記憶デ
ータ１１４は２から１へ変化する。走査信号１０２は１
になると再びＯに戻り（タイミングＴ６）、優先順位０
゜１の割込みのみ受け付は可能となる。
源Ｂから起こったとする。Ｂからの削迅みが肝町されて
いたならば、走査信号１０２が１になり一致信号１０９
−Ｂが発生する。タイミングＴ５で割込みが受け付けら
れＣＰＵに割込み信号１０３が送られる。そして記憶デ
ータ１１４は２から１へ変化する。走査信号１０２は１
になると再びＯに戻り（タイミングＴ６）、優先順位０
゜１の割込みのみ受け付は可能となる。
多重割込み処理が終了し、ＣＰＵから信号１１３が送ら
れると（タイミングＴ７）、記憶データ１１４は１から
２へ変化し、走査信号１０２は０９−１．２と変化する
ようになり、優先順位０．１゜２の割込みが受け付は可
能となる。
れると（タイミングＴ７）、記憶データ１１４は１から
２へ変化し、走査信号１０２は０９−１．２と変化する
ようになり、優先順位０．１゜２の割込みが受け付は可
能となる。
割込み発生源Ｃの割込み処理も終了し、ＣＰＵから信号
１１３が送られると（タイミングＴ８）、記憶データ１
１４は消滅し、すべての割込みが受け付は可能な初期の
状態に戻る。
１１３が送られると（タイミングＴ８）、記憶データ１
１４は消滅し、すべての割込みが受け付は可能な初期の
状態に戻る。
次に本発明の第１図に示す実施例の具体的な回路例を第
３図に示す。第３図は第１図の１０４−Ａ、 １０５−
Ａ、 １０６−Ａ、 １０７−Ａ、 １０８−Ａの部分
の一例の回路図である。Ｒｅ５−７！Ｊツブフロップ３
０１−Ａ、３０２−Ａはそれぞれ優先順位を２ビツトで
表わした時の上位ビット、下位ビットを記憶するフリッ
プ７０ツブで、−組となり優先＋１［位指定部１０５−
Ａを構成する。
３図に示す。第３図は第１図の１０４−Ａ、 １０５−
Ａ、 １０６−Ａ、 １０７−Ａ、 １０８−Ａの部分
の一例の回路図である。Ｒｅ５−７！Ｊツブフロップ３
０１−Ａ、３０２−Ａはそれぞれ優先順位を２ビツトで
表わした時の上位ビット、下位ビットを記憶するフリッ
プ７０ツブで、−組となり優先＋１［位指定部１０５−
Ａを構成する。
優先順位の値はプログラムによってＣＰＬ７３００から
信号３１０−Ａ、 ３１１−Ａを用いて書き込みがプロ
グラマブルである。信号１０２−１．１０２−２は走査
信号１０２を２ビツトとした時の上位ビット、下位ビッ
トである。
信号３１０−Ａ、 ３１１−Ａを用いて書き込みがプロ
グラマブルである。信号１０２−１．１０２−２は走査
信号１０２を２ビツトとした時の上位ビット、下位ビッ
トである。
排他オアゲート３０５−Ａ、３０６−Ａはそれぞれ優先
順位の上位ビットと走査信号の上位ビット１０２−１．
優先順位の下位ビットと走査信号の下位ビット１０２−
２とを各々独立に比較し、一致すれば論理値“０“を出
力する。従って、優先順位と走査信号１０２が等しい時
ノアゲー）３０７−Ａが一致信号１０９−Ａとして論理
値“１″を出力する。この排他オアゲート２個とノアゲ
ート１個で検出部１０４−Ａを構成している。
順位の上位ビットと走査信号の上位ビット１０２−１．
優先順位の下位ビットと走査信号の下位ビット１０２−
２とを各々独立に比較し、一致すれば論理値“０“を出
力する。従って、優先順位と走査信号１０２が等しい時
ノアゲー）３０７−Ａが一致信号１０９−Ａとして論理
値“１″を出力する。この排他オアゲート２個とノアゲ
ート１個で検出部１０４−Ａを構成している。
几・Ｓ−７リツプ７０ツブ３０３−Ａは割込みマスクレ
ジスタで、割込み要求制御部１０６−Ａに相当し、割込
みをマスクする時は信号３１２−Ａ’ｅ用いてフリップ
７０ツブ３０３−Ａ’ｅセット、マスクしない時はリセ
ットする。７リツプ７０ツブ３０４−Ａは割込み要求フ
ラグで５割込み発生源から割込み要求信号３１３−Ａが
送られればセットされ、割込み要求が発生していない時
、又はアンドゲート３０８−Ａの出力が“１″′の時リ
セットされる。
ジスタで、割込み要求制御部１０６−Ａに相当し、割込
みをマスクする時は信号３１２−Ａ’ｅ用いてフリップ
７０ツブ３０３−Ａ’ｅセット、マスクしない時はリセ
ットする。７リツプ７０ツブ３０４−Ａは割込み要求フ
ラグで５割込み発生源から割込み要求信号３１３−Ａが
送られればセットされ、割込み要求が発生していない時
、又はアンドゲート３０８−Ａの出力が“１″′の時リ
セットされる。
この割込み要求７ラグ３０４−Ａが割込み要求記憶部１
０７−Ａに対応する。
０７−Ａに対応する。
１０８−Ａはアンドゲートで、一致信号１０９−Ａが論
理値１″′、且つマスクレジスタである几ｅ８−７リツ
プフロツプ３０３−Ａがリセットされ、且つ割込み要求
フラグがセットされている時割込み受付信号１１０−Ａ
ｅ出力する。このアンドゲートが割込み受付部１０８−
Ａを構成する。
理値１″′、且つマスクレジスタである几ｅ８−７リツ
プフロツプ３０３−Ａがリセットされ、且つ割込み要求
フラグがセットされている時割込み受付信号１１０−Ａ
ｅ出力する。このアンドゲートが割込み受付部１０８−
Ａを構成する。
ベクタ発生部３０９−ＡはＣＰυ３００力１ら害１１込
み確認信号３１４が送られると受け付けられたＩ１１込
みのペクタ番地３１３−Ａ’ｅＣＰυ３００に出力する
。割込み要求７ラグ３０４−Ａは１割込み受付信号１１
０−Ａが“ビ且つ、割込み確認信号３１４が“１′の時
、アントゲ−）３０８−Ａの出力によりリセットされる
。
み確認信号３１４が送られると受け付けられたＩ１１込
みのペクタ番地３１３−Ａ’ｅＣＰυ３００に出力する
。割込み要求７ラグ３０４−Ａは１割込み受付信号１１
０−Ａが“ビ且つ、割込み確認信号３１４が“１′の時
、アントゲ−）３０８−Ａの出力によりリセットされる
。
第４図は第１図の実施例中の制御部１０１の１例の回路
図を示す。信号１０２−１，１０２−２はそれぞれＴ−
７，リップ７０ツブ４０１と４０２の出力である。信号
１０２−２はクロック信号４０３の立下りエツジで反転
し、信号１０２−１は信号１０２−２の立下りエツジで
反転する。すなわち、 Ｔ −フリップ７０ツブ４０１
，４０２はクロック信号４０’３金カウントする４進カ
ウンタである゛。信号１０２−１，１０２−２はそれぞ
れ走査信号１０２の上位ビット、下位ビットを表わす。
図を示す。信号１０２−１，１０２−２はそれぞれＴ−
７，リップ７０ツブ４０１と４０２の出力である。信号
１０２−２はクロック信号４０３の立下りエツジで反転
し、信号１０２−１は信号１０２−２の立下りエツジで
反転する。すなわち、 Ｔ −フリップ７０ツブ４０１
，４０２はクロック信号４０’３金カウントする４進カ
ウンタである゛。信号１０２−１，１０２−２はそれぞ
れ走査信号１０２の上位ビット、下位ビットを表わす。
Ｔ−７リツプフロツプ４０１，４０２で構成される前記
４進カクンタは、ノアゲート４０４の出力が論理値“１
′″になるとリセットされる。
４進カクンタは、ノアゲート４０４の出力が論理値“１
′″になるとリセットされる。
割込み受付信号１１０−Ａ、Ｂ、Ｃ，Ｄのいずれかが出
力されるとオアゲート４０５の出刃である割込み信号１
０３が“ビとなる。この時、信号１０２−１，１０２−
２共に“０″の時は、アントゲ−） ４０６の出力がｌ
′″となるので、Ｒ，＠８−７リツプフロツプ４０７が
セットされる。同様に信号１０２−１が“θ″、信号１
０２−２が“ビの時は、アンドゲート４０８の出力が“
ｌ′となるのでＲ＠Ｓ−７リツプフロツプ４０９がセッ
トされ、信号１０２−１が“ビ、信号１０２−２がθ″
の時はアンドゲート４１０の出力が些ビとなるので几・
Ｓ−７リツプ７０ツブ４１１がセットされ、信号１０２
−１，１０２−２共に“ビの時はアンドゲート４１２の
出力が“１“とたるので几・Ｓ−７リツプ７０ツブ１１
３がセットされるｄ。
力されるとオアゲート４０５の出刃である割込み信号１
０３が“ビとなる。この時、信号１０２−１，１０２−
２共に“０″の時は、アントゲ−） ４０６の出力がｌ
′″となるので、Ｒ，＠８−７リツプフロツプ４０７が
セットされる。同様に信号１０２−１が“θ″、信号１
０２−２が“ビの時は、アンドゲート４０８の出力が“
ｌ′となるのでＲ＠Ｓ−７リツプフロツプ４０９がセッ
トされ、信号１０２−１が“ビ、信号１０２−２がθ″
の時はアンドゲート４１０の出力が些ビとなるので几・
Ｓ−７リツプ７０ツブ４１１がセットされ、信号１０２
−１，１０２−２共に“ビの時はアンドゲート４１２の
出力が“１“とたるので几・Ｓ−７リツプ７０ツブ１１
３がセットされるｄ。
割込みが受け付けられ、割込み信号１０３か“１“にな
ると、その割込みの優先順位に対応する、Ｒ−８−ｙリ
ップ７０ツブ４０７，４０９゜４１１，４１３のうちの
１個がセットされる。Ｒ・Ｓ−７リツプ７０ツブ４０７
．４０９．４１１，４１３はそれぞれ優先順位０． １
． ２． ３の割込みが受け付けられたことを示してい
る。割込み信号１０３によって、Ｔ−７リツプ７０ツブ
４０１へのクロック４２５の供給をアンドゲート４２４
で禁止する。
ると、その割込みの優先順位に対応する、Ｒ−８−ｙリ
ップ７０ツブ４０７，４０９゜４１１，４１３のうちの
１個がセットされる。Ｒ・Ｓ−７リツプ７０ツブ４０７
．４０９．４１１，４１３はそれぞれ優先順位０． １
． ２． ３の割込みが受け付けられたことを示してい
る。割込み信号１０３によって、Ｔ−７リツプ７０ツブ
４０１へのクロック４２５の供給をアンドゲート４２４
で禁止する。
アンドゲート４１４，４１５，４１６，４１７． オア
ゲート４１８は受け付は中の割込みの優先１１負位と走
査信号１０２が等しくなった時、Ｔ−７１Ｊツブ７０ツ
ブ４０１，４０２をリセットする信号を出力する。但し
、割込み信号１０３が“１″の期間はアンドゲート４２
３によってリセッ）’ｆｌ−禁止する。几・８−７リツ
プ７０ツブ４０７がリセットされ％几・Ｓ−７リツプ７
０ツブ４０９がセットされている時、すなわち優先順位
１の割込み処理中の場合には、信号１０２−１が“θ″
％ １０２−２が“１″になると、割込み信号１０３が
“θ″′になった時Ｔ−７リツプ７０ツブ４０１，４０
２がリセットされ信号１０２−１，１０２−２共に“０
“となる。
ゲート４１８は受け付は中の割込みの優先１１負位と走
査信号１０２が等しくなった時、Ｔ−７１Ｊツブ７０ツ
ブ４０１，４０２をリセットする信号を出力する。但し
、割込み信号１０３が“１″の期間はアンドゲート４２
３によってリセッ）’ｆｌ−禁止する。几・８−７リツ
プ７０ツブ４０７がリセットされ％几・Ｓ−７リツプ７
０ツブ４０９がセットされている時、すなわち優先順位
１の割込み処理中の場合には、信号１０２−１が“θ″
％ １０２−２が“１″になると、割込み信号１０３が
“θ″′になった時Ｔ−７リツプ７０ツブ４０１，４０
２がリセットされ信号１０２−１，１０２−２共に“０
“となる。
次に受け付は中の割込みの優先順位金示すＲ・８−７リ
ツプ７０ツブ４０７． ４０９． ４１１，４１３のリ
セット動作について説明する。割込み終了信号１１３が
１“になると几・８−７リツプフロツプ４０７がセット
されている時はル・Ｓ−７リツプ７０ツブ４０７はリセ
ットされる。几・Ｓ −７リツプフロシプ４０７かリセ
ットされている時は、アンドゲート４１９の出力が“１
“となるので凡・Ｓ−７リツプフロツプ４０９がリセッ
トされる。Ｒ５５−７リツプフロツプ４０７．４０（Ｊ
！：もにリセットされている時は、アンドゲート４２０
の出力が“１“となるので几・８−７リツプ７０ツブ４
１１がリセットされる。ｆ’Ｌ＠８−７リツプ７０ ｙ
プ４０７，４０９，４１１ がすべてリセットされてい
る時はアンドゲート４２１の出刃がｌ“となるのでＲ，
８−７リツプフロツプ４１３がリセットされる。このよ
うに割込み終了信号１１３が“１″となると、受は付け
られている割込みの優先順位を示すＲ−８−７リツプフ
ロツプの中の最も順位の高いものを示す几・Ｓ−７リツ
プ７０ツブから１−にリセットされる。
ツプ７０ツブ４０７． ４０９． ４１１，４１３のリ
セット動作について説明する。割込み終了信号１１３が
１“になると几・８−７リツプフロツプ４０７がセット
されている時はル・Ｓ−７リツプ７０ツブ４０７はリセ
ットされる。几・Ｓ −７リツプフロシプ４０７かリセ
ットされている時は、アンドゲート４１９の出力が“１
“となるので凡・Ｓ−７リツプフロツプ４０９がリセッ
トされる。Ｒ５５−７リツプフロツプ４０７．４０（Ｊ
！：もにリセットされている時は、アンドゲート４２０
の出力が“１“となるので几・８−７リツプ７０ツブ４
１１がリセットされる。ｆ’Ｌ＠８−７リツプ７０ ｙ
プ４０７，４０９，４１１ がすべてリセットされてい
る時はアンドゲート４２１の出刃がｌ“となるのでＲ，
８−７リツプフロツプ４１３がリセットされる。このよ
うに割込み終了信号１１３が“１″となると、受は付け
られている割込みの優先順位を示すＲ−８−７リツプフ
ロツプの中の最も順位の高いものを示す几・Ｓ−７リツ
プ７０ツブから１−にリセットされる。
本発明によると、割込みの受付優先順位を所定の順位に
設定、変更可能で多重割込み処理においても煩雑な手続
が不要なあらゆる応用分野に適する割込み制御装置が得
られる。
設定、変更可能で多重割込み処理においても煩雑な手続
が不要なあらゆる応用分野に適する割込み制御装置が得
られる。
【図面の簡単な説明】
第１図は１本発明の二笑施例のブロック図、第２図（ａ
）〜（ｊ）はその動作のタイミングチャート、第３図は
第１図の実施例中の優先１−位指定部１割込み受付制御
部９割込み要求記憶部、検出部１割込み受付部の一例の
回路図、第４図は第１図の実施例中の制御部の１例の回
路図である。 １０１・・・・・・制御部、１０４Ａ、Ｄ・・・・・・
検出部。 １０５Ａ−Ｄ・・・・・・優先順位指定部、１ＱａＡ、
ｌ）・・・・・・割込み要求制御部、１０７Ａ、Ｄ・・
・・・・割込み要求記憶部、１０８Ａ−Ｄ・・・・・・
割込み受付部。
）〜（ｊ）はその動作のタイミングチャート、第３図は
第１図の実施例中の優先１−位指定部１割込み受付制御
部９割込み要求記憶部、検出部１割込み受付部の一例の
回路図、第４図は第１図の実施例中の制御部の１例の回
路図である。 １０１・・・・・・制御部、１０４Ａ、Ｄ・・・・・・
検出部。 １０５Ａ−Ｄ・・・・・・優先順位指定部、１ＱａＡ、
ｌ）・・・・・・割込み要求制御部、１０７Ａ、Ｄ・・
・・・・割込み要求記憶部、１０８Ａ−Ｄ・・・・・・
割込み受付部。
Claims (1)
- プログラムの操作により内容が変更可能な割込みの優先
順位を指定する優先順位指定部と、所定の周期で前記優
先＋１ｊｊ位指定部の内容を優先順位の高位から走査す
る走査信号と前記優先順位指定部の内容との一致を検出
する検出部と、割込み発生源が割込み要求を発生したこ
とを記憶する割込み要求記１部と、割込みの要求を許可
又は禁止状態にする割込み要求制御部と、前記割込み要
求記憶部が割込み要求を記はし前記検出部が一致金検出
し且つ前記割込み要求制御部が割込み要求を許可状態に
していることを検出すると割込み受付信号を発生する割
込み受付部と、前記走査信号の発生を制御し且つ割込み
受付信号に基づき受け付けた割込みの優先順位金記隠し
中央制御装置に割込み信号を送出する制御部とを含むこ
とを特徴とする割込み制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13141783A JPS6022248A (ja) | 1983-07-19 | 1983-07-19 | 割込み制御装置 |
| US06/632,190 US4807117A (en) | 1983-07-19 | 1984-07-19 | Interruption control apparatus |
| DE8484304947T DE3472177D1 (en) | 1983-07-19 | 1984-07-19 | Apparatus for controlling a plurality of interruption processings |
| EP84304947A EP0132161B1 (en) | 1983-07-19 | 1984-07-19 | Apparatus for controlling a plurality of interruption processings |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13141783A JPS6022248A (ja) | 1983-07-19 | 1983-07-19 | 割込み制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022248A true JPS6022248A (ja) | 1985-02-04 |
| JPH0317137B2 JPH0317137B2 (ja) | 1991-03-07 |
Family
ID=15057472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13141783A Granted JPS6022248A (ja) | 1983-07-19 | 1983-07-19 | 割込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145433A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 多重割込制御方式 |
| JPH0488497U (ja) * | 1990-12-14 | 1992-07-31 |
-
1983
- 1983-07-19 JP JP13141783A patent/JPS6022248A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145433A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 多重割込制御方式 |
| JPH0488497U (ja) * | 1990-12-14 | 1992-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317137B2 (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1081857A (en) | Apparatus for processing interrupts in microprocessing systems | |
| US5630172A (en) | Data transfer control apparatus wherein an externally set value is compared to a transfer count with a comparison of the count values causing a transfer of bus use right | |
| EP0443557B1 (en) | Interrupt controller capable of realizing interrupt nesting function | |
| US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
| US4807117A (en) | Interruption control apparatus | |
| US4604685A (en) | Two stage selection based on time of arrival and predetermined priority in a bus priority resolver | |
| JPH06161952A (ja) | アクセス要求仲裁装置 | |
| JP2854474B2 (ja) | バス使用要求調停装置 | |
| JPS6022248A (ja) | 割込み制御装置 | |
| JP2900627B2 (ja) | 割り込み制御装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| CN110221861B (zh) | 一种cpu寄存器体系结构及其中断处理方法 | |
| JPH01214939A (ja) | シングルチップマイクロコンピュータ | |
| JPH0443302B2 (ja) | ||
| JP3105554B2 (ja) | 割込みコントローラ | |
| EP0454096B1 (en) | Interrupt control circuit and microcomputer system comprising the same | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPH0376495B2 (ja) | ||
| JPS6175452A (ja) | 割り込み回路 | |
| EP0283580A1 (en) | Computer system with direct memory access channel arbitration | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| JP3199138B2 (ja) | マイクロプロセッサ | |
| JPH02222059A (ja) | マルチプロセッサシステム | |
| JP2001117862A (ja) | マイクロコンピュータ | |
| JPH0418337B2 (ja) |