JPS60187130A - デイジタル論理ゲ−ト回路 - Google Patents
デイジタル論理ゲ−ト回路Info
- Publication number
- JPS60187130A JPS60187130A JP4369384A JP4369384A JPS60187130A JP S60187130 A JPS60187130 A JP S60187130A JP 4369384 A JP4369384 A JP 4369384A JP 4369384 A JP4369384 A JP 4369384A JP S60187130 A JPS60187130 A JP S60187130A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- emitter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はディジタル論理ゲート回路％特に初数個の入力
端子を有するディジタル論理ゲー） １０１路に関する
ものである。
端子を有するディジタル論理ゲー） １０１路に関する
ものである。
従来のディジタル論理ゲート回路は第１図ｐｒ示すよう
に入力段がエミッタ抵抗Ｒａｆｆ１共；ｒ６ ｖｃ持つ
ようなエミッタフォロワトランジスタＴＲ１，。
に入力段がエミッタ抵抗Ｒａｆｆ１共；ｒ６ ｖｃ持つ
ようなエミッタフォロワトランジスタＴＲ１，。
ＴＲ２の複数個を並列に接続することにより構成さ１１
−、 、その出力は直接電流切替回路のトランジスタ１
゛Ｒ３のベース端子に送出される回路構成である。
−、 、その出力は直接電流切替回路のトランジスタ１
゛Ｒ３のベース端子に送出される回路構成である。
このような回路では入力段は複数個のトランジスタＴＲ
Ｉ、ＴＨ２が共通のエミッタ抵抗Ｒ３で並列に接続され
るエミッタフォロワ構成であるので、初数個のトランジ
スタｉ”Ｒ１、ＴＲ２に−ｊべて低レベルの信号入力さ
れた場合、おのおののトランジスタにコレクタ電流が分
流されることになる。一方コレクタ電流は１個のトラン
ジスタに流れ７ｊ ｌｈ’ｉ’ 、そのトランジスタの
トグル周波数ｆＴ全最犬にするように設定されているた
め、コレクタ’＋［１，流が分流さｉすると最適値を外
れてしまい、トグル周波数ｆＴが低下し電流の高周波成
分が伝搬されなく波形劣化音引き起こしていた。
Ｉ、ＴＨ２が共通のエミッタ抵抗Ｒ３で並列に接続され
るエミッタフォロワ構成であるので、初数個のトランジ
スタｉ”Ｒ１、ＴＲ２に−ｊべて低レベルの信号入力さ
れた場合、おのおののトランジスタにコレクタ電流が分
流されることになる。一方コレクタ電流は１個のトラン
ジスタに流れ７ｊ ｌｈ’ｉ’ 、そのトランジスタの
トグル周波数ｆＴ全最犬にするように設定されているた
め、コレクタ’＋［１，流が分流さｉすると最適値を外
れてしまい、トグル周波数ｆＴが低下し電流の高周波成
分が伝搬されなく波形劣化音引き起こしていた。
本発明の目的は従来回路が有している特徴を生かした捷
ま欠点を改善することにある。即ち従来回路、・回路が
簡単なため、消費電流が少なく、かつ遅延時間もトラン
ジスタ２個分の遅延しかないという利点を損なわずに、
入力レベルが共に低し・ベルの時の波形劣化を改善する
ことにある。
ま欠点を改善することにある。即ち従来回路、・回路が
簡単なため、消費電流が少なく、かつ遅延時間もトラン
ジスタ２個分の遅延しかないという利点を損なわずに、
入力レベルが共に低し・ベルの時の波形劣化を改善する
ことにある。
ランジヌタのエミッタ端子とレファレンス１＾゛、汁が
ベース端子に印加される第１のレファレンス１トランジ
スタのエミッタ端子が共通の第１のエミッタ抵抗に接続
され、前記複数個の第１の入力側トランジスタのコレク
タ端子が前記第１のレファレンス側トランジスタのコレ
クタ端子と第１のコレクタ抵抗を介して接続され第２の
コレクタ抵抗を介して定電位点に接続されてなる第１の
電かし切替１９１路と、第２の入力側及びレファレンス
側トランジスタのエミッタ端子に共通の第２のエミッタ
抵抗が接続され、前記第２の入力側トランジスタのベー
ス端子に前記第１の電流切替回路の第１のレファレンス
１則トランジスタのコレクタ端子が接Ｎ−され第２のレ
ファレンス側トランジスタのベース端子にレファレンス
電圧が印加され、前記、第２の入力１則及び第２のレフ
ァレンス側トランジスタのコレクタ端イばそれぞれ第３
のコレクタ抵抗、第４のコレクタ抵抗を介して前記定電
位点に接続されてなる第２の電流、切替回路と、該第２
の電流切替回路の第２のレファレンス仙１トランジスタ
のコレクタ端子に接続された出力段オーブンエミッタの
トランジスタとヲ貧むこと全特命とするディジタル論理
ゲー・目１１路が州られる。
ベース端子に印加される第１のレファレンス１トランジ
スタのエミッタ端子が共通の第１のエミッタ抵抗に接続
され、前記複数個の第１の入力側トランジスタのコレク
タ端子が前記第１のレファレンス側トランジスタのコレ
クタ端子と第１のコレクタ抵抗を介して接続され第２の
コレクタ抵抗を介して定電位点に接続されてなる第１の
電かし切替１９１路と、第２の入力側及びレファレンス
側トランジスタのエミッタ端子に共通の第２のエミッタ
抵抗が接続され、前記第２の入力側トランジスタのベー
ス端子に前記第１の電流切替回路の第１のレファレンス
１則トランジスタのコレクタ端子が接Ｎ−され第２のレ
ファレンス側トランジスタのベース端子にレファレンス
電圧が印加され、前記、第２の入力１則及び第２のレフ
ァレンス側トランジスタのコレクタ端イばそれぞれ第３
のコレクタ抵抗、第４のコレクタ抵抗を介して前記定電
位点に接続されてなる第２の電流、切替回路と、該第２
の電流切替回路の第２のレファレンス仙１トランジスタ
のコレクタ端子に接続された出力段オーブンエミッタの
トランジスタとヲ貧むこと全特命とするディジタル論理
ゲー・目１１路が州られる。
？Ｘに本発明の実施例を図面を参照して説、明する。
第２図は本発明の一実施Ｖ／１］の回路図で、第２図に
おいてｉ” ）＜ １ 、 ＴＲ２は入力信号レベルと
してＣＭＩ、レベノＪがベース端子に印加される２個の
１＠１０入力側トランジスタで、該トランジスタＴＲＩ
。
おいてｉ” ）＜ １ 、 ＴＲ２は入力信号レベルと
してＣＭＩ、レベノＪがベース端子に印加される２個の
１＠１０入力側トランジスタで、該トランジスタＴＲＩ
。
′Ｉ″Ｒ２のエミッタ端子とレファレンスを圧Ｖｉｅｆ
１がベース端子に印加される第１のレファレンス側トラ
ンジスタＴＲ３のエミッタ端子が共通の第１のエミッタ
抵抗Ｒ３に接続されている。また前記２個の第１の入力
側トランジスタＴＲＩ、’Ｉ’Ｒ２のコレクタ端子が前
記第１のレファレンスｊｌｊｌｌ ）ランシフタＴＲ３
のコレクタ端子と第１のコし・フタ匿抗Ｒ５を介して接
続され、第２のコレクタセ（抗Ｒ６’に介して定電位点
グランドにＷ続さ７１．第］ １１Ｚ）電流切替回路全
構成している。
１がベース端子に印加される第１のレファレンス側トラ
ンジスタＴＲ３のエミッタ端子が共通の第１のエミッタ
抵抗Ｒ３に接続されている。また前記２個の第１の入力
側トランジスタＴＲＩ、’Ｉ’Ｒ２のコレクタ端子が前
記第１のレファレンスｊｌｊｌｌ ）ランシフタＴＲ３
のコレクタ端子と第１のコし・フタ匿抗Ｒ５を介して接
続され、第２のコレクタセ（抗Ｒ６’に介して定電位点
グランドにＷ続さ７１．第］ １１Ｚ）電流切替回路全
構成している。
ＴＲ４，ＴＲ５ｔｄ第２の入力側及び第２ｑ）レファレ
ンス側トランジスタで、該トランジスタＴ Ｒ４、ＴＲ
５のエミッタ端子に共通の第２のコニミッタ抵抗Ｒ７が
接続され、前記第２の人力ｆＩｔ１１１ランジスタＴＲ
４のベース端子に前記第１σ）市、流りｊ替回路の第１
のレファレンス側トランジスタｉ” Ｒ３印加され、ま
た前記″第２の入力１１１１及び第２σ）レファレンス
側トランジスタＴＲ４，ＴＲ５のコレクタ端子はそれぞ
れ第３のコレクタ抵抗Ｒ９、第４のコレクタ抵抗１（１
０’を介して前記定電位点グランドに接続されて第２の
電流切替回路全構成している。またＴＲ６は該第２の電
流切替巨１路の甲、２のレファレンス側トランジスタＴ
Ｒ５のコレクタ電流子に接続された出力段オープンエミ
ッタのトランジスタである。
ンス側トランジスタで、該トランジスタＴ Ｒ４、ＴＲ
５のエミッタ端子に共通の第２のコニミッタ抵抗Ｒ７が
接続され、前記第２の人力ｆＩｔ１１１ランジスタＴＲ
４のベース端子に前記第１σ）市、流りｊ替回路の第１
のレファレンス側トランジスタｉ” Ｒ３印加され、ま
た前記″第２の入力１１１１及び第２σ）レファレンス
側トランジスタＴＲ４，ＴＲ５のコレクタ端子はそれぞ
れ第３のコレクタ抵抗Ｒ９、第４のコレクタ抵抗１（１
０’を介して前記定電位点グランドに接続されて第２の
電流切替回路全構成している。またＴＲ６は該第２の電
流切替巨１路の甲、２のレファレンス側トランジスタＴ
Ｒ５のコレクタ電流子に接続された出力段オープンエミ
ッタのトランジスタである。
第１の電流切替回路の出力信号はトランジスタＴＲ３の
コレクタから取り出され、第２の電流切替回路の入力側
トランジスタＴＲ４０ベース端子に接続される。第２の
電流切替回路の入力側トランジスタＴＲ４のベース端子
に加えられるｌ信号レベルは抵抗Ｒ６によりトランジス
タＴＲ４のコレクターペース間電圧を確保し波形歪みを
生じないようにグラウンドレベルより電圧レベルが下げ
られている。抵抗Ｒ６には常に電流が流れるため。
コレクタから取り出され、第２の電流切替回路の入力側
トランジスタＴＲ４０ベース端子に接続される。第２の
電流切替回路の入力側トランジスタＴＲ４のベース端子
に加えられるｌ信号レベルは抵抗Ｒ６によりトランジス
タＴＲ４のコレクターペース間電圧を確保し波形歪みを
生じないようにグラウンドレベルより電圧レベルが下げ
られている。抵抗Ｒ６には常に電流が流れるため。
常［電圧降１が生じている。又同時に抵抗Ｒ６は第１の
電流切替回路の入力側トランジスタＴＲＩのコレクター
ベース間電圧を狭めないような値に設足されている。
電流切替回路の入力側トランジスタＴＲＩのコレクター
ベース間電圧を狭めないような値に設足されている。
このように入力段をエミッタフォロワから電流切替回路
に変更したことにより、入力信号としてすべて低レベル
信号が入力された場合でもコレクタ電流は電流切替回路
のレファレンス側トランジスタＴＲ３を流れ、入力側ト
ランジスタＴＲＩ。
に変更したことにより、入力信号としてすべて低レベル
信号が入力された場合でもコレクタ電流は電流切替回路
のレファレンス側トランジスタＴＲ３を流れ、入力側ト
ランジスタＴＲＩ。
ＴＲ２には流れなくな、！ｌｌ、従来回路が有していた
コレクタ電流がトランジスタＴＲＩ、）ランシフタＴＲ
２に分流されることによるトグル周波数ｆ。
コレクタ電流がトランジスタＴＲＩ、）ランシフタＴＲ
２に分流されることによるトグル周波数ｆ。
の低下による波形劣化を改善できる。また、この−１路
による消費電流増加はトランジスタ２個分でしかなく、
又遅延時間は出力形式をオープンエミッタとしたことに
よるトランジスタ１個の遅延時間の増加にとどまってい
る。
による消費電流増加はトランジスタ２個分でしかなく、
又遅延時間は出力形式をオープンエミッタとしたことに
よるトランジスタ１個の遅延時間の増加にとどまってい
る。
第１図は従来のものの一例の回路図、第２図は本発明の
一実施例の回路図である。 ＴＲＩ〜ＴＲ６・・・・・・トランジスタ、Ｒ１〜ＲＩ
Ｏ・・・・・・抵抗。
一実施例の回路図である。 ＴＲＩ〜ＴＲ６・・・・・・トランジスタ、Ｒ１〜ＲＩ
Ｏ・・・・・・抵抗。
Claims (1)
- 【特許請求の範囲】 入力信吋レベルとしてＣＭＬレベルがベーヌ簿ゴに印加
される複数の第１の入力側トランジスタのエミッタ端子
とレファレンス電圧がベース端子ぼ印加され２）第１の
し・ファレンス側トランジヌタのエミッタ端子が共通の
第Ｊのエミッタ抵抗に接続され、前ｉｌシ複数個の第１
の入力側トランジスタのコレクタ端子が前記第１のレフ
ァレンス側トランジスタのコし・フタ端子と第１のコレ
クタ抵抗を介し−ＣＦｉｌ続され第２のコレクタ抵抗を
介して定電位点に接続されてなる第１の電流切替回路と
、第２の入力側及び第２のレファレンス側トランジスタ
のエミッタ端子に共通の第２のエミッタ抵抗が接続され
、前記第２の入力側トランジスタのベース端子に前照ｉ
第１の雷流切替沖１路の第１のレファレンス側トランジ
スタのコレクタ端子が接続さｔ；。 第２のレファレンスｆｌ！１１ ）ランジヌタのベース
６４ｔＡ了にレファレンス電圧が印加され、前記第２の
入力側及び第２のレファレンス側トランジスタのコレク
タ端子はそれぞれ第３のコレクタ抵抗、第４のコレクタ
抵抗を介して前記定電位点に接続されてなる第２の電流
切替回路と、該第２の電流切替回路の第２のレファレン
ス側トランジスタのコレクタ端子に接続された出力段オ
ーブンエミッタのトランジスタとを含むこと金％徴とす
るディジタル論理ゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4369384A JPS60187130A (ja) | 1984-03-07 | 1984-03-07 | デイジタル論理ゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4369384A JPS60187130A (ja) | 1984-03-07 | 1984-03-07 | デイジタル論理ゲ−ト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187130A true JPS60187130A (ja) | 1985-09-24 |
Family
ID=12670908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4369384A Pending JPS60187130A (ja) | 1984-03-07 | 1984-03-07 | デイジタル論理ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187130A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8220710B2 (en) | 2006-06-19 | 2012-07-17 | Kiva Systems, Inc. | System and method for positioning a mobile drive unit |
| US8265873B2 (en) | 2006-06-19 | 2012-09-11 | Kiva Systems, Inc. | System and method for managing mobile drive units |
| US8412400B2 (en) | 2006-06-19 | 2013-04-02 | Amazon Technologies, Inc. | System and method for coordinating movement of mobile drive units |
| US8538692B2 (en) | 2006-06-19 | 2013-09-17 | Amazon Technologies, Inc. | System and method for generating a path for a mobile drive unit |
| US8606392B2 (en) | 2006-06-19 | 2013-12-10 | Amazon Technologies, Inc. | System and method for transporting inventory items |
| US8649899B2 (en) | 2006-06-19 | 2014-02-11 | Amazon Technologies, Inc. | System and method for maneuvering a mobile drive unit |
| US10093526B2 (en) | 2006-06-19 | 2018-10-09 | Amazon Technologies, Inc. | System and method for maneuvering a mobile drive unit |
-
1984
- 1984-03-07 JP JP4369384A patent/JPS60187130A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8220710B2 (en) | 2006-06-19 | 2012-07-17 | Kiva Systems, Inc. | System and method for positioning a mobile drive unit |
| US8265873B2 (en) | 2006-06-19 | 2012-09-11 | Kiva Systems, Inc. | System and method for managing mobile drive units |
| US8412400B2 (en) | 2006-06-19 | 2013-04-02 | Amazon Technologies, Inc. | System and method for coordinating movement of mobile drive units |
| US8538692B2 (en) | 2006-06-19 | 2013-09-17 | Amazon Technologies, Inc. | System and method for generating a path for a mobile drive unit |
| US8606392B2 (en) | 2006-06-19 | 2013-12-10 | Amazon Technologies, Inc. | System and method for transporting inventory items |
| US8649899B2 (en) | 2006-06-19 | 2014-02-11 | Amazon Technologies, Inc. | System and method for maneuvering a mobile drive unit |
| US8930133B2 (en) | 2006-06-19 | 2015-01-06 | Amazon Technologies, Inc. | Generating a path for a mobile drive unit |
| US9087314B2 (en) | 2006-06-19 | 2015-07-21 | Amazon Technologies, Inc. | System and method for positioning a mobile drive unit |
| US9448560B2 (en) | 2006-06-19 | 2016-09-20 | Amazon Technologies, Inc. | System and method for coordinating movement of mobile drive units |
| US9511934B2 (en) | 2006-06-19 | 2016-12-06 | Amazon Technologies, Inc. | Maneuvering a mobile drive unit |
| US9740212B2 (en) | 2006-06-19 | 2017-08-22 | Amazon Technologies, Inc. | System and method for coordinating movement of mobile drive units |
| US10067501B2 (en) | 2006-06-19 | 2018-09-04 | Amazon Technologies, Inc. | Method and system for transporting inventory items |
| US10093526B2 (en) | 2006-06-19 | 2018-10-09 | Amazon Technologies, Inc. | System and method for maneuvering a mobile drive unit |
| US10133267B2 (en) | 2006-06-19 | 2018-11-20 | Amazon Technologies, Inc. | Method and system for transporting inventory items |
| US10809706B2 (en) | 2006-06-19 | 2020-10-20 | Amazon Technologies, Inc. | Method and system for transporting inventory items |
| US10990088B2 (en) | 2006-06-19 | 2021-04-27 | Amazon Technologies, Inc. | Method and system for transporting inventory items |
| US11066282B2 (en) | 2006-06-19 | 2021-07-20 | Amazon Technologies, Inc. | System and method for maneuvering a mobile drive unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3715603A (en) | Threshold gate circuits employing field-effect transistors | |
| JPS614310A (ja) | レベルシフト回路 | |
| JPS60187130A (ja) | デイジタル論理ゲ−ト回路 | |
| JPH0555900A (ja) | レベル変換回路 | |
| JPH0738414A (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| JPH0482319A (ja) | 論理回路 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| JPH05110396A (ja) | 信号遅延回路 | |
| JPH0322619A (ja) | ディジタル論理回路 | |
| US4543496A (en) | Data converter and line driver for a digital data communication system | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| JPH088978A (ja) | 信号伝送回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2697222B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JP3144133B2 (ja) | Ｔｔｌ出力回路 | |
| JPH08195775A (ja) | 信号伝送回路 | |
| EP0385018A2 (en) | MOS analog amplifier | |
| JPS62266917A (ja) | 半導体論理回路 | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JP2981496B2 (ja) | 半導体出力回路 | |
| JPS58205315A (ja) | 増幅回路 | |
| JPS63275223A (ja) | 出力バツフア−回路 | |
| JPS5919433A (ja) | Ｅｃｌ集積回路装置 | |
| JPH0369161A (ja) | Ｃｍｏｓ入力回路 |