JPS60186940A - Code error correction system - Google Patents

Code error correction system

Info

Publication number
JPS60186940A
JPS60186940A JP59014039A JP1403984A JPS60186940A JP S60186940 A JPS60186940 A JP S60186940A JP 59014039 A JP59014039 A JP 59014039A JP 1403984 A JP1403984 A JP 1403984A JP S60186940 A JPS60186940 A JP S60186940A
Authority
JP
Japan
Prior art keywords
error
correction
code
words
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59014039A
Other languages
Japanese (ja)
Other versions
JPH0512737B2 (en
Inventor
Yoshiaki Moriyama
義明 守山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP59014039A priority Critical patent/JPS60186940A/en
Priority to US06/695,067 priority patent/US4627058A/en
Publication of JPS60186940A publication Critical patent/JPS60186940A/en
Publication of JPH0512737B2 publication Critical patent/JPH0512737B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

PURPOSE:To decrease the number of correction unable error patterns by making use of a bit corresponding to an error flag showing the presence or absence of a code error as well as a bit corresponding to data. CONSTITUTION:The error detection of X direction is carried out over an entire code block and then the error correction of Y direction is carried out over the entire code block. Then the error detection of X direction is carried out again, and the error correction of Z direction is carried out over the entire code block. These correction processings are carried out J times, and the error detection of X direction is carried out once more to finish corrections. In this system, the value of an error flag showing the presence or absence of an error is decided by the error position information obtained from another error correction code and the result of detection of an error detection code before an error correction is carried out. Thus it is possible to correct errors after addition of an accurate error flag.

Description

【発明の詳細な説明】 技術分野 本発明は、データに対応するビットと符号誤りの有無を
示すエラーフラグに対応するビットとを含む複数のデー
タワードを誤り検出符号と2つの誤り訂正符号とにより
符号化して得られる符号ブロックにおける符号誤りを訂
正する方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention provides a method for converting a plurality of data words including bits corresponding to data and bits corresponding to an error flag indicating the presence or absence of a code error using an error detection code and two error correction codes. This invention relates to a method for correcting code errors in code blocks obtained by encoding.

背景技術 1つの誤υ検出符号と2つの誤り訂正符号とが付加さ扛
て第1図に示す如き符号ブロックを形成する複数のデー
タワードの符号誤りを従来の符号誤り訂正方式に裏って
訂正する場合について説明する。第1図において、44
0ワードからなるlブロックのデータワードWO−W4
3g がX方向KIOワード、Y方向に4ワード、Z方
向に11ワードの直方体状に配列されている。x、y、
zの各方向で各データワード列がサブブロックとして符
号化a n、リードソロモン符号VcLつて形成さnた
検査ワードP及びQの2ワードが付加さnている。
BACKGROUND ART One error detection code and two error correction codes are added to correct code errors in a plurality of data words forming a code block as shown in FIG. 1 using a conventional code error correction method. Let's explain the case. In Figure 1, 44
l block of data words WO-W4 consisting of 0 words
3g are arranged in the shape of a rectangular parallelepiped with KIO words in the X direction, 4 words in the Y direction, and 11 words in the Z direction. x, y,
In each direction of z, each data word sequence is encoded as a subblock, with two additional words, check words P and Q, formed by a Reed-Solomon code VcL.

P及びQの添字x、y、ziその検査ワードを含むサブ
ブロックの伸長方向を示しており、数字の添字はその伸
長方向におけるサブブロックの先頭ワードの番号に対応
している。PXPYOと表現されているワードは、X方
向の検査ワードPxでめると同時にY方向の検査ワード
PYでもありかつ各方向の先頭のPx、PYの番号が0
であることを示している。また、QxQYQzと表現さ
れているワードはX方向の検査ワードQxであると同時
にY方向の検査ワードQYでもありかつ2方向の検査ワ
ードQzでもあることを示している。P或いHQの組み
合わせと添字で表現さfした他のワードについても同様
である。このように1つのワードが同時に複数の方向の
検査ワードとなり得るのは、リードソロモン符号が線形
符号であるためである。
The subscripts x, y, and zi of P and Q indicate the expansion direction of the subblock containing the check word, and the numerical subscript corresponds to the number of the first word of the subblock in the expansion direction. The word expressed as PXPYO is defined by the check word Px in the X direction, and is also the check word PY in the Y direction, and the numbers of Px and PY at the beginning of each direction are 0.
It shows that. Further, a word expressed as QxQYQz is a test word Qx in the X direction, a test word QY in the Y direction, and a test word Qz in two directions. The same applies to other words expressed by the combination of P or HQ and the subscript f. The reason why one word can serve as a check word in multiple directions at the same time is because the Reed-Solomon code is a linear code.

ここで、データ及び検査の各ワードは8ビツトからなり
かつリードソロモン符号はガロア体GF(28)上の符
号であるとする。lた、データワードWO−W43 g
の添字は3次元配列する前の順序を表わしており、こn
らW。−W2B5を第1図に示す如く配列して検査ワー
ドを付加し友のちx、y、zの順序で1ワードずつ取り
出して記録或いは伝送する。すなわち、このときのワー
ドの並びは、Wo。
Here, it is assumed that each word of data and check consists of 8 bits, and that the Reed-Solomon code is a code on the Galois field GF(28). Data word WO-W43g
The subscript represents the order before 3-dimensional arraying, and this
et W. -W2B5 are arranged as shown in FIG. 1, test words are added, and then words are taken out one by one in the order of x, y, and z and recorded or transmitted. That is, the word order at this time is Wo.

Wlt + −W2O1Pxo r Qxo + Wt
io + °” W220 + −W3ao +…W4
291PX3301Qx33010°pyo l ”’
 PY99 + pxpyo IQxPyo + Qy
o + °°’ QYgg + PxQyo・QxQy
o + Wl + °’“w2 。
Wlt + -W2O1Pxor Qxo + Wt
io + °" W220 + -W3ao +...W4
291PX3301Qx33010°pyol "'
PY99 + pxpyo IQxPyo + Qy
o + °°' QYgg + PxQyo・QxQy
o + Wl + °'“w2.

”’ ”’3 + ”’ W4 r ”°W5* ”’
 W6 + °” Wlt・°’W8.・・°W9゜”
’Wio + ”’Wiog r PXlo l Qx
to + H0QX3401°QxP2a3o+゛°’
 QXQYIO+ Pzo + ”’ P2O3+ P
XPZO+ QXPZO+−QXPZ330 r ”・
QxPyPz + ”’ QxQyPz + ”’ Q
zo + ”’Qzgg 。
”'”'3 + ”' W4 r ”°W5* ”'
W6 + °"Wlt・°'W8...°W9゜"
'Wio + "'Wiog r PXlo l Qx
to + H0QX3401°QxP2a3o+゛°'
QXQYIO+ Pzo + ”' P2O3+ P
XPZO+ QXPZO+-QXPZ330 r ”・
QxPyPz + ”' QxQyPz + ”' Q
zo + ”'Qzgg.

PzQzo + QxQzo + ”’ QxQz3s
o + “” QxPyQz + −QxQyQzとな
る。
PzQzo + QxQzo + ”' QxQz3s
o + "" QxPyQz + -QxQyQz.

再生成いは受信側で框ワード系列を再びzi図に示す如
く配列し、記録或いに伝送時に発生した誤りの訂正処理
を行なった後、データワードのみをz、x、yの順に取
シ出し、元のW。、 wl・・・W439のデータワー
ド系列を得る。
On the regeneration or receiving side, the frame word series is arranged again as shown in the zi diagram, and after correction of errors that occurred during recording or transmission, only the data words are arranged in the order of z, x, and y. Take out the original W. , wl... Obtain a data word sequence of W439.

以上の如く記録或いは伝送時にワードの並びの順序を変
えるのは再生成いは受信さf′したデータに訂正不能な
バースト誤りが発生した場合に元のデータワード系列上
で誤ったワードを分散させるためである。
As described above, changing the order of words during recording or transmission is to disperse erroneous words in the original data word sequence when an uncorrectable burst error occurs in the regenerated or received data. It's for a reason.

第1図の符号ブロックにおけるリードソロモン符号から
なる検査ワードPU、QU(U=X 、 Y又に2)に
次式を満たすように生成さnる。
Check words PU and QU (U=X, Y, or 2) consisting of Reed-Solomon codes in the code block of FIG. 1 are generated so as to satisfy the following equation.

■ 但し加算に2を法とするものとし、αはGF(28)上
の原始元とする。また、VはU=X、Y、Zのそれぞれ
に対して10,4.11の値をとるものとし、Wの添字
kidそのデータワードのサブブロック中の位置を示し
、先頭i1とする。
■ However, the addition is modulo 2, and α is a primitive element on GF(28). Further, V assumes values of 10 and 4.11 for U=X, Y, and Z, respectively, and the subscript kid of W indicates the position in the subblock of the data word, and is assumed to be the leading i1.

(1) 、 (21式より次式が得らnる。(1), (The following equation is obtained from equation 21.

再生成いに受信側でに、第1図の符号ブロックにおける
各方向のサブブロックについてxp位tが既知であれば
2ワ一ド以内のデータ及び検査ワードの誤シが訂正可能
であり、誤り位置が既知でなければlワードのデータ及
び検査ワードの誤りが訂正可能である。こnらの訂正は
以下の様にし1行なわnる0すなわち、先づ誤りを含ん
だデータ及び検査ワードに対して次式によって定義gf
Lるシンドローム8vv r SQU k計算する。
At the time of regeneration, if the xp order t is known for the subblocks in each direction in the code block shown in FIG. 1, errors in data and check words within 2 words can be corrected, and errors can be If the location is not known, errors in l-word data and check words can be corrected. These corrections are performed in one line as follows, and gf is defined by the following formula for data and check words that first contain errors.
Calculate L syndrome 8vv r SQU k.

S、υ=五町十P、十Q。 ・・・・・・・・・・・・
・・・(5)但し、U、V、にの各添字UP。+QoO
式の添字と同一である。
S, υ = five towns ten P, ten Q.・・・・・・・・・・・・
...(5) However, each subscript UP for U, V, and so on. +QoO
It is the same as the subscript of the expression.

今、2ワードの誤シかに=i、)の各位置に発生しかつ
誤りパターンをそれぞれei + e)とすると、シン
ドロームSpg 、 SQU nそれぞれ次式に示す如
くなる。
Now, if an error occurs at each position of two words (=i,) and the error pattern is ei + e), then the syndromes Spg and SQU n will be as shown in the following equations.

SP、J = ei +eノ ・・・・・・・・・・・
・・・・・・・・・・(7)SqU=αv+z−i、十
αV+2−ノeノ ・・・・・・・・・(8)(7) 
、 (81式エクei+e) は次式の如くなる。
SP, J = ei + eノ ・・・・・・・・・・・・
・・・・・・・・・・・・(7) SqU=αv+z−i, 10αV+2−noeノ ・・・・・・・・・(8)(7)
, (81 equation ei+e) becomes as shown in the following equation.

(9) 、 (1式より位置し、)が既知でめ扛ば上式
19e z 、 eiが1り誤り訂正が可能となること
が判る。
(9) It can be seen that if , (located from equation 1) is known and can be solved, error correction is possible by 1 in the above equation 19e z and ei.

次に、lワードの誤シかに=iの位置に発生しかつ誤り
パターンfeeiとすると、クンドロツムS、。r S
QUに・それぞれ次式に示す如くなる。
Next, if the error pattern of l word occurs at position i and the error pattern is feei, Kundrotum S,. rS
QU is as shown in the following equations.

5PLI = ei ・山川・・・・・・・・・川・・
(II)S =αv+2−iei ・・・・・・・・・
・・・・・・・・・・・・(13U Qυ、03式より次式が得られる。
5PLI = ei ・Mountain/river・・・・・・・River・・
(II) S = αv + 2-iei ・・・・・・・・・
・・・・・・・・・・・・(13U Qυ, the following equation is obtained from equation 03.

03式ニジ位置iが既知でなくてもspu l sQ、
よりαiをめることに裏りiがめらnがっexはsPU
そのものとなるので誤り訂正が可能となることが判る。
Even if the formula 03 position i is not known, spul sQ,
I am hesitant to increase αi more, but ex is sPU
It can be seen that error correction is possible because it becomes the same.

第1図の符号ブロックにおいてX方向の各ワードが記録
或いは伝送系上で連続しているため、X方向では3ワ一
ド以上の誤りが連続することが多く、Y、Zの方向より
も訂正不能となる確率が高い。従って、X方向ではリー
ド・ソロモン符号を誤り検出符号として用いざるを得す
、5Px=sQx=。
In the code block shown in Figure 1, each word in the X direction is continuous on the recording or transmission system, so errors of 3 or more words often occur consecutively in the X direction, and correction is more difficult than in the Y and Z directions. There is a high probability that it will be impossible. Therefore, in the X direction, the Reed-Solomon code must be used as an error detection code, 5Px=sQx=.

でめれば誤りなし、そn以外の場合に誤りありと判断し
てワード中のエラーの有無を示すエラーフラグに対応す
るビットの値の決定のみが行なえる。
If it is correct, there is no error, and if it is other than n, it is judged that there is an error, and only the value of the bit corresponding to the error flag indicating the presence or absence of an error in the word can be determined.

以上の如き符号ブロックにおける符号誤りの訂正を従来
の方式によって行なう場合1cに第2図のフローチャー
トに裏って示される手順に従って次の如き処理がなされ
ていた。すなわち、先づX方向のサブブロック毎に誤り
検出を行ない、誤シの有無に対応してg 1 t+又に
′0°゛のいずれかとなるエラーフラグに対応するピッ
トをサブブロック中の全ワードに付加する。次いで、エ
ラーフラグを参照してY方向のサブブロック毎に誤り訂
正を行なったのち2方向で同様に誤り訂正を行なう。
When correction of code errors in code blocks as described above is carried out by the conventional method, the following processing is performed in accordance with the procedure shown in the flowchart of FIG. 2 in 1c. That is, first, error detection is performed for each sub-block in the Add to. Next, error correction is performed for each subblock in the Y direction with reference to the error flag, and then error correction is performed in the same manner in the two directions.

の こnら戸正eJ回繰り返して訂正終了とする。尚、Jの
値は通常lであることが多いが、ここでは特に限定せず
例えば3としてもよい。また、Y方向の訂正においてサ
ブブロック中のワードのエラーフラグが3個以上′l゛
のときに、Y方向のシンドロームS、、、5QYK、C
り誤り位置をめ、その位置のエラーフラグが′1゛であ
ればそのlワードのみを訂正したのち訂正を行なったl
ワードを含むサブブロック中のエラーフラグを全て10
″にリセットする。また、この工うに1ワード訂正を行
なった場合に限らずSPY + sQYが共に10゛で
訂正を行なわなかった場合及び2つ又f11つのエラー
フラグが′l°゛のときSPY、5QYVcよる訂正を
行なった場合にもエラーフラグを全て10゛にリセット
する。2方向についても同様の訂正をなす。
Repeat this number of times to complete the correction. Note that although the value of J is usually l in many cases, it is not particularly limited here and may be set to 3, for example. In addition, when three or more error flags of words in a sub-block are 'l' in Y-direction correction, the Y-direction syndrome S,...,5QYK,C
Find the error position, and if the error flag at that position is '1', correct only that l word and then perform the correction.
Set all error flags in the subblock containing the word to 10
''.Also, not only when one word is corrected in this way, but also when both SPY + sQY are 10゛ and no correction is made, and when two or f11 error flags are ``l°'', SPY , 5QYVc, all error flags are reset to 10. Similar corrections are made in the two directions as well.

以上の如き従来の符号誤り訂正方式にxnば第3図囚に
示す如き誤りパターンが訂正可能となるが、同図[Bl
 K示す如き誤りパターンは訂正不能となる。同図囚及
び同図(Blにおいて、第1図の符号ブロックの1つの
Y−2面が示さnており、′−′は、誤っているワード
を示し 11 X l) n、そのワードを含むX方向
のサブブロック中の他のワードが誤っているためにそn
自身に正しいにもかかわらずエラーフラグが# l 1
1となっているワードを示している。従来の訂正方式に
工nば第3図(AIICおけるY方向のサブブロックB
、、B2における誤りが訂正されなくてもサブブロック
B3におけるlワード誤りが訂正されると同時にエラー
フラグが“OIIにリセットされるのでサブブロックB
3においてIt X 11で示さ扛る2ワードが共に正
常なワードとなる。そうすると、次にZ方向で各サブブ
ロックにおける誤りが2ワード以下となり、他の4ワー
ドの誤りも訂正さ扛る。
If the conventional code error correction method described above is used, it becomes possible to correct the error pattern shown in Figure 3.
Error patterns such as those shown in K become uncorrectable. In the same figure and in the same figure (Bl), one Y-2 plane of the code block of FIG. 1 is shown, and '-' indicates an incorrect word. Because other words in the subblock in the X direction are incorrect,
Error flag is # l 1 even though it is correct for itself
It shows the word that is 1. Figure 3 (sub-block B in the Y direction in AIIC)
,, even if the error in subblock B2 is not corrected, the error flag is reset to "OII" at the same time as the l word error in subblock B3 is corrected, so subblock B
3, the two words indicated by It X 11 are both normal words. Then, the error in each subblock in the Z direction becomes 2 words or less, and the errors in the other 4 words are also corrected.

ところが、サブブロックB1. B2の如くエラーフラ
グが3以上′l゛となっておりかつ2ワードが誤ってい
る場合にシンドロームSPY l s、Yに、cplワ
ード訂正を行なうと偽の訂正がなさnることかある。第
3図+B]におけるサブブロックB4ではエラーフラグ
が誤ってg 111になっているワードに対して偽の訂
正が行なわnており、結果としてU・・XIIの3ワー
ド全てが誤υになっている〇しかも、この3ワードのエ
ラーフラグが# 011にリセットサ扛るので、この3
ワードとサブブロックB5&Cおいて誤っている3ワー
ドにその後のZ方向の訂正でもY方向の訂正でも訂正さ
れなくなる。
However, sub-block B1. When the error flag is 3 or more 'l'' and two words are incorrect, as in B2, if cpl word correction is performed on the syndrome SPY l s, Y, a false correction may be made. In sub-block B4 in Figure 3+B], a false correction is made to the word whose error flag is incorrectly set to g111, and as a result, all three words of U...XII become incorrect υ. Yes, and since the error flag of these 3 words is reset to #011, these 3 words are reset.
The three erroneous words in word and sub-blocks B5&C are no longer corrected by subsequent corrections in the Z direction or in the Y direction.

同図031における誤りパターンを正しく訂正するため
にはエラーフラグが3以上& l 11となっている場
合に訂正処理を行なったときはエラーフラグを10″と
せずic ’ l ”の11にしておかなけnばならな
いが、そうすると同図(5)に示す誤りバクーンが訂正
不能となる。また、偽の訂正を避けるためにエラーフラ
グが3以上Rl 11のときの訂正処理を行なわない場
合も同様vc同図[A)に示す如き誤りパターンが訂正
不能となる。従って、従来の符号誤υ訂正方式vc、r
、つてに第3図(N及び同図fBlに示す如き誤りパタ
ーンを双方とも正しく訂正することができない。第3区
間及び同図fBI K示すパターンにおいてY方向、Z
方向の各サブブロック中の誤りはいずれも2ワード以下
である。従って、訂正処理を行なう前に誤り位置が正し
くめらnていnばすべて訂正可能である。従来の符号誤
り訂正方式においては訂正前の誤り位置の情報ハX方向
の誤り検出のみによるエラーフラグだけでめυ、その後
はX方向の誤り検出がなさnないので訂正後に多少のエ
ラーフラグの修正はできても誤り位置を正確に検知する
ことはできない。このため、従来の符号誤り訂正方式に
おいてに符号の有する本来の訂正能力を十分発揮させる
ことができず訂正不能な誤υパターンが多いという欠点
があった〇 発明の概要 そこで、本発明の目的は符号の有する本来の訂正能力を
十分発揮させて訂正不能な誤りパターンを減少させるこ
とができる符号誤り訂正方式を提供することである。
In order to correctly correct the error pattern in 031 of the same figure, when performing correction processing when the error flag is 3 or more & l 11, set the error flag to 11 of ic ' l ' instead of setting it to 10''. However, if this is done, the error recovery shown in (5) of the same figure becomes uncorrectable. Furthermore, in order to avoid false corrections, if no correction processing is performed when the error flag is 3 or more Rl 11, an error pattern as shown in [A] of the same figure becomes uncorrectable. Therefore, the conventional code error υ correction method vc, r
, it is not possible to correctly correct error patterns such as those shown in FIG. 3 (N and fBl in the same figure).
The errors in each subblock in each direction are two words or less. Therefore, all errors can be corrected if the error positions are correctly identified before performing the correction process. In the conventional code error correction method, the information on the error position before correction is only an error flag due to error detection in the X direction, and since there is no error detection in the X direction after that, some error flag correction is required after correction. However, it is not possible to accurately detect the error position. For this reason, in the conventional code error correction system, the original correction ability of the code cannot be fully utilized, and there are many error patterns that cannot be corrected. Summary of the Invention Therefore, the purpose of the present invention is to It is an object of the present invention to provide a code error correction method capable of fully utilizing the original correction ability of a code and reducing uncorrectable error patterns.

本発明による符号誤り訂正方式は、データに対応するビ
ット及び符号誤シの有無を示すエラーフラグに対応する
ビットによって形成さnる複数のデータワードと誤p検
出符号並びIc第1及び第2誤り訂正符号で形成されて
いる複数の検査ワードとからなる符号ブロックにおける
符号誤りを訂正する方式であって、前記第1及び第2誤
り訂正符号のうちの一方による誤り訂正の直後に前記一
方による誤り訂正時に得ら扛る誤り位置情報と前記誤り
検出符号による検出結果とによって前記エラーフラグの
値の決定を行なう処理を行なったのち前記エラーフラグ
を参照して前記ii及び第2誤り訂正絡妥のうちの他方
による訝り訂正を少なくとも一回行なうことを特徴とし
ている。
The code error correction method according to the present invention includes a plurality of data words formed by bits corresponding to data and bits corresponding to an error flag indicating the presence or absence of a code error, an error p detection code, and a first and second error Ic. A method for correcting code errors in a code block consisting of a plurality of check words formed by correction codes, wherein immediately after error correction by one of the first and second error correction codes, an error caused by one of the first and second error correction codes is corrected. After performing a process of determining the value of the error flag based on the error position information obtained at the time of correction and the detection result by the error detection code, the error flag is referred to and the error position information detected by the error detection code is determined. The feature is that the other party corrects any mistakes at least once.

実 施 例 以下、本発明の実施例につき第4図乃至第9図を参照し
て詳細に説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 4 to 9.

本発明による符号誤シ訂正方式によって第1図に示す如
き符号ブロックにおける誤シを訂正する場合には第4図
のフローチャートに示す手順に従って次の如き処理を行
なう。すなわち、先づX方向の誤り検出を符号ブロック
全体に亘って行なう。
When correcting errors in a code block as shown in FIG. 1 using the code error correction method according to the present invention, the following processing is performed according to the procedure shown in the flowchart of FIG. That is, first, error detection in the X direction is performed over the entire code block.

次いで、X方向の誤シ訂正を符号ブロック全体に亘って
行なう。次いで、再びX方向の誤シ検出を行なったのち
2方向の誤り訂正を符号ブロック全体に亘って行なう。
Next, error correction in the X direction is performed over the entire code block. Next, error detection in the X direction is performed again, and then error correction in two directions is performed over the entire code block.

以上の訂正処理iJ回行なったのち再びX’;+5向の
誤シ検出を行なって訂正終了とする。
After performing the above correction process iJ times, the error detection in the X';+5 direction is performed again, and the correction is completed.

第4図のフローチャートにおける最初のX方向の誤り検
出は従来の誤シ訂正方式におけるX方向の誤シ検出と同
様に行なうこととし、各ワードに対して検出結果に応じ
たエラーフラグの付加を行なう。また、Y方向の誤シ訂
正は第5図のフロー−チャートに示す手順に従って次の
如き処理を行なう。すなわち、先づX方向に伸長するサ
ブプoツクのうちエラーフラグが全て60”のサブブロ
ックに対してはシンドロームSpy 、 SQYが共に
Oであnば誤りが存在しないものとしてエラーフラグを
全てリセットする。リセットされたエラーフラグは、次
のX方向の誤り検出で誤シが検出さf′した場合でも0
”とする。また、このときspy l sQyが共に0
”の場合以外はエラーフラグが0”であシながら誤った
ワードすなわち検出さnなかった誤シが存在する。そこ
で、SPY、SQYによりめた誤り位置がサブブロック
中のいずれかのワードに対応したときそのワードが検出
されなかった誤りワードであると判断して訂正する。こ
の訂正後は誤シが存在しないものとしてエラーフラグを
全て”、0”にリセットする。Spy + SQYによ
ってめた誤シ位置がサブブロック中のどのワードにも対
応しないときは2ワ一ド以上の検出もれの誤りが存在す
るので、spy 、 sQyだけでは訂正不能となる。
The first error detection in the X direction in the flowchart of FIG. 4 is performed in the same way as the error detection in the X direction in the conventional error correction method, and an error flag is added to each word according to the detection result. . Further, the error correction in the Y direction is performed in accordance with the procedure shown in the flowchart of FIG. 5 as follows. That is, first, for subblocks whose error flags are all 60'' among subblocks extending in the X direction, if the syndrome Spy and SQY are both O, it is assumed that no error exists and all error flags are reset. .The reset error flag remains 0 even if an error is detected f' in the next error detection in the X direction.
”. Also, at this time, spy l sQy are both 0.
In cases other than ``,'' the error flag is 0 but there is an erroneous word, that is, an erroneous word that was not detected. Therefore, when the error position determined by SPY and SQY corresponds to any word in the sub-block, that word is determined to be an undetected error word and corrected. After this correction, all error flags are reset to "0" as if no error exists. If the erroneous position determined by Spy+SQY does not correspond to any word in the subblock, there is an undetected error of two or more words, which cannot be corrected using only spy and sQy.

従って、このときはエラーフラグを全て”l”にセット
し、セットされたエラーフラグは次のX方向の誤り検出
で誤りが検出さ扛なかった場合でも“1”のままとする
Therefore, at this time, all error flags are set to "1", and the set error flags remain "1" even if no error is detected in the next error detection in the X direction.

次に、エラーフラグが1つだけ”】”のサブブロックに
対してはspy l 5ciyが共に”O”であnば正
しいワードであるにもかかわらずエラーフラグが“1”
になっているものと判断してエラーフラグを全て”0”
にリセットする。spy l SQYが共に”0”の場
合以外はspy l SQYによシ誤シ位置をめ、求め
た誤シ位置がエラーフラグが”l”のワードに対応する
とき、そのワードが誤っているものと判断してこ扛を訂
正しかつエラーフラグを全てリセットする請求めた誤シ
位置がエラーフラグが”l”のワードに対応しないとき
は他に検出もnの誤シが存在しているはずであjLsp
y、sQYによって訂正を行なうと偽の訂正になる可能
性が高いので訂正は行なわずエラーフラグを全てセット
する。
Next, for a sub-block with only one error flag "]", if spy l 5ciy are both "O", the error flag is "1" even though it is a correct word.
, and set all error flags to “0”.
Reset to . Unless both spy l SQY are "0", use spy l SQY to find the incorrect position, and if the obtained incorrect position corresponds to a word whose error flag is "l", that word is incorrect. If the detected error position does not correspond to the word with the error flag "l", there must be n other errors detected. AjLsp
If correction is made using y and sQY, there is a high possibility that the correction will be false, so no correction is made and all error flags are set.

また、エラーフラグが2つ1”のサブブロックに対して
はSPY 、SQYが共に“O”であ扛ばエラーフラグ
がl”の2つのワードが共に正しいにもかかわらずエラ
ーフラグが”1”になっているものと判断してエラーフ
ラグを全てリセットする。spy。
In addition, for a sub-block with two error flags "1", if both SPY and SQY are "O", the error flag is "1" even though the two words with the error flag "1" are both correct. , and resets all error flags. spy.

sqyが共にOの場合以外はエラーフラグが61”の2
つのワードを誤っているものとし、こnら2つのワード
の位置を誤シ位置としてSpy * SQYにょシ訂正
を行なう。尚、このときエラーフラグはセットもリセッ
トもせず、全て次のX方向の誤り検出の結果に従って変
更するものとする。
2 with error flag 61" unless both sqy are O.
It is assumed that one word is incorrect, and the Spy*SQY correction is performed using the positions of these two words as the error positions. Note that at this time, the error flag is not set or reset, but is changed in accordance with the result of the next error detection in the X direction.

また、エラーフラグが3つ以上″1”のサブブロックに
対してはSPY、SQYが共に0“であtば何もせず、
そn以外の場合はspy l sQyにょシ誤如位置を
める。この誤9位置がエラーフラグが“l”のワードの
いずnかと対応するとき、そのワードが誤りで、他のワ
ードは正しいにもがかわらずエラーフラグがl”になっ
ているものと判断し請求めらnた誤シ位置に対応する1
つのワードを訂正する。ib位置がエラーフラグが“1
”のいすnのワードにも対応しないときは2ワ一ド以上
の誤シが存在し誤シが2ワードであったとしてもその位
置が不明確なため訂正は不能となる。そして、この場合
はSpy 、 5QYO値及び訂正可能が不可能かにか
かわらずエラーフラグのセットもリセットもせず、全て
次のX方向の誤シ検出の結果に従うもノトスる。こnは
、エラーフラグが3つ以上”1”の場合は当然3ワ一ド
以上の誤シが存在することがあシ、その場合’ SPY
 * SQYが偶然に両方共”0”になることや請求め
た誤シ位置がエラーフラグが“1”のいずnかのワード
と偶然に対応することがめシ得るからである。
Also, for sub-blocks where three or more error flags are "1", if both SPY and SQY are 0, nothing will be done.
In other cases, use spy l sQy to find the wrong position. When this incorrect 9th position corresponds to one of the words with the error flag "l", it is determined that that word is an error and the error flag is set to "l" even though the other words are correct. 1 corresponding to the incorrect position of the request
Correct one word. ib position has error flag “1”
If it does not correspond to the word "chair n", there is an error of 2 or more words, and even if the error is 2 words, its position is unclear and correction is impossible.In this case, Spy does not set or reset the error flag regardless of the 5QYO value and whether it is correctable or not, and all follow the result of the next X-direction error detection.This means that if there are three or more error flags If it is ``1'', it is natural that there is an error of 3 words or more, in which case 'SPY
* This is because it is possible that both SQYs may become "0" by chance, or that the requested erroneous position may coincidentally correspond to any n word whose error flag is "1".

以上の如き訂正処理において訂正後のエラーフラグの処
理を訂正前のエラーフラグの“l”の数と訂正の状況に
応じて変更しているが、こ扛は、訂正後において誤シが
含まnている確率が非常に低いものと、検出も扛の誤シ
が必らず存在するものと、そnら以外のものとを区別し
てそnぞnにエラーフラグリセット、エラーフラグセッ
ト、エラーフラグのリセット及びセット表しの処理を対
応させるためである。また、X方向に伸長しているサブ
ブロックとY方向に伸長しているサブブロックとは互い
に交錯しているので、符号ブロック全体に対してY方向
の訂正が終了した時点でX方向に伸長しているサブブロ
ック中の各ワードにそれぞれ独立に処理さf′したエラ
ーフラグが付加されることとなる。
In the above correction processing, the processing of error flags after correction is changed depending on the number of "l"s in the error flag before correction and the correction situation. Distinguish between those that have a very low probability of being detected, those that are definitely due to errors in detection, and those that are not, and then reset the error flag, set the error flag, or set the error flag. This is to make the reset and set representation processing correspond to each other. Also, since the sub-blocks extending in the X direction and the sub-blocks extending in the Y direction intersect with each other, the sub-blocks extending in the X direction are Error flags processed independently will be added to each word in the sub-block.

また、第4図のフローチャートにおけるY方向の誤リ訂
正の次のX方向の誤シ検出では各ワードについてY方向
のエラーフラグ処理の結果とX方向の誤シ検出の結果に
応じてエラーフラグの値を設定することとする。すなわ
ち、Y方向の誤り訂正においてリセットさ一1″Lタエ
ラーフラグ及びセットされたエラーフラグは、次のX方
向の誤り検出の結果にかかわらずそnぞn”0”及び”
l”となる。
In addition, in the X-direction error detection that follows the Y-direction error re-correction in the flowchart of FIG. Let's set the value. In other words, the reset error flag and the set error flag in Y-direction error correction are "0" and "0" regardless of the result of the next X-direction error detection.
l”.

まfc、Y方向の誤り訂正においてリセット及びセット
のいずnもなされなかったエラーフラグは、次のX方向
の誤シ検出時に誤シが検出された場合は”l”とな9か
つ誤シが検出さf′Lなかった場合は0”となる。
If an error flag is not reset or set during error correction in the Y direction, if an error flag is detected during the next error correction in the X direction, it becomes "l". If f'L is not detected, it becomes 0''.

かかるX方向の誤シ検出がなさnた後においては、従来
の誤シ訂正力式におけるY方向の誤シ訂正後と比較して
、正しいにもかかわらずエラーフラグが”l”のワード
及び誤っているにもかかわらずエラーフラグが”0”の
ワードが減少1第4図のフローチャートにおけるZ方向
の誤リ訂正においては正確なエラーフラグに基づいた効
果的な誤リ訂正を行なうことができるO Z方向の誤リ訂正もY方向の誤リ訂正と同様に行なうこ
とによシZ方向の誤シ訂正後に再びX方向の誤り検出及
びY方向の誤り訂正がなさnる場合には、このY方向の
誤リ訂正も正確なエラーフラグを基に行なうことができ
る。
After such error detection in the X direction is performed, compared to after error correction in the Y direction in the conventional error correction power formula, words with error flags "l" and errors are detected even though they are correct. In spite of the fact that the error flag is "0", the number of words is reduced.1 In the Z-direction error re-correction in the flowchart of Fig. 4, effective error re-correction can be performed based on accurate error flags. By performing error re-correction in the Z direction in the same manner as error re-correction in the Y direction, if error detection in the X direction and error correction in the Y direction are not performed again after the error correction in the Z direction, this Directional error re-correction can also be performed based on accurate error flags.

以上の如くY方向とZ方向とでそれぞf′LJ回の誤リ
訂正を行なったのち、最終的に訂正不能となった誤シを
検出するために、更にもう一度X方向の誤り検出を行な
って訂正を終了する。
After performing error re-correction f′LJ times in the Y direction and Z direction as described above, error detection in the X direction is performed once again in order to detect errors that cannot be corrected in the end. to finish the correction.

以上の如き符号誤シ訂正力式によシ第3区間に示す誤シ
バターンの訂正を行なうと、最初のY方向の誤リ訂正に
よりサブブロックB8の誤っているlワードが訂正さn
1次のX方向の誤シ検出により正しいにもかかわらずエ
ラーフラグがl″のワードが正常なワードになシ、更に
次の2方向の誤り訂正によ多送つ几4ワードの誤シも全
て訂正さ詐る。また、第3図(lに示す誤りパターンの
訂正を行なうと、最初のY方向の誤リ訂正によシサプブ
ロックB4が偽の訂正をなさnて3ワ一ド+gbとなる
が、次のX方向の誤シ検出によpこの3ワードのエラー
フラグが全て“l”となるので、更に次のZ方向の誤リ
訂正によりサブブロックB5の3ワードの誤シと共に全
て訂正さ扛る。
When the error code turn shown in the third section is corrected using the above code error correction power formula, the erroneous l word in sub-block B8 is corrected by the first error re-correction in the Y direction.
Due to the primary X-direction error detection, the word with the error flag ``l'' is not a normal word even though it is correct, and the next 2-direction error correction causes 4-word errors to be sent. In addition, when the error pattern shown in FIG. However, as the error flags of these three words become "l" due to the next detection of the error code in the X direction, all of them are corrected along with the error flags of the three words of sub-block B5 by the next error recorrection in the Z direction. Explode.

第4図のフローチャートに示す如き訂正処理手順におい
てはY方向及びZ″5向の誤9訂正の前に必ずX方向の
誤シ検出が行なわnていたが、最初のX方向の誤シ検出
を除く他のX方向の誤シ検出を一部省略することが可能
である。第6図(N及び同図(lはその一例を示すフロ
ーチャートでib、同図間ではZ方向の誤リ訂正の前、
同図([1では2回目以降のY方向の誤リ訂正の前にお
いてX方向の誤り検出が省略さnている。X方向の誤り
検出が省略さf′した場合は、エラーフラグの値はそれ
以前の誤り訂正後に決定されなければならない。従って
、同図(Nのフローチャートに示す手順におけるY方向
の誤り訂正においては第5図のフローチヤードに示す訂
正処理手順における「エラーフラグ・リセット・セット
なし」の処理を「訂正前のエラーフラグの値保持」の処
理に変更して得られる如き手順に従って訂正処理を行な
う必要がある。
In the correction processing procedure shown in the flowchart of Fig. 4, the detection of false marks in the X direction is always performed before the correction of false marks in the Y direction and the Z''5 direction. It is possible to partially omit the error detection in the X direction except for the error detection in the X direction. Before,
In the same figure ([1], error detection in the X direction is omitted before the second and subsequent error re-correction in the Y direction. If error detection in the X direction is omitted f', the value of the error flag is It must be determined after the previous error correction. Therefore, in the Y-direction error correction in the procedure shown in the flowchart of FIG. It is necessary to perform the correction process according to a procedure obtained by changing the process of ``None'' to the process of ``holding the value of the error flag before correction.''

こうすることによシ、Y方向の誤シ訂正が終了した時点
でエラーフラグの値が全て決定される。また、第6図(
靭のフローチャートに示す手順におけるZ方向の誤9訂
正においても同様に第5図のフローチャートに示す手順
における「エラーフラグ・リセット・セットなし」の処
理を「訂正前のエラーフラグの値保持」の処理に変更し
て得ら扛る如き手順に従って訂正処理を行なう必要があ
るO尚、X方向の誤シ検出が省略さf’L7’c場合は
、誤シが存在しないにもかかわらずエラーフラグが”1
″のワードが増えるので、その直後の誤り訂正の効果が
小となるが、訂正を繰返す回数が多けnば実用上問題に
ならない。
By doing so, all the values of the error flags are determined at the time when the error correction in the Y direction is completed. Also, Figure 6 (
Similarly, in the Z-direction error 9 correction in the procedure shown in the flowchart of Figure 5, the processing of "no error flag reset/set" in the procedure shown in the flowchart of Figure 5 is replaced with the processing of "maintaining the value of the error flag before correction". It is necessary to carry out the correction process according to the procedure obtained by changing to ”1
Since the number of words ``increases, the effect of error correction immediately thereafter becomes small, but this does not pose a practical problem as long as the number of times correction is repeated is large.

同、上記実施例においては最初のX方向の誤シ検出の後
、直ちに最初の誤シ訂正が行なわtているが、最初に誤
シ検出を2方向で行なってから最初の誤シ訂正を行なう
ようにしてもよい。例えば、X方向の誤り検出の次にZ
方向の誤り検出を行なってY方向の誤シ訂正を開始して
もよい。このとき、2方向の誤シ検出後にエラーフラグ
の値が決定されるが、エラーフラグの処理は例えば第5
図)70−fヤードにおけるシンドロームSPY、SQ
Yをそnぞt’Lspz I sQzに変更しかつシン
ドロームによる訂正処理ステップを除去しかつ「エラー
フラグ・リセット・セットなし」の処理ステップを1X
方向の誤シ検出のエラーフラグの値保持」に変更し、更
に“1”のエラーフラグの個数が1以下の場合における
シンドロームによるlワード訂正の処理ステップに移行
していたときのエラーフラグ処理を「X方向の誤り検出
のエラーフラグの値保持」に変更して得らnる如きフロ
ーチャートに従った手順によって行なえばよい。また、
上記実施例においては誤シ訂正は全てY方向から開始さ
tているが、誤シ訂正eZ方向から開始してもよい。’
!J fCs第4図及び第6図のフローチャートにおけ
る訂正終了前のX方向の誤シ検出は誤り検出後の残留誤
シを検出するためのものであシ、検出の必要がない場合
或いは検出精度が要求さ九ない場合は省略してもよい。
Similarly, in the above embodiment, the first error correction is performed immediately after the first error detection in the X direction, but the first error detection is performed in two directions and then the first error correction is performed. You can do it like this. For example, after detecting an error in the X direction,
It is also possible to perform error detection in the direction and start error correction in the Y direction. At this time, the value of the error flag is determined after erroneous detection in two directions.
Figure) Syndrome SPY, SQ at 70-f yard
Change Y to t'Lspz I sQz, remove the syndrome correction processing step, and change the "No error flag reset/set" processing step to 1X
Error flag processing when moving to the L word correction processing step due to syndrome when the number of error flags of "1" is less than or equal to 1. This can be done by changing the procedure to "holding the value of the error flag for error detection in the X direction" and following a flowchart such as n. Also,
In the above embodiment, the error correction is all started from the Y direction, but the error correction may also start from the Z direction. '
! J fCs In the flowcharts of Figures 4 and 6, the detection of false marks in the X direction before the end of correction is for detecting residual false marks after error detection. It can be omitted if it is not required.

また、上記実施例においては誤シ検出符号及び誤シ訂正
符号として検査ワード数が2のリードソロモン符号が用
いられているが、誤シ検出符号及び誤シ訂正符号として
リードソロモン符号以外の他の符号を用いた場合も同様
の効果が期待できる。
In addition, in the above embodiment, a Reed-Solomon code with a check word count of 2 is used as the error detection code and the error correction code, but other than the Reed-Solomon code can be used as the error detection code and the error correction code. Similar effects can be expected when codes are used.

以上、第1図に示す如き直方体状の符号ブロックにおけ
る符号誤シの訂正について説明したが、誤シ検出符号と
2つの誤シ訂正符号とによシ符号化さnて形成さnてい
るので63ぽいかなる符号ブロックにおける符号誤シ訂
正にも本発明を適用することができる。例えば、第7図
に示す如く符号の交錯した無限長の符号ブロック、或い
はこの第7図に示す如き符号ブロックから有限の長さの
符号ブロックを抜き出して両端を互いに接続して符号を
巡回させた形の第8図に示す如き符号ブロックに対して
も本発明が適用できることは明らかである。
The correction of code errors in a rectangular parallelepiped code block as shown in FIG. 1 has been explained above. The present invention can be applied to code error correction in any code block. For example, as shown in Figure 7, a code block of infinite length with crossed codes, or a code block of finite length extracted from the code block shown in Figure 7 and connected at both ends to circulate the code. It is clear that the present invention can also be applied to code blocks as shown in FIG.

尚、第7図に示す如き符号ブロックは第9図に示す如き
符号化回路によって得らnる。第9図において、Z方向
に伸長するサブブロックを形成スる0個のデータワード
がZ方向誤り訂正符号器30に供給さnる。Z方向誤シ
訂正符号器30は、供給さf’L7nα個のデータワー
ドをそのまま出力すると同時にZ方向の誤シ訂正符号の
検査ワードを生成して出力するように構成さnている。
Incidentally, a code block as shown in FIG. 7 is obtained by an encoding circuit as shown in FIG. In FIG. 9, zero data words forming a subblock extending in the Z direction are provided to a Z direction error correction encoder 30. The Z-direction error correction encoder 30 is configured to output the supplied f'L7nα data words as they are, and at the same time generate and output a check word of the Z-direction error correction code.

このZ方向誤シ訂正符号器30よ多出力さnた0個のデ
ータワード及びZ方向の検査ワードはそれぞn互いに遅
延時間の異なる遅延回路DIl ” DIα、Dt(a
十+)〜D1hを経ることによってY方向に伸長するサ
ブブロックを形成してY方向誤り訂正符号器31に供給
さする。Y方向誤シ訂正符号器31は、遅延回路Do 
= Dxhの出力をそのまま出力すると同時にY方向の
誤シ訂正符号の検査ワードを生成して出力するように構
成さ扛ている。このY方向1IQ41)訂正符号器31
の出力は、互いに遅延時間の異なる遅延回路Dgt ′
D2a + D*(a+l)′DzblD2(b+1’
)ゝl)i+Cを経ることによってX方向に伸長する丈
ブブロック全形成してX方向誤り検出符号器32に供給
さnる。X方向誤り検出符号器32は、遅延回路D21
〜D2cの出力をそのまま出力すると同時にX方向誤シ
検出符号の検査ワードを生成して出力するように構成さ
nている。このX方向誤シ検出符号器32の出力によっ
て無限長の符号ブロックが形成さ庇る0 効 果 以上詳述した如く本発明による符号誤り訂正方式におい
ては誤り訂正を行なう前に他の誤り訂正符号から得らf
した誤り位置の情報と誤シ検出符号の検出結果とにより
誤りの有無を示すエラーフラグの値を定めているので、
交錯した2つの符号で誤#)を監視することとなムエラ
ーフラグが0”であるにもかかわらず誤っているワード
やエラーフラグがl”であるにもかかわらず誤ってない
ワードを減少させ、正確なエラーフラグを付加した後に
誤シ訂正を行なうことができる0従って、誤シ訂正符号
の本来の訂正能力を十分に発揮させ、従来の方式では訂
正できなかった第3図に示す如き誤りパターン或いは誤
り検出符号における検出もtを含む誤りパターン、更に
は一力の誤シ訂正符号で偽の訂正を行なってしまう様な
誤りパターンでさえも訂正することができることとなる
The Z-direction error correction encoder 30 outputs multiple data words and Z-direction check words through delay circuits DIl'' DIα,Dt(a
10+) to D1h, a sub-block extending in the Y direction is formed and supplied to the Y-direction error correction encoder 31. The Y-direction error correction encoder 31 includes a delay circuit Do.
=Dxh output as is, and at the same time generates and outputs a check word of an error correction code in the Y direction. This Y direction 1IQ41) Correction encoder 31
The outputs of the delay circuits Dgt' having different delay times are
D2a + D*(a+l)'DzblD2(b+1'
) and l) i+C to form a complete long block extending in the X direction and supply it to the X direction error detection encoder 32. The X-direction error detection encoder 32 includes a delay circuit D21
.about.D2c is output as is, and at the same time, a check word of the X-direction error detection code is generated and output. An infinite length code block is formed by the output of the X-direction error detection encoder 32.Effects As detailed above, in the code error correction system according to the present invention, other error correction codes are used before error correction. obtained from f
Since the value of the error flag indicating the presence or absence of an error is determined based on the error position information and the detection result of the error detection code,
By monitoring errors in two crossed codes (#), we can reduce the number of words that are incorrect even though the error flag is 0'' and words that are not incorrect even though the error flag is l''. , it is possible to perform error correction after adding an accurate error flag. Therefore, the original correction ability of the error correction code is fully utilized, and errors such as the one shown in Fig. 3, which could not be corrected with conventional methods, can be corrected. Detection using a pattern or an error detection code can also correct error patterns including t, and even error patterns for which a false correction would be made with a single error correction code.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、複数のデータワードを誤シ訂正符号及び誤シ
検出符号によって符号化して得らn、る符号ブロックを
示す図、第2図は、従来の符号誤り訂正方式による誤り
訂正処理手順を示すフローチャート、第3図はキシ、従
来の方式によっては訂正できない誤りパターンの例を示
す図、第4図及び第5図は、本発明の一実施例を示すフ
ローチャート、第6図は本発明の他の実施例を示すフロ
ーチャート、第7図及び第8図は、本発明の適用が可能
な符号ブロックの一例金示す図、第9図は、第7図に示
す符号ブロックを形成するための符号化回路を示すブロ
ック図である。 出願人 パイオニア株式会社 代理人 弁理士藤村元彦 本l閏 秦2図 も3図 本ろ図 fA l (B) 本7閏 県25図 Lq閏 手続ネ甫正書(自発) 昭和60年4月12日 特許庁長官 殿 1、事件の表示 昭和59年特許願第014039号 2、発明の名称 符号誤り訂正方式 3、補正をする者 事件との関係 特許出願人 住 所 東京都目黒区目黒1丁目4番1号名 称 (5
01)パイオニア株式会社4、代理人 〒104 住 所 東京都中央区銀座3丁目10番9号共同ビル(
銀座3丁目)電話 543−7369氏名 (7911
)弁理士藤村元彦 5、補正命令の日付 自発 6、補正により増加する発明の数 なし8、補正の内容 (1)特許請求の範囲を別紙のとおり補正する。 (2)明細書第2頁第14行がら同頁第16行の[デー
タに対応するピットと符号誤りの有無を示すエラーフラ
グに対応づるビットとを含むjを削除する。 (3)明細a第8頁第19行のFワード中のJを「各ワ
ードに付加されたJと補正する。 (4)明細書第9頁第1行の「に対応するピットJを削
除する。 (5)明細書第9頁第8行の「に対応するビット]を削
除する。 (6)明細書第10頁第1行の「リセットする。 」の次に[尚、サブブロック中のワードのエラーフラグ
が3個以上゛1″のときにY方向のシンドロームSpy
、Sayによりめた誤り位置のエラーフラグが°゛0″
の場合は例えば訂正を行なわずかつその1ワードを含む
サブブロック中のエラーフラグを全て′1″にセットす
る。」を挿入する。 (7)明細書第12頁第4行から同頁第5行にr 11
1 IIのときの訂正処理を行なわない場合も同様に」
とあるのをr II I IIのときは単に訂正処理を
行なわないとした場合、同図(B)に示す誤りパターン
は訂正可能であるが」と補正する。 (8)明細書第13頁第8行から同頁第10行の「デー
タに対応するピット及び符号誤りの有無を示すエラーフ
ラグに対応するビットによって形成される」を削除する
。 (9)明細書第18頁第7行の「変更」を「決定」と補
正する。 (10)明細書第19頁第8行の「・・・である。」の
次に[尚、エラーフラグは例えば2ビツトで形成されて
おり、”11”(以後″゛1゛′と略記する)がセット
状態すなわち誤りありに対応し、00(以後“0゛′と
略記する)がリセット状態すなわち誤りなしに対応し、
1101 II又は’io”が初期状態′TJなわちセ
ットリセットなしの状態に対応している。」を挿入する (11)明細書第19頁第16行の[リセット及びセッ
トなし]を[セット及びリセットなし]と補正する。 (12)明細書第20頁第12行から同頁第13行の[
リセット及びセット」を[セット及びリセット」と補正
する。 (13)明細書第22頁第16行の「・・・省略されて
いる。」の次に「尚、第6図(A>においてはJの値は
2以上の整数のうちのいずれがであって1ではない。」
を挿入する。 (14)明細書第23頁第2行の「リセット・セットな
し」を[セット・リセットなし]と補正する。 (15)明St+書第23頁第2行の「の処理jの次に
[(エラーフラグを初期状態にする。)Jを挿入する。 (16) QQillini!23頁第1017(7)
 F’)セット・セットなしJを「セット・リセットな
しJと補正する。 (17)明細書第27頁第6行の「無限長の」を[第7
図に示す如きJと補正する。 (別紙〕 [2、特許請求の範囲 複数のデータワードと複数の検査ワードとからなる符号
ブロックを第1.第2及び第3分割方法の各々によって
分割して得られる複数のυブブロックののうちの1つに
含まれる前記複数のデータワード及び検査ワードのうち
の任意の2つのワードがこれら2つのワードの存在する
サブブロックを得るための前記第1.第2及び第3分割
方法のうちの1つを除く他の2つによって得られるサブ
ブロックのいずれにも同時に存在しないようにしたとき
に前記第1分割方法によって得られるサブブロック毎に
形成される誤り検出符号と前記第2及び第3分割方法に
よって得られるサブブロック毎にそれぞれ形成される第
1及び第2誤り訂正符号とによって前記複数の検査ワー
ドが形成されている場合の前記符号ブロックにおける符
号誤りを訂正する方式であって、全ての一一タワー° 
び査ワー゛のそれぞれに して 号 りの 無を八すエ
ラーフラ を 加し前記第1及び第211jり訂正符号
のうちの一方による誤り訂正の1優に前記一方による誤
り訂正時に得られる誤り位置情報と前記誤り検出符号に
よる検出結果とによって前記エラーフラグの値の決定を
行なう処理を行なったのち前記エラーフラグを参照して
前記第1及び第2誤り訂正符号のうちの他方による誤り
訂正を少なくとも一回行なうことを特徴とする符@誤り
訂正方式。J
Fig. 1 shows a code block obtained by encoding a plurality of data words using an error correction code and an error detection code, and Fig. 2 shows an error correction processing procedure using a conventional code error correction method. FIG. 3 is a flowchart showing an example of an error pattern that cannot be corrected by the conventional method. FIGS. 4 and 5 are a flowchart showing an embodiment of the present invention. FIG. FIGS. 7 and 8 are flowcharts showing other embodiments of the code block to which the present invention can be applied. FIG. 9 is a flowchart showing an example of a code block to which the present invention can be applied. FIG. 2 is a block diagram showing an encoding circuit. Applicant: Pioneer Co., Ltd. Agent Motohiko Fujimura, Patent Attorney Motohiko Fujimura Book 7 Leap County 2 Figure 3 Book Lo Figure fA l (B) Book 7 Leap County Figure 25 L q Lean Procedure Neho (self-proposal) April 12, 1985 Commissioner of the Japan Patent Office 1. Indication of the case Patent Application No. 014039 of 1982 2. Name code error correction method of the invention 3. Relationship with the person making the amendment Patent applicant address 1-4 Meguro, Meguro-ku, Tokyo Number 1 Name (5
01) Pioneer Co., Ltd. 4, Agent 104 Address Kyodo Building, 3-10-9 Ginza, Chuo-ku, Tokyo (
Ginza 3-chome) Phone: 543-7369 Name (7911)
) Patent Attorney Motohiko Fujimura5, Date of amendment order Voluntary6, Number of inventions increased by amendment None8, Contents of amendment (1) The scope of claims will be amended as shown in the attached sheet. (2) From line 14 on page 2 of the specification to line 16 on the same page, delete j that includes a pit corresponding to data and a bit corresponding to an error flag indicating the presence or absence of a code error. (3) Correct the J in the F word on page 8, line 19 of specification a with ``J added to each word. (4) Delete the pit J corresponding to `` on page 9, line 1 of specification a. (5) Delete "the bit corresponding to" on the 8th line of page 9 of the specification. (6) Delete the bit corresponding to "Reset" on the 1st line of page 10 of the specification. Syndrome Spy in the Y direction when three or more word error flags are ``1''
, the error flag of the error position set by Say is °゛0''
In the case of , for example, all error flags in the sub-block containing the corrected word are set to ``1''.'' is inserted. (7) From line 4 of page 12 of the specification to line 5 of the same page, r 11
1. The same applies if you do not perform the correction process in case of II.
If we simply do not perform the correction process when r II I II, the error pattern shown in FIG. 2B can be corrected.'' (8) Delete "formed by a pit corresponding to data and a bit corresponding to an error flag indicating the presence or absence of a code error" from line 8 to line 10 of page 13 of the specification. (9) "Change" on page 18, line 7 of the specification is amended to "determination." (10) Next to "..." on page 19, line 8 of the specification, [Note that the error flag is formed of, for example, 2 bits, and is "11" (hereinafter abbreviated as "1"). ) corresponds to the set state, that is, there is an error, and 00 (hereinafter abbreviated as “0゛′) corresponds to the reset state, that is, there is no error.
1101 Insert "II or 'io" corresponds to the initial state 'TJ, that is, the state without set reset. No reset]. (12) From line 12 on page 20 of the specification to line 13 on the same page [
"Reset and Set" is corrected to "Set and Reset". (13) In the 16th line of page 22 of the specification, next to “...omitted.” There is, but not one.”
Insert. (14) "No reset/set" in the second line of page 23 of the specification is corrected to "no set/reset". (15) Insert [(sets the error flag to the initial state) J next to the process j in the second line of page 23 of the Mei St+ book. (16) QQillini! page 23, page 1017 (7)
F') Correct J with no set/set as J with no set/reset. (17) Change "infinite length" in line 6 of page 27 of the specification to
Correct J as shown in the figure. (Attachment) [2.Claims] Out of a plurality of υ blocks obtained by dividing a code block consisting of a plurality of data words and a plurality of check words by each of the first, second and third division methods. any two words of the plurality of data words and check words included in one of the first, second and third division methods for obtaining a sub-block in which these two words exist; an error detection code formed for each subblock obtained by the first division method when the error detection code is not simultaneously present in any of the subblocks obtained by the other two except one; A method for correcting code errors in the code block when the plurality of check words are formed by first and second error correction codes respectively formed for each sub-block obtained by a dividing method, the method comprising: Ichiichi Tower°
By adding an error flag to each of the scanning words to eliminate the error in the code, one of the first and second correction codes is used to calculate the error position obtained when the error is corrected by one of the first and second correction codes. After performing a process of determining the value of the error flag based on the information and the detection result by the error detection code, at least one of the first and second error correction codes performs error correction by referring to the error flag. A code@error correction method that is characterized by being performed once. J

Claims (1)

【特許請求の範囲】[Claims] 柑 データに対応するビット及び符号誤りの有無を示す
エラーフラグに対応するビットVCLつて形成さnる複
数のデータワードと複数の検査ワードとからな・る符号
ブロックを第1.第2及び第3分割方法の各々によって
分割して得られる複数のサブブロックのうちの1つに含
’tnる前記複数のデータワード及び検査ワードのうち
の任意の2つのワードがこnら2つのワードの存在する
サブブロックを得るための前記第1.第2及び第3分割
方法のうちの1′″:)ヲ除く他の2つによって得ら扛
るサブブロックのいずf″Lvcも同時に存在しないよ
うにしたときに前記第1分割方法に裏って得らnるサブ
ブロック毎に形成さnる誤シ検出符号と前記第2及び第
3分割方法によって得らn4サブブロツク毎にそnぞn
形成される第1及び第2誤り訂正符号とに工って前記複
数の検査ワードが形成す扛ている場合の前記符号ブロッ
クにおける符号誤りを訂正する方式であって、前記第1
及び第2誤フ訂正符号のうちの一方による誤り訂正の直
後に前記一方による誤り訂正時に得られる誤シ位置情報
と前記誤シ検出符号による検出結果とに裏って前記エラ
ーフラグの値の決定を行なう処理を行なったのち前記エ
ラーフラグを参照して前記i1及び第2誤り訂正符号の
うちの他方による誤り訂正を少なくとも一回行なうこと
を特徴とする符号誤り訂正方式。
A code block consisting of a plurality of data words and a plurality of check words formed by a bit corresponding to data and a bit VCL corresponding to an error flag indicating the presence or absence of a code error is first. Any two words among the plurality of data words and check words included in one of the plurality of sub-blocks obtained by dividing by each of the second and third division methods are these two. The first . Of the second and third division methods, when f''Lvc of the sub-blocks obtained by the other two except 1''':) does not exist at the same time, the first division method is reversed. n false detection codes formed for every n sub-blocks obtained by
A method for correcting a code error in the code block when the plurality of check words are formed by using the first and second error correction codes formed, the method comprising:
Immediately after error correction by one of the second error correction codes, determining the value of the error flag based on the error position information obtained during error correction by the one and the detection result by the error detection code. 1. A code error correction method characterized in that after performing a process of performing the above error flag, error correction is performed at least once using the other of the i1 and the second error correction code with reference to the error flag.
JP59014039A 1984-01-27 1984-01-27 Code error correction system Granted JPS60186940A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59014039A JPS60186940A (en) 1984-01-27 1984-01-27 Code error correction system
US06/695,067 US4627058A (en) 1984-01-27 1985-01-25 Code error correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59014039A JPS60186940A (en) 1984-01-27 1984-01-27 Code error correction system

Publications (2)

Publication Number Publication Date
JPS60186940A true JPS60186940A (en) 1985-09-24
JPH0512737B2 JPH0512737B2 (en) 1993-02-18

Family

ID=11849979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59014039A Granted JPS60186940A (en) 1984-01-27 1984-01-27 Code error correction system

Country Status (1)

Country Link
JP (1) JPS60186940A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425046B1 (en) 1991-11-05 2002-07-23 Monolithic System Technology, Inc. Method for using a latched sense amplifier in a memory module as a high-speed cache memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576417A (en) * 1980-06-11 1982-01-13 Matsushita Electric Ind Co Ltd Error correction system
JPS58111539A (en) * 1981-12-25 1983-07-02 Sony Corp Error correcting method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576417A (en) * 1980-06-11 1982-01-13 Matsushita Electric Ind Co Ltd Error correction system
JPS58111539A (en) * 1981-12-25 1983-07-02 Sony Corp Error correcting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425046B1 (en) 1991-11-05 2002-07-23 Monolithic System Technology, Inc. Method for using a latched sense amplifier in a memory module as a high-speed cache memory
US6483755B2 (en) 1991-11-05 2002-11-19 Monolithic System Technology, Inc. Memory modules with high speed latched sense amplifiers

Also Published As

Publication number Publication date
JPH0512737B2 (en) 1993-02-18

Similar Documents

Publication Publication Date Title
US4736376A (en) Self-checking error correcting encoder/decoder
US5289478A (en) Method and means for verification of write data
US4151510A (en) Method and apparatus for an efficient error detection and correction system
JPS61500884A (en) How to improve receiving messages from multiple sources
JPH0812612B2 (en) Error correction method and apparatus
JPS6069917A (en) Data transmission system
JPS6151814B2 (en)
JPS6349245B2 (en)
US4627058A (en) Code error correction method
CN111597072B (en) Error control coding ECC system and memory device including the same
US5761221A (en) Memory implemented error detection and correction code using memory modules
JPS5961332A (en) Error correcting circuit
US7093183B2 (en) Symbol level error correction codes which protect against memory chip and bus line failures
US6463563B1 (en) Single symbol correction double symbol detection code employing a modular H-matrix
US5938773A (en) Sideband signaling with parity bit schemes
JPS6129945A (en) Code error correction system
US7546516B2 (en) System and method for forward error correction
JPS60186940A (en) Code error correction system
CN114513285B (en) Method, device, equipment and readable storage medium for detecting and correcting transmission data
JP3248098B2 (en) Syndrome calculation device
JP2684031B2 (en) Data decryption method
JPH0468921A (en) Error correction method for drawing data
JPH05304516A (en) Reception data edit method
JPS60186941A (en) Code error correction system
JPS58218255A (en) Code error detection and correction system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term