JPS60157672A - 画像処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は画像処理、特にディジタル画像の特徴抽出回路
に関する。

（１） （発明の背景〕 ディジタル画像処理においては、種々の特徴量の演算が
行なわれる。例えば、画面全面にわたった、各画素の濃
度値の頻度分布をめる処理がある。この結果は、画像を
２値化する際のしきい値の設定を最適化したり、画像の
濃度分布を変換して見易くしたりすること等に使われる
。

濃度値頻度分布をめる回路は、例えば第１図のようにし
て実現される。

同図の回路において、濃度値頻度分布を演算する時には
、スイッチ４が入力線１０側に倒されていて、ここから
画像データが次々と加えられる。

この画像データと同期して、クロック信号が入力線１１
に加えられる。画像データとクロック信号は、例えば第
２図のようにして、外部で作られる。

第２図において、２１は画像メモリであって、図では省
略されている別の回路の働きで、前もって画像が書込ま
れているものとする。クロック発生回路２３からは、画
像を読出すためのクロック信号が出され、これを受けた
アドレスカウンタ（２） ２２は、画像メモリ２１の画像が入っている領域を順次
スキャンするようなアドレスを発生する。

このようにして出力線３０には、順次スキャンされた画
像データ、すなわち各画像の濃度値が、出力線３１には
これに同期したクロック信号が、そして出力線３２には
画像アドレスが出力される。

さて、説明を第１図に戻して、スイッチ４を経由した画
像データは、メモリ２のアドレスとして加えられる。一
方リードライト制御回路３には、前記クロック信号が加
えられているから、画像データに同期して、メモリ２に
対する制御を行なうことができる。具体的にはり一ドラ
イｌ−制御回路３の助けにより次のような動作が実行さ
れる。まず新しい画像データが到着するとこの画像デー
タ（濃度値）はメモリ２のアドレスとなっているから、
その濃度値に対応するメモリ２の内容が読出され、これ
はプラス１回路１に加えられて、ここで１だけ大きな数
となって、メモリ２のデータ入力側に戻って来る。リー
ドライ１〜制御回路３はクロック信号の変化によって、
いつ画像データが到（３） 着したかを知っているから、適当な遅延時間の後にメモ
リ２に対して、ライトパルス１２を出して、上記のプラ
ス１されたデータを、メモリ２の同じアドレスに書き戻
す。

以上の動作を入力画像の全域にわたって繰返すと、画像
データの濃度値に対応するアドレスのメモリ２の内容が
、次々とプラス１されて行き、最後にはメモリ２の中に
は画像の濃度値の頻度分布がめられたことになる。もち
論、上記一連の動作に入る前に、メモリ２の内容はすべ
てＯにクリヤされている必要があるが、第１図では説明
を分り易くするため、そのための付加回路は省略しであ
る。

このようにしてめられた頻度分布を読出すときには、ス
イッチ４を入力線１３側に切換え、ここに続出アドレス
を順次加えていくと、出力線１４からは対応する頻度値
が読出される。

ところで、第１図の回路は、回路規模が大きい割に単一
の機能しか持っていない。高速の演算ができるという長
所があるため、まれには実用機に（４） 組込まれることはあっても、はとんどの場合、より多く
の機能をこなせるマイクロコンピュータを用いて、その
ソフｌへウェアで同じ処理を行なうような構成がとられ
ていた。しかし、その場合には百倍近く遅くなってしま
う。

〔発明の目的〕

本発明は以上説明したような濃度値頻度分布をめる構成
に対し、いくつかの演算回路と入力切替回路を適切にイ
」加することによって、従来にない多機能な画像処理回
路を得んとするものである。

〔発明の概要〕

具体的には、第１図でプラス１回路１であったものを、
加算、ＭＡＸ演算、ＭＩＮ演算などが実行できる演算回
路に置換えると共に、新たに画像のアドレスを入力する
入力線を設け、演算回路やメモリに対して、画像データ
の入力線と、画像アドレスの入力線を切替えて供給でき
るようにしたところに特徴がある。

これらにより、回路構成上の無駄を無くし、コンパクト
で高性能の画像処理装置を実現すること（５） ができる。又、入力切替回路の適切な組合せによって、
本回路への入力線を少量に整理することができるため、
全体の回路構成を簡素にする効果、更に、ＬＳＩ（高密
度集積回路）として実現する際にはピン数が少なくて済
み、小型のパッケージに納められるため、多機能性と相
まって経済性の高いＩＣを得ることができる。

〔発明の実施例〕

以下本発明の一実施例を第３図により説明する。

４２は２と同様にメモリであって、ここに各種演算結果
が格納される。メモリ４２の出力データ６３を一方の入
力とする４１１はＭ　Ｉ　Ｎ／ＭＡＸ回路、同じく４１
２は加算回路、４】３はセレクタ（Ｃ）であって、ここ
で演算され選択された結果５０がメモリ４２に書き戻さ
れる。５１と５２のどちらの演算結果を選ぶかは、セレ
クト信号（Ｃ）５３によって制御される。又、ＭＩＮ／
ＭＡＸ切換信号によってＭＩＮ演算とＭＡＸ演算が切替
えられ、加算／プラス１切替信号５５は、加算回路４１
２が加算を実行するかプラス１を実（６） 行するかを制御する。ここでＭＩＮ演算とは２つの入力
のうち小さい方を出力とし、ＭＡＸ演算とは２つの入力
のうち大きい方を出力とすることを言う。加算とは２つ
の入力の和を出力とすることであり、プラス１とは、こ
こでは図中上方の入力に１を加えたものを出力とするこ
とである。

セレクタ（Ａ）４４は、演算部である４１１および４１
２の一方の入力５６を、画像データ５７としたり１画像
アドレス５８としたりする働きをし、セレクト信号Ａ、
５９によって制御される。一方セレクタ（Ｂ）４５は、
メモリ４２のアドレス６０を、画像データ５７としたり
、−画像アドレス５８としたりするほか、必要によって
外部アドレス６１としたりする働きをし、セレクト信号
６２によって制御される。

リードライ１−制御回路４３は、第１図の例の場合と同
様に、クロック信号６３からメモリ４２に与えるライ１
へパルス６４を作成するが、セレクｌへ信号Ｂ６２によ
って、メモリ４２の内容をクリヤするときのように必要
とあらば外部ライ１−パルス（７） ６５をメモリ４２に加えるように切替える働きもしてい
る。

以上の説明からも分かるように、第３図の実施例に使わ
れている回路は、加算回路、セレクタ等、すべて市販の
ＩＣとして入手できるものばかりなので、これ以上詳し
くは説明しない。

この実施例で実行できる機能は、第４図に示すように、
極めてレパートリ−の広いものである。

この同図において、セレクタＡの項番５の欄は、どれを
選択しても同じという意味である。又、セレクタＣの項
番ｌの欄のＭＩＮ／ＭＡＸは、ＭＩＮ／ＭＡＸ切替信号
５４によってＭＩＮかＭＡＸかが選ばれることを、項番
２〜４，６の欄の加算と項番５の欄のプラス１の選択は
、加算／プラス１切替信号５５によってなされているこ
とを前提としている。なおセレクタＢの欄で外部アドレ
スが選択されている項目については、これを固定値とし
て、メモリ４２の特定アドレスだけに結果を積算して行
く動作を行なう場合である。

機能の欄では、項番５が従来の濃度値頻度分布（８） の演算に相当し、項＃］〜３はそれぞれ、最大（最小）
′ａ度値の抽出、平均濃度値を知るための濃度位相の演
算、２値画像の面積をめる演算である。２値画像が入力
である場合には、値がｕ　１　ｒｒと１１　Ｑ　ＩＩ　
Ｌ、かとらないため、これをそのまま積算すると図形の
面積が画素数としてめられる。

項番４ではリードライ１〜制御回路４３の入力として、
２値画像データ６６を加える必要があるが、こうしてお
いて、セレクタＡで、画像アドレスのＸ又はＹ成分だけ
が入力されるようにすると、２値画像の・−次モーメン
トを簡単にめることができる。この原理を次に説明する
。このとき、リードライＩ・制御回路４３は、２値画像
データ６６でゲートをかけられて、２値画像データが′
１″でない場合には、ライ１へパルスを出さないように
動作する。こうすれば、２値画像が存在する（すなわち
“１″である）部分全体にわたって、Ｘ又はＹ座標が積
算される。これを項番３によってまった２値画像の面積
（画素数）で割れば、定義どおりのλ−又はＹ方向の１
次モーメントが得られる。最（９） 後の割算は１回だけであるから、外部に設けられたマイ
クロコンピュータなどで実行するようにしても、全体的
な処理速度は極めて高速なものとなる。

なお、上記信号線６６は第４図の他の項番の演算時にも
有効に働く。例えば、第２図で示した画像メモリと同等
のものをもう一式用意して、一方に多値画像を、もう一
方にこれを処理して得られた２値画数を格納しておき、
両者が同期して読出されるようになし、この２値画像を
信号線６６に入れると、丁度、２値画像の存在する部分
だけにおいて（マスクをかけて）演算された結果を得る
ことができる。

尚第４図中、機能の項番４の欄の２値画像の１次モーメ
ントは、リードライト制御回路４３の入力に２値画像を
加えた場合、又はあとでその入力を画像の面積で割った
結果としてめられる。

第５図は第３図中の破線で示した演算部４１を。

少し変えた場合の実施例を説明するものである。

ここでは、回路の共用化を計っており、ＭＩＮ／（１０
） Ｍ　Ａ、　Ｘ回路４１１の代わりに、その一部分である
比較器４２１とそれに続＜ＥＯＲ回路４３１だけを用い
ている。４３１の出力＃５００には、ＭＩＮ／ＭＡＸ切
替信号５４に従って比較器４２１の比較の結果が反転さ
れて、メモリ２の内容（信号線６３に読出されて来てい
る）と、（セレクタ（Ａ）４４を経由して）信号線５６
に与えられたデータとのどちらを選ぶべきかという信号
として現れる。

先に説明したＭＩＮ／ＭＡＸ回路４１１の内部には、こ
の信号に従ってデータを選択するセレクタがあり、その
出力が信号線５１に現れるようになっている。ここでは
、メモリ２の内容が選ばれた時には、メモリに書き戻し
ても、書かないことと同じであるということを利用し、
このセレクタを省略しいてる。すなわち、前記出力線５
００に現れた信号メモリ２へのライトパルス６４を制御
するようにすれば、必要な場合にのみ、メモリ２の内容
が更新されることになって、同じ結果が得られる。その
ため本実施例では、ライトパルス用信号線６４の途中に
ＯＲ回路４３３とＡＮＤ回路（１１） ４３４が加えられている。

ここでは更にセレクタ４１３も省略され、その代わりに
セレクト信号Ｃ５３はＯＲ回路４３３に接続される。こ
のようにすれば、セレクト信号Ｃ５３がＩＩ　ｔ　１１
であって加算（又はプラス１）が選択された時には、Ｏ
Ｒ回路４３３の出力５０１がＩＩ　Ｉ　Ｈ）となり、ラ
イトパルス６４は−ＡＮＤ回路４３４を経由してそのま
ま信号線６４１に現れ、メモリ２への書込みは、先の実
施例と変わりなく実行される６一方ＭＩＮ　（ＭＡＸ）
演算が選択された（信号５３が°′Ｏ″の）ときは、信
号線５０１は信号線５００に従って′″ｌ′″　＃　Ｑ
　７＋となるから、必要な場合にのみ、メモリ更新が実
行される。なお、このとき、信号線５０には比較器４２
１のメモリ内容６３ではない方の入力５６が現れること
が必要であるが、これはＡＮＤ回路４３２の働きで、加
算回路４２２の逆側の入力が０となることによ　・つて
達成されている。

なお、本発明の更なる変形例として、セレクタ（Ａ）４
４とセレクタ　（Ｂ）４５の入力数を増や（１２） したものがあるが、その動作と効果は容易に類推できる
ので、説明は省略する。

〔発明の効果〕

以上説述したように、本発明によれば、単純な回路であ
りながら、高速で多機能な画像処理回路を構成すること
ができる。又、入出力ビン数の増加を押えることもでき
るため、経済性の高いＩＣとして実現できる。

【図面の簡単な説明】

第１図と第２図は従来技術のブロック図、第３図と第５
図は実施例のブロック図、第４図は第３図の回路の機能
説明図である。 ４１・・・演算部、４２・・・メモリ、４３・・・リー
ドライ（１３） 第　１　図

Claims (1)

1. 【特許請求の範囲】 １、メモリ手段と、該メモリから読出されたデータと被
   演算データとの間で演算を行なう演算手段と、該演算結
   果をメモリに書き戻す手段とから成り、２以上の入力を
   受付けられるようにして、任意の一つを選択して該被演
   算データとなす手段と、同じく任意の一つを選択して、
   該メモリのアドレスとなす手段と、該演算手段の演算の
   種類を制御する入力線とを設けたことを特徴とする画像
   処理回路。 ２、上記メモリに書き戻す手段は、別途設けられた入力
   信号によって、メモリの書込みを禁止できるようにした
   ことを特徴とする特許請求の範囲第１項記載の画像処理
   回路。