JPS6014573A - Method and apparatus for processing picture signal - Google Patents

Method and apparatus for processing picture signal

Info

Publication number
JPS6014573A
JPS6014573A JP58123068A JP12306883A JPS6014573A JP S6014573 A JPS6014573 A JP S6014573A JP 58123068 A JP58123068 A JP 58123068A JP 12306883 A JP12306883 A JP 12306883A JP S6014573 A JPS6014573 A JP S6014573A
Authority
JP
Japan
Prior art keywords
signal
random signal
circuit
value
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58123068A
Other languages
Japanese (ja)
Inventor
Hiroyoshi Tsuchiya
博義 土屋
Katsuo Nakazato
中里 克雄
Kunio Sannomiya
三宮 邦夫
Hidehiko Kawakami
秀彦 川上
Hirotaka Otsuka
大塚 博隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58123068A priority Critical patent/JPS6014573A/en
Publication of JPS6014573A publication Critical patent/JPS6014573A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a picture alike a sand surface by changing the 2nd random signal in the timing represented by a numeral in a sand surface particle distribution table selected sequentially in response to the value of the 1st random signal and binary-coding an input picture signal through the use of the value of the 2nd random signal as a threshold value arranged two-dimentionally on a picture screen. CONSTITUTION:The content of a subtraction circuit 33 is decremented by 1 at each clock pulse transmitted via a gate circuit 1, while the content of a random signal generating circuit 31 is updated. Then a storage device 32 outputs a numeral of the sand surface particle distrubution table according to the address respresented by the content of the random signal generating circuit 31. Further, when the content of the subtraction circuit 33 reaches 0 as the result of subtraction , a random signal generating circuit 34 is commanded to be updatd for the content. Further, the output data of the storage device 32 is fetched by the subtraction circuit 2 at the same time. Then the content of the random signal generating circuit 34 is outputted to latch circuits 18, 21 as the threshold value signal to binary-code the picture signal.

Description

【発明の詳細な説明】 産業上の利用分1!T 本発明は、入力画[象を走査して?!Jだ画信号に基す
き、二値の両1象の中間調(IJ’J !Jlk表現す
る、いわゆる網点画1象を作るだめの1iii′i拮号
処理方法およびその装置に関するものである。
[Detailed description of the invention] Industrial use 1! T The present invention scans the input image [elephant? ! The present invention relates to a 1iii'i antagonistic processing method and apparatus for producing a so-called halftone image based on a binary image signal (IJ'J!Jlk), which is expressed as a halftone image.

従来ヅ1の構成とその問題点 網点画1象作成はコンタクトスクリーンを用いて写真光
学的Vこ11すうのが一般的であるが、近年、画1象デ
ータをディジクル処理して網点化する方法も一部行なわ
才するようになってきた。原理的にはディザ法と言われ
ている種類の方式である。
Conventional structure and its problems It is common to create a halftone image using a contact screen using a photo-optical method, but in recent years, the image data has been digitally processed to create halftones. Some of the methods have become more sophisticated. In principle, this is a type of method called a dither method.

以下、第11Th’を用い、そのディザ法について61
1明する。
Below, using the 11th Th', the dither method will be explained in 61
1.

同図(八は原画像信号の量子化値を示すもので、数値の
大きさは画像の濃度の大きさr表わしている。同図(B
)は同図(への画1象信号を二1直化する/ζめの閾値
テーブルを示すもので、画像データの各画素と1対1に
対応している。そして同図(B)H太線の枠Cの4×4
マトリクス(以下、学位マトリクスと称する)内の数値
配列を繰返し二次元に展開している。同図(qは二値化
された画(象を表わしており、同図(B)の閾11σよ
り小さい同図()〜の画1象データに対しては白とし、
大きいか同じ場合には黒としている。例えば同図(A)
の画1雫データaとbは量子化値が1と2であり、そ7
tそれ同図(B)の対応する座標点の閾値1と9で比較
同定され、同図(qてそれぞれ黒と白に表わされる。画
1象データの(laが大きくなる程単位マトリクス内の
閾l1iIを越える個数が多くなり、従って黒の数が増
加する。このように学位マトリクス毎に画1号信号のレ
ベルに比例した黒の数を発生させ、平均的に画像の中間
濃度を表現している。
The figure (8 indicates the quantization value of the original image signal, and the size of the number represents the density r of the image.
) shows the /ζ-th threshold value table for converting the image signal into 21 pixels, and corresponds one-to-one with each pixel of the image data. 4x4 in bold frame C
The numerical array in a matrix (hereinafter referred to as degree matrix) is repeatedly expanded into two dimensions. In the same figure (q represents a binarized image (elephant), and the image 1 elephant data in the figure () ~ which is smaller than the threshold 11σ in the figure (B) is white,
If they are larger or the same, they are black. For example, the same figure (A)
The 1-drop data a and b have quantization values of 1 and 2, and
t is compared and identified using the thresholds 1 and 9 of the corresponding coordinate points in the same figure (B), and is represented in black and white, respectively in the same figure (q). The number of blacks exceeding the threshold l1iI increases, and therefore the number of blacks increases.In this way, the number of blacks proportional to the level of the image No. 1 signal is generated for each degree matrix, and the intermediate density of the image is expressed on average. ing.

さて二値化後の白黒模様は1.A4.l 1ilNテー
ブルの数値配置を変えることにより可能である。白黒模
様が周期性をもつのであれば閾値として1周期分を単位
マトリクスとして用意すればよい。
Now, the black and white pattern after binarization is 1. A4. This is possible by changing the numerical arrangement of the l1ilN table. If the black and white pattern has periodicity, it is sufficient to prepare one period as a unit matrix as a threshold value.

一方周期性の無いたとえば砂目のような白黒模様にする
には乱数を各画素位置で発生させて、その画素の闇値と
する方法がある。しかしながらその乱数の発生させ方法
において、たとえばM系列の擬似ランダム信号で作った
閾値と原画1象を走査した信号とを遂−比較づ−る単純
な方式では、白黒 ・模様が画像の主走査方向に流れた
ようになり、コンタクトスクリーンを使った光学的な方
式で作る砂目のように方向1牛の無い第57状性の模様
にはならないという欠点を・有していた。
On the other hand, to create a black and white pattern with no periodicity, such as a grain pattern, there is a method of generating random numbers at each pixel position and using them as the darkness value of that pixel. However, in a simple method of generating random numbers, for example, by comparing a threshold value created with an M-series pseudo-random signal and a signal obtained by scanning one original image, it is difficult to generate a black and white pattern in the main scanning direction of the image. It has the disadvantage that it does not have a 57th pattern with no direction like grains created by an optical method using a contact screen.

発明の目的 本発明は上記欠点に鑑み、両f象データのディジタル処
理の際砂目らしい感触の二匝両1象を得ることを目的と
する。
OBJECTS OF THE INVENTION In view of the above-mentioned drawbacks, it is an object of the present invention to obtain a two-spot and one-spot image that has a grain-like feel during digital processing of both f-segment data.

発明の構成 本発明は第1.第2のランダムな信号全発生させ、砂目
粒子の大きさの確率分布を表わす砂目粒子分布テーブル
の中から前記第1のランダムな信号の値にrIT、して
選んだ分布値の時間的タイミングで前記第2のランダム
な信号を変化させ、前記第2のランダムな信号の値企画
r象面上で二次元的に配置した閾値として原画(象を走
査分解して得られた入力画信号を二値化することにより
、上記目的を達するものである。
Structure of the Invention The present invention consists of the first aspect. A second random signal is generated, and a temporal distribution value of the first random signal is selected from a grain distribution table representing a probability distribution of the grain size. The second random signal is changed according to the timing, and the value of the second random signal is calculated as a threshold value arranged two-dimensionally on the image plane. The above objective is achieved by binarizing the .

捷た本発明は第1.第2のランダムな信号を発生するラ
ンダム信号発生手段と、砂目粒子の大きさの確立分布を
表わす砂目粒子分布テーブルを記憶している記憶手段と
、前記第1のランダムな信号の値に応じて前記記憶手段
から選んだ分布値の時間的タイミングで前記第2のラン
ダムな信号を変化させる手段と、前記第2のランダムな
信号の値を画1象面上で二次元的に配置した閾値として
、原画@全走査分解して得られた人力画信号を二値化す
る2値化手段とを具備する両信号処理装置により、上記
目的を達成するものである。
The resulting invention is the first. random signal generating means for generating a second random signal; storage means for storing a grain particle distribution table representing a probability distribution of the size of grain particles; means for changing the second random signal at the temporal timing of the distribution value selected from the storage means in accordance with the above, and the values of the second random signal are arranged two-dimensionally on the image plane. The above objects are achieved by both signal processing apparatuses, which are equipped with, as a threshold value, a binarization means for binarizing a human-powered image signal obtained by decomposing an original image @full scan.

実施例の説明 以下図面を参照しながら、本発明の一実施例について説
明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の一実施fallにおける画信号処理装
置のブロック構成を示すものである。
FIG. 2 shows a block configuration of an image signal processing device in one embodiment of the present invention.

第2図において、1は端子2ケ弁し画素クロツク周波数
−〇ある16倍画素クロック全入力するゲート回路で、
4画素クロック毎に1画素区、Ail ii己16倍画
素クロックを出力する。3〜6はゲート回路1から送出
される信号を/フトクロ・ツクとする16ビツトのンフ
トレジスクで、端子7を介して送出されろ副走査同期信
号により初期化される。
In Fig. 2, 1 is a gate circuit which has two terminals and receives all inputs of a 16 times pixel clock with the pixel clock frequency -
Ail ii outputs a 16 times pixel clock for one pixel section every 4 pixel clocks. Reference numerals 3 to 6 designate 16-bit offset registers which use the signal sent from the gate circuit 1 as a clock, and are initialized by a sub-scanning synchronizing signal sent through the terminal 7.

8〜11は○又−1の二値情報をイ1するテーク(ト)
1路で、端子7を介して送出される副走査同期1言号に
応じて各シフトレジスタ3〜6にデータの書ユムみが行
なわれる。12は端子7を介して送出されろ副走査信号
をカウントする2ビツトのカウンタ、13はカウンタ1
2のカウントに心じて4(1類の信号を出力するデコー
ダ、14はデコータ゛13の信号?ゲート信号としてン
フトレジスタ3〜6の出力をゲートするゲート回路であ
る。15(1ゲ一ト回路14の出力を〕功ノドする2ビ
・ノドのカウンタで、端子7を介して送出される副走査
信号によりリセットされる。16はカウンタ16のB3
力に応じて4種類の信号を出力するデコータ゛、17は
ゲート回路1から送出される信号により閾値データを出
力する閾1直データ生1戊手段、18〜21はデコーダ
16が送出する信号に応じて闇値データ生成手段17が
送出する閾値データをラッチするラッチ回路である02
2は端子23を介して送出されてくる画素クロックをカ
ウントする2ビツトのカウンタで、端子7′ff:介し
て送出される副走査同期信号によりリセットされる。2
4はカウンタ22の出力に応じて4種顛の信号全出力す
るデコーダで、ゲート回路1のゲート信号を生成する0
26はデコーダ24のゲート信号に応じてラッチ回路1
8〜21の情報をゲートするゲート回路、26は端子2
3を介して送出される画素クロックに応じてゲート回路
26から送出された情報を端子27に出力するラッチ回
路である。28はデコーダ13から送出される信号及び
端子7′f:介して送出される副走査同期信号の論理和
をとるANp回路、29は反転回路30(5介してデコ
ーダ13から送出される信号及び端子7を介して送出さ
れる副走査同期信号の論理和音とるAND回路である0 以下、第3図を参照しながら闇値データ生成手段17の
具体的構成について説明する。
8 to 11 take binary information of ○ or -1.
In one pass, data is written to each of the shift registers 3 to 6 in response to one sub-scanning synchronization word sent through the terminal 7. 12 is a 2-bit counter that counts the sub-scanning signal sent through terminal 7; 13 is counter 1;
2 is a decoder that outputs a type 1 signal, 14 is a gate circuit that gates the outputs of the registers 3 to 6 as a gate signal for the decoder 13, and 15 (1 gate circuit). 16 is a 2-bit counter that operates on the output of counter 14 and is reset by the sub-scanning signal sent through terminal 7.
A decoder 17 outputs four types of signals according to the signal output from the gate circuit 1; 17 is a threshold direct data generator 1 means for outputting threshold data according to the signal sent from the gate circuit 1; 02 is a latch circuit that latches the threshold value data sent by the dark value data generation means 17.
2 is a 2-bit counter that counts the pixel clock sent through the terminal 23, and is reset by the sub-scanning synchronization signal sent out through the terminal 7'ff. 2
4 is a decoder that outputs all four types of signals according to the output of the counter 22;
26 is a latch circuit 1 according to the gate signal of the decoder 24.
Gate circuit that gates information 8 to 21, 26 is terminal 2
This is a latch circuit that outputs information sent from the gate circuit 26 to a terminal 27 in response to a pixel clock sent through the gate circuit 3. 28 is an ANp circuit which takes the logical sum of the signal sent out from the decoder 13 and the sub-scanning synchronization signal sent out through the terminal 7'f; 29 is the inversion circuit 30 (the signal sent out from the decoder 13 through 5 and the terminal 0, which is an AND circuit that takes the logical sum of the sub-scanning synchronization signals sent through 7. Hereinafter, the specific configuration of the dark value data generation means 17 will be explained with reference to FIG.

第3図において、31はゲー+−[jjj路1から送出
される1クロツクパルス毎にランダム信号を発生するラ
ンダム信号発生回路である。32に砂目粒子分布テーブ
ルの鶴値金記1:ti している記1.ハ装置て、う/
り゛ム信号元生回路31から送出され6アドレスにLし
した数]直を出力するU33は第2図に示したゲート回
路1から送出される1クロツクパルス毎に値を1つたけ
減算していく減算回路で、減算結果が0になった際に記
憶装置32から送出される数値を入力するとともに、ラ
ンダム信号発生回路34の内容更新を行なわせ、ランダ
ム信号発生回路34からラッチ回路18〜21に1.’
4+匝信号としてランダム信号を出力する。
In FIG. 3, numeral 31 is a random signal generating circuit that generates a random signal every clock pulse sent from the gate path 1. 32 shows the grain particle distribution table's Tsuru value Kinki 1: ti 1. It's a device, uh/
U33, which outputs the number sent from the gate circuit 31 and set to L at address 6, subtracts the value by one for each clock pulse sent from the gate circuit 1 shown in FIG. The subtraction circuit inputs the numerical value sent from the storage device 32 when the subtraction result becomes 0, and also updates the contents of the random signal generation circuit 34. 1. '
A random signal is output as a 4+匝 signal.

上記構成において、第3図に示した閾[直データ生成手
段17の動作について先に説明する。
In the above configuration, the operation of the threshold data generation means 17 shown in FIG. 3 will be explained first.

1ずゲート回路1を介して送出さ扛る1クロツクパルス
毎に減p1問路33の内?;がまたけ$、算され、一方
ランダム信号発生回路31の内容が更新される。次に記
憶装置32はランダム信号発生回路31の内容が示すア
ドレスに応じて砂目粒子分布テープ″の数値全出力する
・ 。
1. For each clock pulse sent out through the gate circuit 1, p1 is reduced in the interrogation path 33? ; is multiplied by $, and on the other hand, the contents of the random signal generation circuit 31 are updated. Next, the storage device 32 outputs all the numerical values of the "grained particle distribution tape" according to the address indicated by the contents of the random signal generating circuit 31.

そして減算回路33の内界が減算された結衾になった際
、ランダム信号発生回路34に内容を更新するよう指示
する。1だ同時に記憶装置32の出力データが減算回路
2に取込寸れる。そしてランダム信号発生回路340内
谷は画1象信号を二値化するための閾値信号として@2
図に示したランチ回路18〜21に出力される。従って
ランチ回路18〜21に送出される1因1直惜号は記憶
装置32の出力する数値の大きさ分、同じ値を継続する
ことになるため、同じ閾値の平均継続長は記憶装置32
内に記憶されている数(ifiの11′−均匝に均しく
なると考えることができる。例えば数値データとして1
が4個、2が16個、4が11個、8が2個であれば、 (IX4+2X15+4X11+8X2)÷(4+15
+11+2ン″92.94 となり平均継続長は約2.94となる。この値が太きけ
れば砂目粒子を大きくすることができ、小さければ砂目
粒子を小さくすることがで会420以下、第4図及び第
6図を参四しながら、第2図に示した装置の動作につい
て説明する。
When the inner world of the subtraction circuit 33 reaches the conclusion of the subtraction, the random signal generation circuit 34 is instructed to update the contents. At the same time, the output data of the storage device 32 is taken into the subtraction circuit 2. Then, the random signal generation circuit 340 Uchitani uses @2 as a threshold signal for binarizing the image signal.
It is output to the launch circuits 18 to 21 shown in the figure. Therefore, since the 1 factor 1 direct error signal sent to the launch circuits 18 to 21 continues to have the same value by the size of the numerical value output from the storage device 32, the average continuation length of the same threshold value is
It can be considered that the number stored in
If there are 4 pieces of , 16 pieces of 2, 11 pieces of 4, and 2 pieces of 8, then (IX4+2X15+4X11+8X2)÷(4+15
+11+2''92.94, and the average continuation length is approximately 2.94.If this value is thicker, the grain grains can be made larger, and if this value is smaller, the grain grains can be made smaller. The operation of the apparatus shown in FIG. 2 will be explained with reference to FIGS. 4 and 6.

なお第4図(:口5(j lli k二次元的に配置し
た際の概略を示すもので、」ジ下の動作は第3図に従い
、4×4の中に示づ−1〜16の順に16(1匝デ一タ
生成手段から送出されるLjbl I直悄号出力タ11
を配分し、全画面に展開していくものとする。
In addition, Figure 4 (: mouth 5 (j lli k) shows the outline when arranged two-dimensionally, and the operation below is shown in 4 x 4 according to Figure 3 -1 to 16. 16 (Ljbl I direct output data 11 sent from the data generation means)
shall be distributed and expanded over the entire screen.

1だ第6図に第2図の構成の主な信号のタイミングヂャ
ートである。第51凶(八属・116倍画素クロック、
第4図CB)は画素クロック、第5図(qはゲート回路
1のゲートパルス、第5図(D)〜(q−それぞれンフ
トレジスタ3〜6の出力パルスで、谷ノシルスの上に例
した数字は第4図((二示した1〜16の数字に対し6
するものである。
1. FIG. 6 is a timing diagram of the main signals in the configuration of FIG. 2. 51st Evil (8 Genus, 116x pixel clock,
Fig. 4 (CB) is the pixel clock, Fig. 5 (q is the gate pulse of gate circuit 1, Fig. 5 (D) - (q - is the output pulse of the nft registers 3 to 6, respectively, and is an example above the valley nocils. The numbers are shown in Figure 4 ((2) 6 for the numbers 1 to 16 shown.
It is something to do.

まず端子7に印7Jt+される副走査同期信号毎に、そ
れぞれのデータ回路8〜11に保持されているデータが
シフトレジスタ3〜6に1込1れ、各シフトレジスタ3
〜6の内容が初期化される。一方、端子1には画素クロ
ツク周波数の16倍一画素ロックが印加され、ゲート回
路1に送出される。16倍画素クロック全入力したゲー
ト回路1け4画素クロック毎に1画素区間、シフトレジ
スタ3〜6゜および閾値データ生成手段1了に送出され
る。そしてゲート回路1の出力をシフトクロックとする
各シフトレジスタ3〜6(まデータをループさせながら
、第6図に示すタイミングで出力パルス列を生成する。
First, for each sub-scanning synchronization signal marked 7Jt+ on the terminal 7, the data held in the respective data circuits 8 to 11 is put into the shift registers 3 to 6, and each shift register 3
The contents of ~6 are initialized. On the other hand, a one-pixel lock signal 16 times the pixel clock frequency is applied to the terminal 1 and sent to the gate circuit 1. One pixel section is sent to the shift register 3 to 6 degrees and the threshold data generation means 1 for every 1 to 4 pixel clocks to the gate circuit to which all 16 times pixel clocks are input. Each of the shift registers 3 to 6 uses the output of the gate circuit 1 as a shift clock (while looping the data, an output pulse train is generated at the timing shown in FIG. 6).

(つ1り第5図q〜(qのパルスのタイミングで得た閾
値データが最終的に第4図のように配置されていくεと
になる0) ぐイ さて2ビツト刀ウンタ12は端子7から入る副走査同期
信号をカウントし、00,01,10゜11を繰返し出
力する。なお、このカウンタ12は走査の始めにクリア
されてoOとなる。この出力によりデコーダ13は4つ
の信号’oo + Ho1rH1o、Hll(添字はカ
ウンタ内容に対応し、その状態で矛、他は0である〕を
生成する。そしてゲート回路14はこのH8゜〜H11
信号をゲートパルスとし、シフトレジスタ3〜6の各出
力信号をゲートする。つ捷り■(。0が1のときはンフ
トレジスタ3の出カケ、Ho1が1のと1B((丁ンフ
トレジスタ4の出力孕、Hloが1のときは/フトレジ
スタ5の出力を、■(11が1のときは/フトレジスタ
6の出力をゲート回路14の出力とする0カウンタ16
はこのゲート回路14の出カケカウントしてカウント情
報全デコーダ16に出力する。そしてデコーダ16Vi
カウンタ15の出力を復号し、復号信号C0゜、Co1
.C4゜、C11(但し、添字はカウンタ内容に71応
し、その状態で1、他は○である)を出力する。そして
この復号信号C6O” 011 C101C11を制御
信号として、閾値生成手段17から送出される闇値デー
タがラッチ1川路18〜21に選択的に取込1れる。す
なわち閾111データはデコーダ16の出力C60が1
のときにはラッチ回路1Bに、Co1が1のときにはラ
ッチ回路19に、C1゜が1のときにはラッチ回路2o
に、C11か1のときにはラッチ回路21に取込1れる
(Threshold value data obtained at the timing of the pulse of q is finally arranged as shown in FIG. 4 and becomes ε0.) Now, the 2-bit counter 12 is connected to the terminal. Counts the sub-scanning synchronization signal input from 7 and repeatedly outputs 00, 01, 10°11. Note that this counter 12 is cleared at the beginning of scanning and becomes oO. This output causes the decoder 13 to output four signals ' oo + Ho1rH1o, Hll (the subscript corresponds to the counter contents, and in that state it is a spear, and the others are 0).Then, the gate circuit 14 generates this H8° to H11.
The signal is used as a gate pulse, and each output signal of the shift registers 3 to 6 is gated. When 0 is 1, the output of the foot register 3 is output. (When 11 is 1, the output of the /ft register 6 becomes the output of the gate circuit 14.
counts the output of this gate circuit 14 and outputs the count information to the total decoder 16. and decoder 16Vi
The output of the counter 15 is decoded, and the decoded signals C0°, Co1
.. C4° and C11 (however, the subscript corresponds to 71 according to the contents of the counter, and is 1 in that state and ◯ in other cases). Then, using this decoded signal C6O''011C101C11 as a control signal, the dark value data sent from the threshold generation means 17 is selectively taken into the latch 1 channels 18 to 21. That is, the threshold 111 data is output from the decoder 16 as the output C60. is 1
When Co1 is 1, it is sent to latch circuit 1B, when Co1 is 1, it is sent to latch circuit 19, and when C1° is 1, it is sent to latch circuit 2o.
On the other hand, when C11 is 1, the latch circuit 21 takes in 1.

一方端子23に印+Jllさ扛ている画素クロックをカ
ウントしているカウンタ22のカウント値に応じて、デ
コーダ24は復号信号P。。、Pol、Pl。。
On the other hand, the decoder 24 outputs the decoded signal P according to the count value of the counter 22 which counts the pixel clocks displayed at the terminal 23. . , Pol, Pl. .

P (但し、添字はカウンタ内容に対応し、その1 状態で1、他は0である)をゲート回路1,25に出力
する。ゲート回路31Q1デコーダ24が送出する復号
信号”0OIP01.plo、pllを制御信号として
ラッチ回路18〜21が保持している情報を選択的に入
力して出力する。すなわちゲート回路26はデコーダ2
4の出力ある復号信号P。。
P (however, the subscript corresponds to the counter contents, and is 1 in the 1 state and 0 in other states) is output to the gate circuits 1 and 25. The gate circuit 31Q1 selectively inputs and outputs the information held by the latch circuits 18 to 21 using the decoded signals "0OIP01.plo and pll sent out by the decoder 24 as control signals. That is, the gate circuit 26
4 output decoded signal P. .

が1のときラッチ回路18の内容を、Polが1のとき
ラッチ回路19の内容を、Pl。が1のときランチ回路
20の内容ヲP11が1のときランチ回路21の内容を
出力する。そしてラッチ回路26は、ゲート回路25の
出力を端子23に印加される画素クロックのタイミング
で取込み、出力端子27に最終閾値データとして出力す
るOこの最終閾値データにより画嫁信号を二値化するこ
とができる0なお、デコーダ24の出力信号の内P0゜
はゲート回路1のゲート信号となる。1だ、デコーダ1
3の出力信号の内H8゜と端子7に印加される品11走
査同期信号はアンド回路28(11−弁じ論理利金とり
端子28aへ、さらにHo。を反転回路30で極性反転
したH80と副走査同期信号はアンド回路37を介し論
理和をとり端子29aへ出力される。そして端子28a
の信号は第3図に示したランダム信号発生回路31の内
容、減算回路の内容、およびレジスタ34の内容をそれ
ぞ石2記憶装置(図示せず)に記憶する。一方、端子2
9aの信号はその記憶した内容をそれぞれ元に戻すため
のタイミング信号として使われる。これは副走査の4ラ
イン分づつ第31スに示す回路の動作を同じデータ内容
の状態で動作さぜるためである。
When Pol is 1, the contents of the latch circuit 18 are determined, and when Pol is 1, the contents of the latch circuit 19 are determined as Pl. When P11 is 1, the contents of the launch circuit 20 are output, and when P11 is 1, the contents of the launch circuit 21 are output. The latch circuit 26 takes in the output of the gate circuit 25 at the timing of the pixel clock applied to the terminal 23, and outputs it to the output terminal 27 as final threshold data. This final threshold data is used to binarize the image signal. Note that among the output signals of the decoder 24, P0° becomes the gate signal of the gate circuit 1. 1, decoder 1
Of the output signals of 3, H8° and the product 11 scanning synchronizing signal applied to the terminal 7 are sent to the AND circuit 28 (11-valve logic interest taking terminal 28a), and Ho. The scanning synchronization signal is logically summed through the AND circuit 37 and output to the terminal 29a.
The signal stores the contents of the random signal generation circuit 31, the contents of the subtraction circuit, and the contents of the register 34 shown in FIG. 3 in the memory 2 (not shown). On the other hand, terminal 2
The signal 9a is used as a timing signal for restoring the stored contents. This is to operate the circuit shown in the 31st line for each of the four sub-scanning lines with the same data content.

発明の効果 本発明は以上のように第1.第2のランダムな信号を発
生させ、前記第1のランダムな信号の1直に応じて遂次
選んだ砂目粒子分布テーブル中の数値が表わすタイミン
グで前記第2のランダムな信号を笈化さ伊、前記第2の
ランダムな信号の匝を画圓面上で二次元的に配置した闇
値として入力画像信号を二値化することにより、二値化
された画r象は方向性の無い粒状性の模様となり砂目ら
しい感触の画@を得ることができ、かつ砂目の粒子の大
きさも、テーブル定数る’t’!換えるととて制御する
こともでき、その価値は太きい。
Effects of the Invention The present invention has the following features as described above. A second random signal is generated, and the second random signal is activated at the timing indicated by the numerical values in the grain particle distribution table that are successively selected in response to one turn of the first random signal. Italy, by binarizing the input image signal as darkness values that are two-dimensionally arranged on the image plane, the binarized image has no directionality. It is possible to obtain an image with a granular pattern that feels like sand grain, and the size of the grain particles is also a table constant 't'! In other words, it can be controlled very much, and its value is great.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)〜qはディザ法を謂、明するための概略図
、第2図は本発明の一実施(9すにおける画信号処理装
置のブロック結線図、第3図は同装置の要部ブロック結
線図、第4図i1′、1閾値を二次元的に配列した図、
第5図(八〜(G)は同装置のタイミングチャートであ
る。 1.14.25・・・・・ゲート回路、2,7,27゜
28a、29a・・・・・・端子、3〜6・・・シフト
レジスタ、8〜11・・ データ回路、12,15,2
2゜・・・・・・カウンタ、13,16.24・・・・
デコーダ、14.25・・・・・・ゲート回路、17・
・・・・閾値データ生成手段、18〜21.26・・・
・ランチ回路、31.34・・・・・ランダム信号発生
回路、32・・・・・記憶装置、33・・・・・減算回
路。 、代理人の氏名 弁理士 中 尾 敏 男 ほか1名第
1図
1(A) to q are schematic diagrams for explaining the dither method, FIG. 2 is a block diagram of an image signal processing device in one embodiment of the present invention (9th stage), and FIG. 3 is a schematic diagram of the same device. Main part block connection diagram, Figure 4 i1', diagram in which one threshold is arranged two-dimensionally,
Figure 5 (8~(G) is a timing chart of the same device. 1.14.25...Gate circuit, 2,7,27°28a, 29a...Terminal, 3~ 6...Shift register, 8-11... Data circuit, 12, 15, 2
2゜・・・Counter, 13, 16.24...
Decoder, 14.25... Gate circuit, 17.
...Threshold data generation means, 18 to 21.26...
- Launch circuit, 31.34...Random signal generation circuit, 32...Storage device, 33...Subtraction circuit. , Name of agent: Patent attorney Toshio Nakao and one other person Figure 1

Claims (2)

【特許請求の範囲】[Claims] (1)第1.第2のランダムなfj号を発生させ、砂目
粒子の大きさの確率分布を表わす砂目粒子分布テーブル
の中から前記第1のランダムな信号の値に応じて選んだ
分布匝の時間的タイミングで前記第2のランダムな信号
を変化させ、前記第2のランダムな信号の値を画(数面
上で二次元的に配置した閾値として、原画像を走査分解
して得られた入力画信号を二値化し砂目状の画f象信号
を得る画信号処理方法。
(1) First. A second random signal fj is generated, and the temporal timing of a distribution signal selected according to the value of the first random signal from a grain particle distribution table representing a probability distribution of the size of grain particles. The value of the second random signal is changed to an input image signal obtained by scanning and decomposing the original image as a threshold value arranged two-dimensionally on several planes. An image signal processing method that binarizes and obtains a grain-like image signal.
(2)第1.第2のランダムな信号全発生するランダム
信号発生手段と、砂目粒子の大きさの確立分布を表わす
砂目粒子分布テーブル全記憶している記憶手段と、前記
第1のランダムな信号の値に応じて前記記憶手段から選
んだ分布値の時間的タイミングで前記第2のランダムな
信号を変化させる手段と、前記第2のランダムfL信号
の値を画滓面上で二次元的に配置した1謝値として、原
画@全走査分解して得られた入力両信号を二値化する2
値化手段とを具備する両信号処理装置。
(2) First. a random signal generating means for generating a second random signal; a storage means for storing a grain particle distribution table representing a probability distribution of the size of grain particles; means for changing the second random signal according to the temporal timing of the distribution value selected from the storage means; As a value, both input signals obtained by decomposing the original image @ full scan are binarized 2
Both signal processing devices are provided with value conversion means.
JP58123068A 1983-07-05 1983-07-05 Method and apparatus for processing picture signal Pending JPS6014573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58123068A JPS6014573A (en) 1983-07-05 1983-07-05 Method and apparatus for processing picture signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58123068A JPS6014573A (en) 1983-07-05 1983-07-05 Method and apparatus for processing picture signal

Publications (1)

Publication Number Publication Date
JPS6014573A true JPS6014573A (en) 1985-01-25

Family

ID=14851393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58123068A Pending JPS6014573A (en) 1983-07-05 1983-07-05 Method and apparatus for processing picture signal

Country Status (1)

Country Link
JP (1) JPS6014573A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480171A (en) * 1987-09-21 1989-03-27 Fuji Photo Film Co Ltd Picture signal processing method
JPH0193745A (en) * 1987-10-05 1989-04-12 Fuji Photo Film Co Ltd Picture signal processing device
JPH05192931A (en) * 1992-01-17 1993-08-03 Maeda Seikan Kk Mold for molding resin product and production thereof
US5404427A (en) * 1986-12-04 1995-04-04 Quantel Limited Video signal processing with added probabilistic dither

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404427A (en) * 1986-12-04 1995-04-04 Quantel Limited Video signal processing with added probabilistic dither
JPS6480171A (en) * 1987-09-21 1989-03-27 Fuji Photo Film Co Ltd Picture signal processing method
JPH0722336B2 (en) * 1987-09-21 1995-03-08 富士写真フイルム株式会社 Image signal processing method
JPH0193745A (en) * 1987-10-05 1989-04-12 Fuji Photo Film Co Ltd Picture signal processing device
JPH05192931A (en) * 1992-01-17 1993-08-03 Maeda Seikan Kk Mold for molding resin product and production thereof

Similar Documents

Publication Publication Date Title
US4280143A (en) Method and means for scale-changing an array of boolean coded points
EP0449516B1 (en) Image processing using neural network
JP2967014B2 (en) Image processing device
JPH02132963A (en) Picture processor
JPH0415774A (en) Bar code reader
JPH0134496B2 (en)
JPS6014573A (en) Method and apparatus for processing picture signal
GB2160057A (en) Density conversion in image reproduction
JPH08116440A (en) Multilevel image binarizing device
JPS6295670A (en) Picture processor
JPS6014574A (en) Method and apparatus for processing picture signal
JPH03247165A (en) Picture processing unit
JP2934971B2 (en) Image binarization processing device
JPS6090467A (en) Half tone recording system
JP2635306B2 (en) Image processing device
JPS6048671A (en) Picture processing device
JPS6029872A (en) Method and device for picture signal processing
JPH0640661B2 (en) Image processing device
JPH0575864A (en) Reading system in facsimile
JPH04160872A (en) Picture binarizing processing unit
JPS60263528A (en) Compressing method of binary picture data
JPH0117309B2 (en)
JPS6295669A (en) Picture processor
JPH06189141A (en) Dither image encoder
JPH03244274A (en) Image processing device